CN113793812B - 一种扇出封装方法及扇出封装结构 - Google Patents

一种扇出封装方法及扇出封装结构 Download PDF

Info

Publication number
CN113793812B
CN113793812B CN202111352295.5A CN202111352295A CN113793812B CN 113793812 B CN113793812 B CN 113793812B CN 202111352295 A CN202111352295 A CN 202111352295A CN 113793812 B CN113793812 B CN 113793812B
Authority
CN
China
Prior art keywords
metal
layer
plastic package
packaging
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111352295.5A
Other languages
English (en)
Other versions
CN113793812A (zh
Inventor
陈文军
潘明东
张中
梅万元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Original Assignee
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Silicon Integrity Semiconductor Technology Co Ltd filed Critical Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority to CN202111352295.5A priority Critical patent/CN113793812B/zh
Publication of CN113793812A publication Critical patent/CN113793812A/zh
Application granted granted Critical
Publication of CN113793812B publication Critical patent/CN113793812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种扇出封装方法及扇出封装结构，取透光材质的载板，在载板上涂敷复合分离层；在复合分离层上溅射金属层；在金属层上方依次制作再布线金属线路层、线路层金属焊盘；将多个芯片焊接在再布线金属线路层上；通过第一次塑封、解键合去载板、第二次塑封得到塑封晶圆，在塑封晶圆上制作金属凸块，减薄后切割成独立封装体，再制作金属球，将高密度I/O扇出为低密度的封装引脚。本发明减薄了整个封装体结构，能够有效降低大尺寸晶圆减薄后传送的破损风险；提高封装结构的可靠性和稳定性；可以直接焊接在印刷电路板上，无需再转接到基板上，简化了焊接流程。

Description

一种扇出封装方法及扇出封装结构
技术领域
本发明属于半导体封装技术领域，尤其涉及一种扇出封装方法及扇出封装结构。
背景技术
随着IC工艺的提升，芯片面积不断缩小，单位面积内所容纳的晶体管数目不断增加，芯片面积内无法容纳足够的引脚数量，并且传统封装无法满足高分辨率芯片封装，因此衍生出高密度扇出封装方法。
高密度扇出先进封装依循电子产品的功能集成效应需求，提升性能和缩小尺寸，形成高度系统整合、高密度互联、大尺寸封装的技术产品方向，是对高端电子产品提出的最具竞争力的技术方案，这是全球主要的半导体厂商发力强攻的技术阵地，代表了半导体先进封装技术的未来。
扇出型封装通过再布线技术，将I/O从芯片内引到芯片外，将高密度的I/O扇出为低密度的封装引脚，解决了封装芯片与印刷线路板能够形成互连的问题，具有高集成度与互联性能好等优点，因此正在迅速成为多芯片封装的选择。
但是高密度扇出封装因存在基板、插入件及底部填充等，增加了封装体厚度，无法充分体现薄型封装的优势。
发明内容
发明目的：为了解决现有技术中，扇出封装结构的封装体较厚的问题，本发明提供一种扇出封装方法。
本发明的另一目的是提供一种扇出封装结构。
技术方案：一种扇出封装方法，包括以下步骤：
步骤一：取一透光材质的载板，在载板上表面涂敷复合分离层；
步骤二：在复合分离层上溅射金属层；
步骤三：在溅射的金属层上方依次制作再布线金属线路层、线路层金属焊盘，在芯片上制作金属焊盘，再通过划片得到独立的上层金属焊盘；
步骤四：将多个芯片通过上层金属焊盘与线路层金属焊盘对准焊接；
步骤五：芯片与再布线金属线路层之间的空隙用填充料填充；
步骤六：用塑封料对芯片和再布线金属线路层进行第一次塑封，形成第一塑封层，第一塑封层尺寸小于晶圆尺寸；
步骤七：对塑封晶圆进行解键合，去掉载板；
步骤八：在无载板的塑封晶圆原来载板的一面贴上热玻璃膜；
步骤九：对贴上热玻璃膜的塑封晶圆翻转，进行第二次塑封，形成第二塑封层，第二次塑封尺寸等于晶圆尺寸；
步骤十：再次翻转塑封晶圆，采用热解键合技术去除热玻璃膜；
步骤十一：腐蚀掉步骤二中溅射的金属层，露出再布线金属线路层底部的导线；
步骤十二：依次采用溅射、光刻、电镀工艺形成金属凸块，金属凸块与再布线金属线路层底部连通；
步骤十三：采用减薄工艺将塑封晶圆整体减薄至目标厚度，贴膜后切割成无数颗独立封装体；
步骤十四：采用球珊阵列封装工艺在封装体上制作金属球。
进一步地，步骤十四中，所述球珊阵列封装工艺具体包括：
（1）在预先准备的基板上焊接第一被动元件，将切割成的独立封装体通过倒装、回流工艺焊接在基板上；
（2）将封装体和基板间的空隙用填充料填充；
（3）在基板空余位置涂上密封胶，在封装体背面涂敷散热胶，通过按压的方式将金属散热板安装在基板上；
（4）翻转安装完散热板的基板，在基板背面通过植球、回流工艺得到金属球。
进一步地，步骤一中，所述载板为玻璃、蓝宝石中的一种或多种。
进一步地，步骤二中，溅射的金属层为铝、钛、铜中的一种或多种。
进一步地，步骤三中，再布线金属线路层采用多次光刻、溅射、电镀工艺制成；线路层金属焊盘通过晶圆级金属微凸块技术在再布线金属线路层上表面制成。
进一步地，步骤七中，解键合包括：先在第一塑封层上表面黏附紫外膜，并固定在金属圆环上，再用特定波长激光照射塑封晶圆进行激光解键合，并利用外力拿掉载板，再通过紫外光照射塑封晶圆黏附的紫外膜，扯下紫外膜，得到无载板的塑封晶圆，并进行去胶清洗。
进一步地，步骤十四中，切割后不进行去膜处理。
一种扇出封装结构，包括封装体、第一被动元件、基板、第二填充层、金属球及金属散热板，所属封装体包括多个芯片、再布线金属线路层、金属凸块、第一填充层、第一塑封层及第二塑封层，多个芯片与再布线金属线路层连接，再布线金属线路层包括多层金属层及带指定开口位置的绝缘层，所述金属凸块设置在指定开口位置，第一填充层填充在芯片与再布线金属线路层之间，第一塑封层包裹芯片四周、背面、芯片与芯片之间，第二塑封层位于第一塑封层外部，且包裹第一塑封层；封装体、第一被动元件均与基板焊接，第二填充层位于封装体与基板之间；金属散热板安装在封装体的第二塑封层上；金属球位于基板另一面，金属球与封装体、第一被动元件之间通过基板形成互联结构。
进一步地，还包括第二被动元件，所述第二被动元件焊接在基板具有金属球的一面。
进一步地，所述封装体的第二塑封层上表面涂敷散热胶，基板空余位置涂敷密封胶，金属散热板安装在基板及封装体上。
本发明提供一种扇出封装方法及扇出封装结构，相比较现有技术，存在以下有益效果：
（1）通过圆片级再布线金属层和芯片倒装实现单层或多层芯片的扇出封装结构，确保待封装芯片尤其是高引脚数的小芯片或超小芯片能够实现高密度的I/O扇出为低密度的封装引脚，不需要基板、插入件或底部填充，减薄了整个封装体结构；
（2）采用塑封材料将待封装芯片嵌入在其中，使待封装芯片的前后左右四个面及背面均得到物理和电气保护，提高封装结构的可靠性和稳定性；
（3）该扇出封装结构可以直接焊接在印刷电路板上，无需再转接到基板上，简化了焊接流程；
（4）分两次塑封，第一次塑封在解键合之前，因为塑封时塑封料的尺寸不能大于载板，当大于或等于载板时，塑封料会溢出至载板背面，将载板包覆起来，在激光解键合后就会很难将载板去除，严重影响后续工艺。因此第一次塑封尺寸小于载板尺寸不会影响后续工艺。第二次塑封时底部是专用的塑封底板（尺寸大于载板尺寸），因此第二次塑封尺寸等于载板尺寸时塑封料不会溢出塑封底板。
附图说明
图1为扇出封装结构的实施例的剖面示意图；
图2A至图2S为图1的实施例的扇出封装方法的制作流程示意图；
封装体1、第一被动元件2、基板3、第二填充层4、金属球5及金属散热板6，所属封装体1包括多个芯片7、再布线金属线路层8、金属凸块9、第一填充层10、第一塑封层11、第二塑封层12、第二被动元件13、载板14、复合分离层15、金属层16、上层金属焊盘17、紫外膜18、热玻璃膜19。
具体实施方式
一种扇出封装结构，如图1所示，包括封装体1、第一被动元件2、基板3、第二填充层4、金属球5及金属散热板6，所属封装体1包括多个芯片7、再布线金属线路层8、金属凸块9、第一填充层10、第一塑封层11及第二塑封层12，多个芯片7与再布线金属线路层8连接，再布线金属线路层8包括多层金属层及带指定开口位置的绝缘层，所述金属凸块9设置在指定开口位置，第一填充层10填充在芯片7与再布线金属线路层8之间，第一塑封层11包裹芯片四周、背面、芯片与芯片之间，第二塑封层12位于第一塑封层11外部，且包裹第一塑封层11；封装体1、第一被动元件2均与基板3焊接，第二填充层4位于封装体1与基板3之间；所述封装体的第二塑封层12上表面涂敷散热胶，基板3上涂敷有密封胶，金属散热板6安装在基板3和封装体1上；金属球5位于基板3另一面，金属球5与封装体1、第一被动元件2之间通过基板3形成互联结构。
还包括第二被动元件13，所述第二被动元件13焊接在基板3具有金属球5的一面。
一种扇出封装方法，如图2A至图2S所示，包括以下步骤：
步骤一：如图2A，取一透光材质的载板14，如玻璃、蓝宝石等，在载板14上表面涂敷复合分离层15，采用透光材质的载板，是为了能够顺利实现激光解键合，使复合分离层受激光照射发生光化学反应。
步骤二：如图2B，在复合分离层15上溅射金属层16，如铝、钛、铜等，目的是在用激光解键合时可以遮挡激光，以免激光直接照射在再布线金属线路层8上损伤线路层。
步骤三：如图2C，在溅射的金属层16上方通过多次光刻、溅射、电镀工艺形成再布线金属线路层8及线路层金属焊盘，该再布线金属线路层包括多层金属层以及带指定开口位置的绝缘层，形成互联线路；线路层金属焊盘通过晶圆级金属微凸块技术在再布线金属线路层的上表面制作。
同时准备拥有独立上层金属焊盘的芯片7，如图2D，通过晶圆级金属微凸块技术再进行划片形成独立的上层金属焊盘17；
制备芯片7时，根据客户需求决定是否对芯片减薄，如果需要减薄，则通过磨片对芯片减薄后再进行划片，形成独立的上层金属焊盘17；
步骤四：采用倒装、热压焊工艺将多个芯片7通过上层金属焊盘17与线路层金属焊盘对准焊接，根据需要可焊接不同数量的芯片，使其封装在一个封装体内，本实施例一个封装体内有两个芯片，如图2E所示。
步骤五：如图2F，芯片7与再布线金属线路层8之间的空隙用填充料通过毛细现象填充，形成第一填充层10。
步骤六：如图2G，用塑封料对芯片7和再布线金属线路层8进行第一次塑封，形成第一塑封层11，第一塑封层尺11寸小于晶圆尺寸（晶圆尺寸为300mm），因为塑封过程要留有一定距离进行压边。
在塑封时塑封料的尺寸不能大于载板（300mm），当大于或等于载板时，塑封料会溢出至载板背面，将载板包覆起来，在激光解键合后很难将载板拿掉。所以要进行两次塑封，第一次塑封的尺寸小于载板尺寸；第二次塑封时底部是专用的塑封底板（尺寸大于300mm），在进行第二次塑封300mm时塑封料不会溢出塑封底板。
步骤七：对塑封晶圆进行激光解键合，去除载板，得到无载板的塑封晶圆；
其中，根据第一塑封层厚度大小，可选择以下具体操作：
（1）若步骤六中第一塑封层厚度太薄，容易导致解键合后塑封晶圆翘曲太大，为了减少翘曲，如图2H，先在第一塑封层11上表面黏附紫外膜18，并固定在金属圆环上。复合分离层15材料在激光的激发下发生光化学反应，使复合分离层分解，载板14与再布线金属线路层8分开，利用外力拿掉载板14；再通过紫外光照射塑封晶圆黏附的紫外膜18，紫外膜18受紫外光照射后失去粘性，扯下紫外膜，得到无载板的塑封晶圆，并进行去胶清洗，去掉复合分离层发生光化学反应产生的物质，如图2I。
（2）若步骤六中第一塑封层厚度正常，在解键合后塑封晶圆不会出现翘曲太大的问题，则不需要贴紫外膜，直接将带有载板的塑封晶圆送进机台解键合即可。
步骤八：如图2J，在无载板的塑封晶圆原来载板的一面贴上热玻璃膜19，用来保护再布线金属线路层8，防止底部破损。
步骤九：对贴上热玻璃膜19的塑封晶圆翻转，进行第二次塑封，形成第二塑封层12，第二次塑封尺寸为300mm，确保与正常晶圆尺寸一致，如图2K。
该步骤中，需要采用减薄工艺对第二塑封层和第一塑封层进行减薄，直至芯片背面露出，以便芯片散热，如图2S。
步骤十：再次翻转塑封晶圆，采用热解键合技术去除热玻璃膜19，至此得到再布线金属层8和芯片7焊接在一起的一个塑封形成的晶圆片，如图2L。
步骤十一：如图2M，腐蚀掉步骤二中溅射的金属层16，露出再布线金属线路层底部的导线。
步骤十二：先溅射一层金属膜覆盖在线路层靠近去掉载体的一侧，再通过光刻、电镀工艺形成金属凸块9，与再布线金属线路层8最底部相连通，如图2N。
步骤十三：采用减薄工艺将塑封晶圆整体减薄至目标厚度，贴膜后切割成无数颗独立封装体1，不进行去膜处理。
步骤十四：采用球珊阵列封装工艺在封装体1上制作金属球，具体包括：
（1）如图2O，在预先准备的基板上焊接第一被动元件（SMT器件）2，将切割成的独立封装体1通过倒装、回流工艺焊接在基板3上；
（2）如图2P，将封装体1和基板3间的空隙用填充料通过毛细现象填充，形成第二填充层4；
（3）在基板3空余位置涂上密封胶，在封装体1背面涂敷散热胶，通过按压的方式将金属散热板6安装在基板3和封装体1上，如图2Q；
（4）如图2R，翻转安装完散热板的基板，在基板3背面通过植球、回流工艺得到金属球5，可根据需要在特定位置通过焊接的方式焊接上第二被动元件（SMT器件）13。
该扇出封装方法通过圆片级再布线金属层和芯片倒装实现单层或多层芯片的扇出封装结构，确保待封装芯片尤其是高引脚数的小芯片或超小芯片能够实现高密度的I/O扇出为低密度的封装引脚，不需要基板、插入件或底部填充，减薄了整个封装体结构；待封装芯片的前后左右四个面及背面均因塑封料得到物理和电气保护，提高封装结构的可靠性和稳定性；该扇出封装结构可以直接焊接在印刷电路板上，无需再转接到基板上，简化了焊接流程。设置前后两次塑封可以避免对后续去除载板产生影响，工艺更加合理。

Claims (7)

1.一种扇出封装方法，其特征在于，包括以下步骤：
步骤一：取一透光材质的载板，在载板上表面涂敷复合分离层；
步骤二：在复合分离层上溅射金属层；
步骤三：在溅射的金属层上方依次制作再布线金属线路层、线路层金属焊盘，在芯片上制作金属焊盘，再通过划片得到独立的上层金属焊盘；
步骤四：将多个芯片通过上层金属焊盘与线路层金属焊盘对准焊接；
步骤五：芯片与再布线金属线路层之间的空隙用填充料填充；
步骤六：用塑封料对芯片和再布线金属线路层进行第一次塑封，形成第一塑封层，第一塑封层尺寸小于晶圆尺寸；
步骤七：对塑封晶圆进行解键合，去掉载板；
步骤八：在无载板的塑封晶圆原来载板的一面贴上热玻璃膜；
步骤九：对贴上热玻璃膜的塑封晶圆翻转，进行第二次塑封，形成第二塑封层，第二次塑封尺寸等于晶圆尺寸；
步骤十：再次翻转塑封晶圆，采用热解键合技术去除热玻璃膜；
步骤十一：腐蚀掉步骤二中溅射的金属层，露出再布线金属线路层底部的导线；
步骤十二：依次采用溅射、光刻、电镀工艺形成金属凸块，金属凸块与再布线金属线路层底部连通；
步骤十三：采用减薄工艺将塑封晶圆整体减薄至目标厚度，贴膜后切割成无数颗独立封装体；
步骤十四：采用球珊阵列封装工艺在封装体上制作金属球。
2.根据权利要求1所述的扇出封装方法，其特征在于，步骤十四中，所述球珊阵列封装工艺具体包括：
（1）在预先准备的基板上焊接第一被动元件，将切割成的独立封装体通过倒装、回流工艺焊接在基板上；
（2）将封装体和基板间的空隙用填充料填充；
（3）在基板空余位置涂上密封胶，在封装体背面涂敷散热胶，通过按压的方式将金属散热板安装在基板上；
（4）翻转安装完散热板的基板，在基板背面通过植球、回流工艺得到金属球。
3.根据权利要求1或2所述的扇出封装方法，其特征在于，步骤一中，所述载板为玻璃、蓝宝石中的一种或多种。
4.根据权利要求1或2所述的扇出封装方法，其特征在于，步骤二中，溅射的金属层为铝、钛、铜中的一种或多种。
5.根据权利要求1或2所述的扇出封装方法，其特征在于，步骤三中，再布线金属线路层采用多次光刻、溅射、电镀工艺制成；线路层金属焊盘通过晶圆级金属微凸块技术在再布线金属线路层上表面制成。
6.根据权利要求1或2所述的扇出封装方法，其特征在于，步骤七中，解键合包括：先在第一塑封层上表面黏附紫外膜，并固定在金属圆环上，再用特定波长激光照射塑封晶圆进行激光解键合，并利用外力拿掉载板，再通过紫外光照射塑封晶圆黏附的紫外膜，扯下紫外膜，得到无载板的塑封晶圆，并进行去胶清洗。
7.根据权利要求1或2所述的扇出封装方法，其特征在于，步骤十三中，切割后不进行去膜处理。
CN202111352295.5A 2021-11-16 2021-11-16 一种扇出封装方法及扇出封装结构 Active CN113793812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111352295.5A CN113793812B (zh) 2021-11-16 2021-11-16 一种扇出封装方法及扇出封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111352295.5A CN113793812B (zh) 2021-11-16 2021-11-16 一种扇出封装方法及扇出封装结构

Publications (2)

Publication Number Publication Date
CN113793812A CN113793812A (zh) 2021-12-14
CN113793812B true CN113793812B (zh) 2022-02-18

Family

ID=78955275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111352295.5A Active CN113793812B (zh) 2021-11-16 2021-11-16 一种扇出封装方法及扇出封装结构

Country Status (1)

Country Link
CN (1) CN113793812B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114724967A (zh) * 2022-06-08 2022-07-08 江苏芯德半导体科技有限公司 一种具有tsv的异构芯片封装结构的封装方法
CN115497833B (zh) * 2022-09-29 2024-10-01 武汉新芯集成电路股份有限公司 晶圆封装方法、晶圆封装体及晶粒
CN116978794B (zh) * 2023-07-20 2024-07-09 深圳市芯友微电子科技有限公司 一种焊盘芯片plp封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN108074822A (zh) * 2016-11-10 2018-05-25 台湾积体电路制造股份有限公司 封装结构的形成方法
CN112310050A (zh) * 2019-07-29 2021-02-02 英特尔公司 多管芯超细节距片块架构和制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362044B2 (en) * 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11508707B2 (en) * 2019-05-15 2022-11-22 Mediatek Inc. Semiconductor package with dummy MIM capacitor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN108074822A (zh) * 2016-11-10 2018-05-25 台湾积体电路制造股份有限公司 封装结构的形成方法
CN112310050A (zh) * 2019-07-29 2021-02-02 英特尔公司 多管芯超细节距片块架构和制造方法

Also Published As

Publication number Publication date
CN113793812A (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
CN113793812B (zh) 一种扇出封装方法及扇出封装结构
CN110660725B (zh) 具有可控间隙的扇出封装件
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10867897B2 (en) PoP device
TWI701790B (zh) 晶片封裝結構與其形成方法
KR102583127B1 (ko) 다이스택 구조물과 이를 구비하는 반도체 패키지
CN114050111A (zh) 一种扇出型封装方法及扇出型封装结构
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US8759964B2 (en) Wafer level package structure and fabrication methods
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
US9006004B2 (en) Probing chips during package formation
US11830866B2 (en) Semiconductor package with thermal relaxation block and manufacturing method thereof
TWI733049B (zh) 半導體封裝及其製造方法
JP2008211213A (ja) 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
JP2008166824A (ja) マルチチップパッケージおよびその形成方法
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
JP2009010352A (ja) ダイ収容スルーホールを備えたｃｍｏｓ撮像素子チップスケールパッケージおよびその方法
WO2020094096A1 (zh) 超薄来料封装方法
KR20030083437A (ko) 멀티 칩 패키지 및 그 제조 방법
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
CN213936169U (zh) 一种二次塑封封装结构
CN107768344A (zh) 半导体封装系统整合装置及其制造方法
US11462440B2 (en) Packaging structure
CN116936378A (zh) 一种高密度扇出型封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province

Patentee after: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Country or region after: China

Address before: 210000 a-11, No. 69, Shuangfeng Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province

Patentee before: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address