CN114927499A - 硅通孔转接板、制造方法及多面互连的异构三维封装结构 - Google Patents
硅通孔转接板、制造方法及多面互连的异构三维封装结构 Download PDFInfo
- Publication number
- CN114927499A CN114927499A CN202210586680.4A CN202210586680A CN114927499A CN 114927499 A CN114927499 A CN 114927499A CN 202210586680 A CN202210586680 A CN 202210586680A CN 114927499 A CN114927499 A CN 114927499A
- Authority
- CN
- China
- Prior art keywords
- adapter plate
- chip
- hole
- groove
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 125
- 239000010703 silicon Substances 0.000 title claims abstract description 125
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 27
- 238000004891 communication Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 3
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 2
- 239000004593 Epoxy Substances 0.000 claims 1
- 230000003044 adaptive effect Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 92
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明关于硅通孔转接板、制造方法及多面互连的异构三维封装结构，涉及集成电路封装技术领域。该硅通孔转接板包括转接板板体，第一芯片、第二芯片和至少两个焊球；所述转接板板体具有第一凹槽，第二凹槽，第一通孔以及第二通孔；第一凹槽开设于转接板板体的第一表面，第二凹槽开设于转接板板体的第二表面；第一通孔以及第二通孔贯穿转接板板体；所述第一芯片以及所述第二芯片的电连接，通过焊球将转接板信号引出，至少两个以上的所述转接板通过焊球互连，从而实现多面互连的异构三维堆叠集成封装结构；可以通过用户的设置实现芯片面对面、背对背以及面对背的三维集成封装，得到的多面互连的异构三维堆叠集成封装结构提升了封装密度，结构紧凑安全，适配场景广。
Description
技术领域
本发明涉及集成电路封装技术领域，特别涉及硅通孔转接板、制造方法及多面互连的异构三维封装结构。
背景技术
近些年，随着人们对电子系统高性能、高可靠、智能化、小型化、轻质化的需求，在集成电路（Integrated Circuit，IC）行业，对芯片的封装技术也提出了更高的要求。三维集成封装技术是将多个芯片堆叠成单个封装体的技术。三维集成封装可以实现高密度的互连，芯片直接互连使得信号传输路径更短，速度更快，且为实现具有复杂功能的芯片提供可能，而且三维集成封装大大减小了封装体的尺寸。
相关技术当中，单一芯片位于硅通孔（Through Silicon Via，TSV）技术转接板内部开设的凹槽内。在封装过程当中，转接板进行叠放，芯片即根据功能需求，以“面对面”（两个转接板上安装芯片的一面相对）、“背对背”（两个转接板上未安装芯片的一面相对）或“面对背”（一个转接板上安装芯片的一面与另一个转接板上未安装芯片的一面相对）三种堆叠方式之一进行堆叠。
然而，相关技术当中，不同的堆叠方式需要转接板与芯片以特定的方式进行连接，现有的转接板设计以及芯片封装方式无法同时满足多种封装结构的要求。
发明内容
本发明的目的在于克服已有技术中存在的不足，从而提供硅通孔转接板、制造方法及多面互连的异构三维封装结构，使得转接板以及可以满足多种封装结构的要求。
按照本发明提供的技术方案，一方面，提供了一种硅通孔转接板，该硅通孔转接板包括转接板板体，第一芯片、第二芯片和至少两个焊球；
硅通孔转接板的转接板板体具有第一凹槽，第二凹槽，第一通孔以及第二通孔；
硅通孔转接板第一凹槽开设于硅通孔转接板的转接板板体的第一表面，硅通孔转接板第二凹槽开设于硅通孔转接板的转接板板体的第二表面，硅通孔转接板的转接板板体的第一表面与硅通孔转接板的转接板板体的第二表面相对；
硅通孔转接板第一通孔以及硅通孔转接板第二通孔分别位于硅通孔转接板第一凹槽的两侧；硅通孔转接板第一通孔以及硅通孔转接板第二通孔贯穿硅通孔转接板的转接板板体；
硅通孔转接板第一芯片位于硅通孔转接板第一凹槽形成的容置空间内，且与硅通孔转接板第一凹槽固定连接；
硅通孔转接板第二芯片位于硅通孔转接板第二凹槽形成的容置空间内，且与硅通孔转接板第二凹槽固定连接；
硅通孔转接板第一通孔以及硅通孔转接板的第二通孔内具有填充连接体；
硅通孔转接板第一芯片与硅通孔转接板填充连接体通过第一多层再布线电性连接，硅通孔转接板第二芯片与硅通孔转接板填充连接体通过第二多层再布线电性连接；
第二多层再布线上设置有焊球，硅通孔转接板焊球与硅通孔转接板第二多层再布线电性连接。
另一方面，提供了一种硅通孔转接板的制造方法，该方法用于制造如前文所述的硅通孔转接板，该方法包括：
步骤一、获取转接板板体并确定与硅通孔转接板的转接板板体对应的第一芯片以及第二芯片；
步骤二、在硅通孔转接板的转接板板体上制作第一通孔以及第二通孔，硅通孔转接板第一通孔以及硅通孔转接板第二通孔之间的宽度大于硅通孔转接板第一芯片的宽度，且大于硅通孔转接板第二芯片的宽度；
步骤三、在硅通孔转接板的转接板板体的第一表面进行刻蚀，得到第一凹槽，硅通孔转接板第一凹槽的尺寸与硅通孔转接板第一芯片的尺寸适配；
步骤四、在硅通孔转接板第一通孔以及硅通孔转接板第二通孔内进行填充连接体填充；
步骤五、在硅通孔转接板的转接板板体的第一表面制作第一多层再布线；
步骤六、将硅通孔转接板填充连接体以及硅通孔转接板第一芯片分别与硅通孔转接板第一多层再布线通信连接；
步骤七、对硅通孔转接板第一凹槽进行临时键合处理；
步骤八、对硅通孔转接板的转接板板体的第二表面进行刻蚀，得到第二凹槽，硅通孔转接板第二凹槽的尺寸与硅通孔转接板第二芯片的尺寸适配，并将第二芯片与第二凹槽固定连接；
步骤九、在硅通孔转接板的转接板板体的第二表面制作第二多层再布线；
步骤十、将硅通孔转接板填充连接体以及硅通孔转接板第二芯片分别与硅通孔转接板第二多层再布线通信连接；
步骤十一、将至少两个焊球与硅通孔转接板第二多层再布线电性连接。
另一方面，提供了一种多面互连的异构三维封装结构，该三维封装结构包括至少两个如前文所述的硅通孔转接板；
至少两个硅通孔转接板依次叠放；
位于上方的硅通孔转接板的第二表面与位于下方的硅通孔转接板的第一表面相对；
位于上方的硅通孔转接板的第二多层再布线，通过焊球与位于下方的硅通孔转接板的第一多层再布线电性连接；
在多面互连的异构三维封装结构中，相邻两个硅通孔转接板的叠放形式重复进行，且硅通孔转接板的第一凹槽中嵌入有第一芯片，硅通孔转接板的第二凹槽中嵌入有第二芯片；即实现每个所述硅通孔转接板中的所述第一芯片以及所述第二芯片的电连接，通过焊球将转接板信号引出，至少两个以上的所述转接板通过焊球互连，从而实现多面互连的异构三维堆叠集成封装结构；实现多层三维堆叠。
其堆叠的硅通孔转接板层数至少为两层；所述硅通孔转接板双面同时嵌入异构芯片，通过多层堆叠实现芯片面对面、背对背以及面对背的三维集成，实现高密度芯片级封装及系统封装。
本发明提供的技术方案带来的有益效果至少包括：
在硅通孔转接板内上下同时嵌入异构芯片，分别在芯片表面做再布线，通过转接板使得芯片之间电互连，在转接板下表面植球，从而实现双面内嵌芯片多层再布线型硅通孔转接板三维堆叠封装。在多层堆叠的情况下，可以通过用户的设置实现芯片面对面、背对背以及面对背的三维集成封装，得到的多面互连的异构三维堆叠集成封装结构提升了封装密度，结构紧凑，安全可靠，适配场景广泛。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例提供的一种硅通孔转接板的结构示意图。
图2为本发明一个实施例提供的一种硅通孔转接板的制造方法的流程示意图。
图3为本发明一个实施例提供的一种硅通孔转接板与基板的对应关系示意图。
图4为本发明一个实施例提供的一种硅通孔转接板安装第一凹槽，并进行填充连接体填充后的剖面示意图。
图5为本发明一个实施例提供的一种硅通孔转接板安装第一凹槽和第二凹槽后的剖面示意图。
图6为本发明一个实施例提供的一种多面互连的异构三维封装结构的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明一个示例性实施例提供的一种硅通孔（TSV）转接板的结构示意图，该硅通孔转接板包括转接板板体1，第一芯片2、第二芯片3和至少两个焊球7；转接板板体1具有第一凹槽11，第二凹槽12，第一通孔13以及第二通孔14。第一凹槽11开设于转接板板体1的第一表面，第二凹槽12开设于转接板板体1的第二表面，转接板板体1的第一表面与转接板板体1的第二表面相对。第一通孔13以及第二通孔14分别位于第一凹槽11的两侧；第一通孔13以及第二通孔14贯穿转接板板体1。第一芯片2位于第一凹槽11形成的容置空间内，且与第一凹槽11固定连接。第二芯片2位于第二凹槽12形成的容置空间内，且与第二凹槽12固定连接。第一通孔13以及第二通孔14内具有填充连接体4。第一芯片2与填充连接体4通过第一多层再布线5电性连接，第二芯片2与填充连接体4通过第二多层再布线6电性连接；第二多层再布线6上设置有焊球7，焊球7与第二多层再布线6电性连接。
请参考图1，在本发明实施例中，当第一芯片固定在第一凹槽内时，第一芯片的表面与转接板板体的第一表面水平；当第二芯片固定在第二凹槽内时，第二芯片的表面与转接板板体的第二表面水平。第一芯片和第二芯片的中心位置相对，可选地，第一凹槽与第二凹槽的尺寸会因为第一芯片和第二芯片之间的差异而产生差异。
在本发明实施例中，转接板板体的材料包括但不限于玻璃和硅中的至少一种。
在本发明实施例中，第一通孔以及第二通孔分布分别位于第一凹槽的两侧。可选地，在第一凹槽左侧的被定义为第一通孔，在第一凹槽右侧的被定义为第二通孔。在一个示例中，第一通孔与第二通孔的数量均为一个，且第一通孔以及第二通孔以转接板板体的中线为对称轴对称分布；在另一个示例中，第一通孔与第二通孔的数量均为至少两个，且对应的第一通孔以及第二通孔以转接板板体的中线为对称轴对称分布；在另一个示例中，第一通孔与第二通孔均时间为通孔阵列，且第一通孔阵列与第二通孔阵列以转接板板体的中线为对称轴对称分布。本发明对于第一通孔和第二通孔的具体数量以及通孔形式不做限定。在通孔中填充有固态的导电介质。
在本发明实施例中，在转接板的第一表面分布有第一多层再布线，第二表面分布有第二多层再布线。第一多层再布线和第二多层再布线均将对应的芯片以及通孔内的导电介质进行连接。第一多层再布线与第二多层再布线均实现为利用陶瓷基板和封装管壳工艺技术制备的引线。
在本发明实施例中，焊球即为焊接件，用于将叠放且相邻的两个硅通孔转接板焊接连接。焊球的材料包括锡铅、锡银铜、锡银中的至少一种。
综上所述，本发明实施例提供的硅通孔转接板，在硅通孔转接板内上下同时嵌入异构芯片，分别在芯片表面做再布线，通过硅通孔转接板使得芯片之间电互连，在转接板下表面植球，从而实现双面内嵌芯片多层再布线型硅通孔转接板三维堆叠封装。在多层堆叠的情况下，可以通过用户的设置实现芯片面对面、背对背以及面对背的三维集成封装，得到的多面互连的异构三维堆叠集成封装结构提升了封装密度，结构紧凑，安全可靠，适配场景广泛。
在一个可选的实施例中，第一芯片与第一凹槽通过粘结体固定连接，第二芯片与第二凹槽通过粘结体固定连接。在本发明中，粘结体实现为环氧树脂；或，粘结体实现为金属焊料。
在一个可选的实施例中，第一芯片与第二芯片的芯片种类相同；或，第一芯片与第二芯片的芯片种类不同。
对应如上实施例中所述的硅通孔转接板，本发明还提供了一种硅通孔转接板的制造方法，请参考图2，该方法包括：
步骤一、获取转接板板体并确定与转接板板体对应的第一芯片以及第二芯片。
请参考图3，本发明实施例中的转接板板体1可以从转接板基板9上切取。且同时，转接板板体用于承载的第一芯片以及第二芯片需被确定，以进行后续的尺寸选择与适配。
步骤二、在转接板板体上制作第一通孔以及第二通孔。
在本发明实施例中，第一通孔以及第二通孔之间的宽度大于第一芯片的宽度，且大于第二芯片的宽度。
步骤三、在转接板板体的第一表面进行刻蚀，得到第一凹槽，并将第一芯片与第一凹槽固定连接。
在本发明实施例中，第一凹槽的尺寸与第一芯片的尺寸适配。可选地，在刻蚀得到第一凹槽后，将第一芯片与第一凹槽固定连接。
步骤四、在第一通孔以及第二通孔内进行填充连接体填充。
可选地，在填充之后，硅通孔转接板的剖面图如图4所示。可选地，选用的填充工艺为电镀工艺。
步骤五、在转接板板体的第一表面制作第一多层再布线。
在本发明实施例中，制作第一多层再布线，以及后续制作第二多层再布线的工艺为光刻工艺。
步骤六、将填充连接体以及第一芯片分别与第一多层再布线通信连接。
可选地，该过程同样通过光刻工艺完成，在制备完成后，硅通孔转接板的剖面如图5所示。
步骤七、对第一凹槽进行临时键合处理。
该过程用于对硅通孔转接板已加工完成的第一表面进行保护，可选地，键合处理包括采用低温直接检核方法、二步直接键合法、阳极键合技术当中的至少一种。
步骤八、对转接板板体的第二表面进行刻蚀，得到第二凹槽，并将第二芯片与第二凹槽固定连接。
在本发明实施例中，第二凹槽的尺寸与第二芯片的尺寸适配。
步骤九、在转接板板体的第二表面制作第二多层再布线。
步骤十，将填充连接体以及第二芯片分别与第二多层再布线通信连接。
在本发明实施例中，连接凹槽并设置第二多层再布线并进行通信连接后，硅通孔转接板的剖面如图1所示。
步骤十一、在第二多层再布线上设置有焊球，将至少两个焊球与第二多层再布线电性连接。
在本发明实施例汇总，至少两个焊球将适配硅通孔转接板的底面宽度形成焊球阵列，焊球阵列中的每个焊球将独立，并与第二多层再布线电性连接。
综上所述，本发明实施例提供的方法，适配在硅通孔转接板内上下同时嵌入异构芯片的情况，先后进行相对应的两面的加工，并分别在芯片表面做再布线，通过转接板TSV使得芯片之间电互连，在转接板下表面植球，从而实现双面内嵌芯片多层再布线型硅通孔转接板三维堆叠封装。在多层堆叠的情况下，可以通过用户的设置实现芯片面对面、背对背以及面对背的三维集成封装，得到的多面互连的异构三维堆叠集成封装结构提升了封装密度，结构紧凑，安全可靠，适配场景广泛。
图6示出了本发明一个示例性实施例提供的一种多面互连的异构三维封装结构的结构示意图，请参考图6，该三维封装结构包括至少两个如前文任一实施例中硅通孔转接板，图6中以两个硅通孔转接板为例进行示意。至少两个硅通孔转接板依次叠放；位于上方的硅通孔转接板的第二表面与位于下方的硅通孔转接板的第一表面相对。位于上方的硅通孔转接板的第二多层再布线，通过焊球与位于下方的硅通孔转接板的第一多层再布线电性连接。在多面互连的异构三维封装结构中，相邻两个硅通孔转接板的叠放形式重复进行，且硅通孔转接板的第一凹槽中嵌入有第一芯片，硅通孔转接板的第二凹槽中嵌入有第二芯片；即实现每个硅通孔转接板中的第一芯片以及第二芯片的电连接，通过焊球将转接板信号引出，至少两个以上的转接板通过焊球互连，从而实现多面互连的异构三维堆叠集成封装结构；实现多层三维堆叠。
对应地，在制备多面互联的异构三维封装结构时，在具有多个硅通孔转接板的情况下，通过焊球使多个硅通孔转接板相互连接，以形成多面互联的异构三维堆叠集成封装结构。
需要说明的是，堆叠的硅通孔转接板层数为至少两层。在一个示例中，硅通孔转接板双面同时嵌入异构芯片，通过多层堆叠实现芯片面对面、背对背以及面对背的三维集成，实现高密度芯片级封装及系统封装。
上述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种硅通孔转接板，其特征在于，所述硅通孔转接板包括转接板板体，第一芯片、第二芯片和至少两个焊球；
所述转接板板体具有第一凹槽，第二凹槽，第一通孔以及第二通孔；
所述第一凹槽开设于所述转接板板体的第一表面，所述第二凹槽开设于所述转接板板体的第二表面，所述转接板板体的第一表面与所述转接板板体的第二表面相对；
所述第一通孔以及所述第二通孔分别位于所述第一凹槽的两侧；所述第一通孔以及所述第二通孔贯穿所述转接板板体；
所述第一芯片位于所述第一凹槽形成的容置空间内，且与所述第一凹槽固定连接；
所述第二芯片位于所述第二凹槽形成的容置空间内，且与所述第二凹槽固定连接；
所述第一通孔以及所述第二通孔内具有填充连接体；
所述转接板板体的第一表面设置有第一多层再布线，所述转接板板体的第二表面设置有第二多层再布线；
所述第一芯片与所述填充连接体通过第一多层再布线电性连接，所述第二芯片与所述填充连接体通过第二多层再布线电性连接；
所述第二多层再布线上设置有焊球，所述焊球与所述第二多层再布线电性连接。
2.根据权利要求1所述的硅通孔转接板，其特征在于，所述第一芯片与所述第一凹槽通过粘结体固定连接；
所述第二芯片与所述第二凹槽通过所述粘结体固定连接。
3.根据权利要求2所述的硅通孔转接板，其特征在于，所述粘结体实现为环氧树脂；或，所述粘结体实现为金属焊料。
4.根据权利要求1所述的硅通孔转接板，其特征在于，所述第一芯片与所述第二芯片的芯片种类相同；或，所述第一芯片与所述第二芯片的芯片种类不同。
5.一种硅通孔转接板的制造方法，其特征在于，所述方法用于制造如权利要求1至4任一所述的硅通孔转接板，所述方法包括如下步骤：
步骤一、获取转接板板体并确定与所述转接板板体对应的第一芯片以及第二芯片；
步骤二、在所述转接板板体上制作第一通孔以及第二通孔，所述第一通孔以及所述第二通孔之间的宽度大于所述第一芯片的宽度，且大于所述第二芯片的宽度；
步骤三、在所述转接板板体的第一表面进行刻蚀，得到第一凹槽，并将所述第一芯片与所述第一凹槽固定连接，所述第一凹槽的尺寸与所述第一芯片的尺寸适配；
步骤四、在所述第一通孔以及所述第二通孔内进行填充连接体填充；
步骤五、在所述转接板板体的第一表面制作第一多层再布线；
步骤六、将所述填充连接体以及所述第一芯片分别与所述第一多层再布线通信连接；
步骤七、对所述第一凹槽进行临时键合处理；
步骤八、对所述转接板板体的第二表面进行刻蚀，得到第二凹槽，并将所述第二芯片与所述第二凹槽固定连接，所述第二凹槽的尺寸与所述第二芯片的尺寸适配；
步骤九、在所述转接板板体的第二表面制作第二多层再布线；
步骤十、将所述填充连接体以及所述第二芯片分别与所述第二多层再布线通信连接；
步骤十一、将至少两个焊球与所述第二多层再布线电性连接。
6.根据权利要求5所述的硅通孔转接板的制造方法，其特征在于，所述第一凹槽与所述第二凹槽的厚度均小于所述转接板板体厚度的1/2。
7.根据权利要求5所述的硅通孔转接板的制造方法，其特征在于，所述在所述第一通孔以及所述第二通孔内进行填充连接体填充，包括：
通过电镀工艺在所述第一通孔以及所述第二通孔内进行填充连接体填充。
8.根据权利要求5所述的硅通孔转接板的制造方法，其特征在于，所述焊球的材料包括锡铅、锡银铜或锡银中的至少一种。
9.一种多面互连的异构三维封装结构，其特征在于，所述三维封装结构包括至少两个如权利要求1至5任一所述的硅通孔转接板；
至少两个所述硅通孔转接板依次叠放；
位于上方的所述硅通孔转接板的第二表面与位于下方的所述硅通孔转接板的第一表面相对；
位于上方的所述硅通孔转接板的第二多层再布线，通过焊球与位于下方的所述硅通孔转接板的第一多层再布线电性连接；
在所述多面互连的异构三维封装结构中，相邻两个所述硅通孔转接板的叠放形式重复进行，且所述硅通孔转接板的第一凹槽中嵌入有第一芯片，所述硅通孔转接板的第二凹槽中嵌入有第二芯片；即实现每个所述硅通孔转接板中的所述第一芯片以及所述第二芯片的电连接，通过焊球将转接板信号引出，至少两个以上的所述转接板通过焊球互连，从而实现多面互连的异构三维堆叠集成封装结构；实现多层三维堆叠。
10.根据权利要求9所述的一种多面互连的异构三维封装结构，其特征在于，其堆叠的硅通孔转接板层数至少为两层；所述硅通孔转接板双面同时嵌入异构芯片，通过多层堆叠实现芯片面对面、背对背以及面对背的三维集成，实现高密度芯片级封装及系统封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210586680.4A CN114927499A (zh) | 2022-05-27 | 2022-05-27 | 硅通孔转接板、制造方法及多面互连的异构三维封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210586680.4A CN114927499A (zh) | 2022-05-27 | 2022-05-27 | 硅通孔转接板、制造方法及多面互连的异构三维封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114927499A true CN114927499A (zh) | 2022-08-19 |
Family
ID=82810835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210586680.4A Pending CN114927499A (zh) | 2022-05-27 | 2022-05-27 | 硅通孔转接板、制造方法及多面互连的异构三维封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114927499A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115602642A (zh) * | 2022-12-14 | 2023-01-13 | 甬矽电子（宁波）股份有限公司（Cn） | 芯片封装结构和芯片封装结构的制备方法 |
| WO2024153008A1 (zh) * | 2023-01-16 | 2024-07-25 | 维沃移动通信有限公司 | 芯片封装结构、电子设备和芯片封装结构的制作方法 |
-
2022
- 2022-05-27 CN CN202210586680.4A patent/CN114927499A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115602642A (zh) * | 2022-12-14 | 2023-01-13 | 甬矽电子（宁波）股份有限公司（Cn） | 芯片封装结构和芯片封装结构的制备方法 |
| WO2024153008A1 (zh) * | 2023-01-16 | 2024-07-25 | 维沃移动通信有限公司 | 芯片封装结构、电子设备和芯片封装结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1148804C (zh) | 高集成度芯片上芯片封装 | |
| CN114927499A (zh) | 硅通孔转接板、制造方法及多面互连的异构三维封装结构 | |
| US20100244276A1 (en) | Three-dimensional electronics package | |
| KR20230015947A (ko) | 모듈형 적층 실리콘 패키지 어셈블리 | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| JPH09232503A (ja) | 三次元積層モジュール | |
| US9391008B2 (en) | Reconstituted wafer-level package DRAM | |
| CN114400219A (zh) | 半导体器件及其制造方法、封装器件和电子装置 | |
| CN210120135U (zh) | 一种基于tsv的多芯片封装结构 | |
| EP4167690A1 (en) | Electronic device with stacked printed circuit boards | |
| CN116646335A (zh) | 一种封装互联结构、制备方法及电子系统 | |
| CN217691161U (zh) | 硅通孔转接板及多面互连的异构三维堆叠集成封装结构 | |
| CN116528591A (zh) | 半导体封装结构及其制作方法 | |
| CN116259620B (zh) | 一种无线互连装置及系统 | |
| CN220106520U (zh) | 一种基板双面嵌埋局部互联桥的高密度封装结构 | |
| US20240203968A1 (en) | Chip package integration with hybrid bonded bridge die | |
| CN220106512U (zh) | 一种新型pop芯片封装结构 | |
| CN111554676B (zh) | 一种局部带宽增强的转接板封装结构及制作方法 | |
| CN216698354U (zh) | 一种带有tsv通孔束的封装结构和3dic芯片封装结构 | |
| US12015003B2 (en) | High density interconnection and wiring layers, package structures, and integration methods | |
| CN113871381A (zh) | 一种tsv多芯片立体集成结构 | |
| US20240014140A1 (en) | Fan-out Wafer Level Package having Small Interposers | |
| CN117832187A (zh) | 一种半导体封装及电子设备 | |
| CN114005816A (zh) | 基于tsv晶圆重构及多层堆叠的ddr微模组结构及制备工艺 | |
| CN116598277A (zh) | 一种双向叠片的芯片扇出型封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |