CN220106520U - 一种基板双面嵌埋局部互联桥的高密度封装结构 - Google Patents
一种基板双面嵌埋局部互联桥的高密度封装结构 Download PDFInfo
- Publication number
- CN220106520U CN220106520U CN202321516458.3U CN202321516458U CN220106520U CN 220106520 U CN220106520 U CN 220106520U CN 202321516458 U CN202321516458 U CN 202321516458U CN 220106520 U CN220106520 U CN 220106520U
- Authority
- CN
- China
- Prior art keywords
- bridge
- substrate
- local
- chip
- local interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000012792 core layer Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 239000011162 core material Substances 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 4
- 238000003475 lamination Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型提供了一种基板双面嵌埋局部互联桥的高密度封装结构，包括基板、局部互联桥和芯片，所述基板包括基板芯材层、以及位于所述基板芯材层的上方和下方的叠层，所述局部互联桥埋设于上方和下方的所述叠层内，所述局部互联桥与所述基板电性连接，所述局部互联桥设置有横向互连线和纵向互连线，所述横向互连线用于横向连接所述芯片、所述纵向互连线用于纵向连接所述芯片。本实用新型通过局部互联桥以及芯片的双面封装，增加了芯片数量提高了封装集成度和封装密度，避免了只在基板正面嵌埋局部互联桥、封装芯片后引起的翘曲和应力不对称问题，具有很高的工艺兼容性；有效提高封装的性能，具有很广的应用范围。
Description
技术领域
本实用新型涉及集成电路封装技术领域，特别涉及一种基板双面嵌埋局部互联桥的高密度封装结构。
背景技术
高密度互连是满足芯片算力不断增长的核心封装技术之一。基板(Substrate)是芯片封装的核心材料，但传统封装基板目前已难以满足高性能芯粒(Chiplet)的高密度、多I/O、高速封装需求。为持续提高封装密度，Intel、IBM等公司相继提出EMIB(EmbeddedMulti-die interconnect Bridge)、DHBi等技术，通过在基板正面嵌埋高密度布线的硅桥增加芯片互联密度从而提高封装性能。
随着芯粒和系统级(SIP)封装技术的发展，单个封装体内互连的芯片数量众多，常规在基板正面平面排布以难以满足飞速发展的性能及多芯片布局要求，三维堆叠技术由于高成本和工艺难度大限制了其大规模应用；目前在基板正面嵌埋局部互联桥导致基板正反面结构不对称，倒装焊接、植球回流等高温封装工序中会产生不匹配的应力和基板异常翘曲增加了封装的难度，而且基板异常翘曲还会导致微凸点对准困难甚至是芯片破裂，同时封装过大的残余应力会进一步降低封装的可靠性。
实用新型内容
本实用新型的目的是：针对上述背景技术中存在的不足，提供一种能够增加芯片数量提高封装集成度和封装密度的方案，通过基板正反面嵌埋多颗局部互联桥，大幅度增大封装密度的同时还可以避免只在基板正面嵌埋布局互联桥后引起的翘曲和应力不对称问题。
为了达到上述目的，本实用新型提供了一种基板双面嵌埋局部互联桥的高密度封装结构，包括基板、局部互联桥和芯片，所述基板包括基板芯材层、以及位于所述基板芯材层的上方和下方的叠层，所述局部互联桥埋设于上方和下方的所述叠层内，所述局部互联桥与所述基板电性连接，所述局部互联桥设置有横向互连线和纵向互连线，所述横向互连线用于横向连接所述芯片、所述纵向互连线用于纵向连接所述芯片。
进一步地，所述叠层包括介质材料和导电线路，所述局部互联桥与所述导电线路电性连接。
进一步地，所述芯片通过凸点与所述基板、和/或所述局部互联桥键合。
进一步地，所述凸点的位置设置有底填层，所述底填层为底填胶。
进一步地，所述局部互联桥的主体为硅材料或聚酰亚胺材料。
进一步地，所述局部互联桥的线宽/线距最小为2μm/2μm。
本实用新型的上述方案有如下的有益效果：
本实用新型提供的基板双面嵌埋局部互联桥的高密度封装结构，通过局部互联桥以及芯片的双面封装，增加了芯片数量提高了封装集成度和封装密度，避免了只在基板正面嵌埋局部互联桥、封装芯片后引起的翘曲和应力不对称问题；局部互联桥可以使用Si材料通过晶圆制造工艺制造、也可以使用PI材料制造，具有很高的工艺兼容性；通过高密度布线的局部互联桥将多颗芯片与基板横向连接，显著缩短了芯片之间的信号传输距离，有效提高封装的性能，可以完美兼容芯粒封装，具有很广的应用范围；
本实用新型的其它有益效果将在随后的具体实施方式部分予以详细说明。
附图说明
图1为本实用新型的整体结构示意图；
图2为本实用新型的实施例中S1涉及结构示意图；
图3为本实用新型的实施例中S3涉及结构示意图；
图4为本实用新型的实施例中S4涉及结构示意图；
图5为本实用新型的实施例中S5涉及结构示意图；
图6为本实用新型的实施例中S6涉及结构示意图；
图7为本实用新型的实施例中S7涉及结构示意图；
【附图标记说明】
100-基板；101-基板芯材层；102-叠层；103-介质材料；104-导电线路；200-局部互联桥；201-横向互连线；202-纵向互连线；203-第一互联桥；204-第二互联桥；205-第三互联桥；300-芯片；301-第一芯片；302-第二芯片；303-第三芯片；304-第四芯片；305-第五芯片；400-凸点；500-底填层；600-BGA焊球。
具体实施方式
为使本实用新型要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是锁定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
如图1-图7所示，本实用新型的实施例提供了一种基板100双面嵌埋局部互联桥200的高密度封装结构，包括基板100、局部互联桥200和芯片300。其中，基板100包括基板芯材层101、以及位于基板芯材层101的上方和下方的叠层102，局部互联桥200埋设于上方和下方的叠层102内，叠层102包括介质材料103和导电线路104，局部互联桥200与导电线路104电性连接。同时，局部互联桥200设置有横向互连线201和纵向互连线202，横向互连线201用于横向连接芯片300、纵向互连线202用于纵向连接芯片300。
在本实施例中，芯片300通过凸点400与基板100、和/或局部互联桥200键合，即部分芯片300通过凸点400同时与基板100及局部互联桥200互连，部分芯片300通过凸点400与不同的局部互联桥200互连等。并且，凸点400的位置设置有底填层500，底填层500通过底填胶填充，实现应力缓冲和保护功能。
在本实施例中，局部互联桥200的主体为硅材料或聚酰亚胺材料，并通过铜线和过孔(Via)制造横向互连线201和纵向互连线202。局部互联桥200的线宽/线距可以达到的最小尺寸为2μm/2μm，在横向上实现两个相邻芯片300之间的高密度互连。
本实施例中采用如下的方法完成封装，具体包括：
S1，请再次参阅图2，通过晶圆工艺或者高密度基板制造工艺制造具有横向互连和纵向互连功能的、高密度的局部互联桥200。其中，局部互联桥200主体使用硅(Si)或者聚酰亚胺(PI)材料，并通过铜线和过孔(Via)制造横向互连线201和纵向互连线202。现有技术中封装基板100的线宽/线距一般为10μm/10μm，而本实施例使用的局部互联桥200的线宽/线距最小达到2μm/2μm，在横向上实现两个相邻芯片300之间的高密度互连，相较于在基板100或者PCB板上横向互连，信号传输距离显著减小、大幅增加了走线密度从而显著提高封装体的性能。
S2，制造基板芯材层101。本实施例中所制造的基板芯材层101为典型的三明治结构，基材为常用的树脂与玻纤的层压材料，上下两层制造铜层，两个铜层之间通过过孔来实现基板芯材层101上下的互连。
S3，请再次参阅图3，使用树脂等介质材料103和铜，在基板芯材层101的上下制造若干叠层102，其包含介质材料103和铜形成的导电线路104。
S4，请再次参阅图4，在已经制造若干叠层102的基板100上下表面贴装多个局部互联桥200，例如本实施例中上方的第一互联桥203、第二互联桥204，下方的第三互联桥205，局部互联桥200的内表面通过铜与基板100连接传输信号。
S5，请再次参阅图5，在贴装好局部互联桥200的基础上，在基板100的上下表面继续制造叠层102，直到完全将局部互联桥200嵌埋为止。至此双面嵌埋局部互联桥200的高密度封装基板100制造完成。
S6，请再次参阅图6，在基板100的上下表面，使用C2(铜柱)和C4(控压连接)凸点400，将芯片300、局部互联桥200和基板100键合在一起。在基板100上表面，第一芯片301与第一互联桥203和基板100键合；第二芯片302与第一互联桥203、第二互联桥204及基板100键合在一起，第三芯片303与第二互联桥204和基板100键合。通过第一互联桥203和第二互联桥204将三颗芯片300横向高密度互连、并与基板100键合在一起，显著增加了互连密度。
在基板下方，第四芯片304和第五芯片305通过第三互联桥205横向互连，并且各自还与基板100键合在一起。
S7，请再次参阅图7，在五颗芯片300外表面填充底填胶，实现应力缓冲和保护功能。
S8，请再次参阅图1，在基板100背面植上BGA焊球600。
总之，本实施例提供的基板100双面嵌埋局部互联桥200的高密度封装结构，通过局部互联桥200以及芯片300的双面封装，增加了芯片300数量提高了封装集成度和封装密度，避免了只在基板100正面嵌埋局部互联桥200、封装芯片300后引起的翘曲和应力不对称问题；局部互联桥200可以使用Si材料通过晶圆制造工艺制造、也可以使用PI材料制造，具有很高的工艺兼容性；通过高密度布线的局部互联桥200将多颗芯片300与基板100横向连接，显著缩短了芯片300之间的信号传输距离，有效提高封装的性能，可以完美兼容芯粒封装，具有很广的应用范围。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (6)
1.一种基板双面嵌埋局部互联桥的高密度封装结构，其特征在于，包括基板、局部互联桥和芯片，所述基板包括基板芯材层、以及位于所述基板芯材层的上方和下方的叠层，所述局部互联桥埋设于上方和下方的所述叠层内，所述局部互联桥与所述基板电性连接，所述局部互联桥设置有横向互连线和纵向互连线，所述横向互连线用于横向连接所述芯片、所述纵向互连线用于纵向连接所述芯片。
2.根据权利要求1所述的一种基板双面嵌埋局部互联桥的高密度封装结构，其特征在于，所述叠层包括介质材料和导电线路，所述局部互联桥与所述导电线路电性连接。
3.根据权利要求1所述的一种基板双面嵌埋局部互联桥的高密度封装结构，其特征在于，所述芯片通过凸点与所述基板、和/或所述局部互联桥键合。
4.根据权利要求3所述的一种基板双面嵌埋局部互联桥的高密度封装结构，其特征在于，所述凸点的位置设置有底填层，所述底填层为底填胶。
5.根据权利要求1所述的一种基板双面嵌埋局部互联桥的高密度封装结构，其特征在于，所述局部互联桥的主体为硅材料或聚酰亚胺材料。
6.根据权利要求1所述的一种基板双面嵌埋局部互联桥的高密度封装结构，其特征在于，所述局部互联桥的线宽/线距最小为2μm/2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321516458.3U CN220106520U (zh) | 2023-06-14 | 2023-06-14 | 一种基板双面嵌埋局部互联桥的高密度封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321516458.3U CN220106520U (zh) | 2023-06-14 | 2023-06-14 | 一种基板双面嵌埋局部互联桥的高密度封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220106520U true CN220106520U (zh) | 2023-11-28 |
Family
ID=88865066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321516458.3U Active CN220106520U (zh) | 2023-06-14 | 2023-06-14 | 一种基板双面嵌埋局部互联桥的高密度封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220106520U (zh) |
-
2023
- 2023-06-14 CN CN202321516458.3U patent/CN220106520U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI758320B (zh) | 半導體封裝 | |
| US10964676B2 (en) | Semiconductor structure and a method of making thereof | |
| TWI653713B (zh) | 用於提供互連半導體之中介層的方法與設備 | |
| US7759161B2 (en) | Semiconductor device and method of manufacturing thereof | |
| CN102543927B (zh) | 嵌埋穿孔中介层的封装基板及其制造方法 | |
| US9252091B2 (en) | Semiconductor device having penetrating electrodes each penetrating through semiconductor chip | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| US20140048951A1 (en) | Semiconductor assembly with dual connecting channels between interposer and coreless substrate | |
| US20150334841A1 (en) | Printed Circuit Board | |
| US10490506B2 (en) | Packaged chip and signal transmission method based on packaged chip | |
| CN111933590B (zh) | 封装结构和封装结构制作方法 | |
| KR20220014364A (ko) | 반도체 패키지 | |
| CN115632072A (zh) | 一种硅光芯片高密度光电共封装的封装结构及封装方法 | |
| CN114927499A (zh) | 硅通孔转接板、制造方法及多面互连的异构三维封装结构 | |
| CN117913084A (zh) | 基于2.5d封装技术的光电芯片混合封装结构及封装方法 | |
| CN220106520U (zh) | 一种基板双面嵌埋局部互联桥的高密度封装结构 | |
| CN110911384A (zh) | 一种嵌入式无源桥接芯片及其应用 | |
| CN116053245A (zh) | 三维芯片封装结构、芯片封装方法、芯片及电子设备 | |
| CN116053251A (zh) | 封装结构、芯片、电子设备及芯片封装方法 | |
| CN221262375U (zh) | 一种芯粒用的封装基板及一种具有芯粒的封装结构 | |
| US20240274520A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| US20230098054A1 (en) | Electronic substrate stacking | |
| CN220086026U (zh) | 封装器件和电子设备 | |
| US20220149007A1 (en) | Chip packaging structure and method | |
| WO2023025064A1 (zh) | 一种芯片、三维芯片以及芯片的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |