CN107104094A - 封装结构及其制法 - Google Patents

封装结构及其制法 Download PDF

Info

Publication number
CN107104094A
CN107104094A CN201610133470.4A CN201610133470A CN107104094A CN 107104094 A CN107104094 A CN 107104094A CN 201610133470 A CN201610133470 A CN 201610133470A CN 107104094 A CN107104094 A CN 107104094A
Authority
CN
China
Prior art keywords
encapsulating structure
electronic component
metal level
preparation
clad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610133470.4A
Other languages
English (en)
Inventor
王维宾
林恩立
李聪明
魏庆全
邱正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN107104094A publication Critical patent/CN107104094A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构及其制法，该封装结构包括：表面设有金属层与电子元件的承载件、包覆该电子元件的包覆层、以及设于该包覆层上的屏蔽层，其中该金属层围绕该电子元件，并令该金属层外露于该包覆层，使该屏蔽层接触该金属层，藉以抑制电磁干扰，而避免该电子元件受电磁波干扰。

Description

封装结构及其制法
技术领域
本发明有关一种封装结构，特别是指一种防电磁波干扰的封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，大部份的电子产品均朝向小型化及高速化的目标发展，尤其是通讯产业的发展使其已普遍整合于各类电子产品，例如移动电话(Cell phone)、膝上型电脑(laptop)等。然而上述的电子产品需使用高频的射频芯片，且射频芯片可能相邻设置数字积体电路、数字信号处理器(Digital Signal Processor，简称DSP)或基频晶片(BB,Base Band)，造成电磁干扰(Electromagnetic Interference，简称EMI)产生的现象，因此必需进行电磁屏蔽(Electromagnetic Shielding)处理。
如图1所示的半导体封装件1，其于一承载件10上设置半导体芯片11，再以焊线12电性连接该半导体芯片11与该承载件10；接着设置一网状金属罩13于该承载件10上，以令该金属罩13覆盖该半导体芯片11，且该金属罩13接地该承载件10的接地处100；之后，形成封装材14于该承载件10上，以令该封装材14包覆该金属罩13与该半导体芯片11。最后，加热固化该封装材14以形成封装胶体。
现有半导体封装件1通过该网状金属罩13遮蔽外界电磁干扰该半导体芯片11的运作，以避免该半导体封装件1电性运作功能不正常。
但是，现有半导体封装件1中，需制作该网状金属罩13，因而增加制造方法的复杂度，且需将该网状金属罩13组设于该承载件10上，因而增加组装困难度。
此外，当进行封装制造方法时，该封装材14需通过该金属罩13的网孔方能包覆该半导体芯片11，但当该封装材14通过该金属罩13的网孔时容易产生紊流，导致气泡的产生，致使该封装材14中容易产生空洞(void)，而于后续加热制造方法中产生爆米花效应(popcorn)。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
为克服现有技术的种种缺失，本发明提供一种封装结构及其制法，可抑制电磁干扰，而避免该电子元件受电磁波干扰。
本发明的封装结构，包括：一承载件；至少一电子元件，其设于该承载件上；一金属层，其形成于该承载件的部分表面且围绕该电子元件；包覆层，其形成于该承载件上，以包覆该电子元件，且令该金属层外露于该包覆层；以及一屏蔽层，其形成于该包覆层与该金属层上。
本发明还提供一种封装结构的制法，其包括：提供一表面设有至少一电子元件及金属层的承载件，其中该金属层围绕该电子元件；形成一包覆层于该承载件上，使该包覆层包覆该电子元件，且令该金属层外露于该包覆层；以及形成一屏蔽层于该包覆层与该金属层上。
前述的封装结构及其制法中，该承载件上设有多个该电子元件，且各该电子元件之间间隔有该金属层。
前述的封装结构及其制法中，该电子元件为射频芯片。
前述的封装结构及其制法中，该包覆层形成有多个沟槽，以令该金属层外露于该沟槽。例如，该屏蔽层还形成于该沟槽的侧壁表面、或者该屏蔽层填满该沟槽。
前述的封装结构及其制法中，该屏蔽层接触该金属层。
前述的封装结构及其制法中，形成该屏蔽层的材质为绝缘材或导体材。例如，该绝缘材为铁氧体。
前述的封装结构及其制法中，形成该屏蔽层的材质不同于该包覆层的材质。
前述的封装结构及其制法中，还包括形成封装层于该屏蔽层上。
由上可知，本发明的封装结构及其制法，通过该金属层外露于该包覆层，且该包覆层与金属层上形成屏蔽层，以抑制电磁干扰，故本发明的制法无需制作现有金属罩即可有效防止电磁干扰，因而能简化制造方法，且因无需组设现有金属罩，而能轻易完成该半导体封装件的制作。
此外，当进行封装制造方法时，该包覆层无需通过现有金属罩的网孔即能包覆该电子元件，故该包覆层于流动中不会产生紊流，因而能避免该包覆层产生空洞，进而于后续加热制造方法中不会产生爆米花效应。
附图说明
图1为现有射频模组的局部剖面立体示意图；
图2A至图2D为本发明封装结构的制法的剖面示意图；
图2A’、图2B’及图2D’为图2A、图2B及图2D的立体图；以及
图2C’为图2C的另一实施例。
符号说明：
1 半导体封装件
10,20 承载件
100 接地处
11 半导体芯片
12 焊线
13 金属罩
14 封装材
2 封装结构
21 电子元件
22 金属层
23 包覆层
23a 第一表面
23b 第二表面
230 沟槽
24,24’ 屏蔽层
25 封装层。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2D为本发明封装结构的制法的第一实施例的剖面示意图。于本实施例中，所述的封装结构2可发出电磁波者，例如为射频(Radio frequency，简称RF)模组。
如图2A及图2A’所示，提供一表面形成有图案化金属层22的承载件20，并设置多个电子元件21于该承载件20的表面上，其中该金属层22位于该多个电子元件21间的间隙，使各该电子元件21之间设有该金属层22，且该金属层22可连续或不连续围绕各该电子元件21。
所述的承载件20为封装基板、或如晶圆、芯片、硅材、玻璃等的半导体板材。
于本实施例中，该承载件20包含线路结构。例如，该承载件20为线路板，其可包含介电层(图略)、与线路层(图略)，且该线路层接触该金属层22。
此外，该金属层22提供散热及/或接地之用。
所述的电子元件21电性连接该承载件20的线路层，且该电子元件21为射频芯片或其它半导体芯片，例如：蓝牙芯片或Wi-Fi(Wireless Fidelity)芯片。
于本实施例中，该多个电子元件21的至少一者为蓝牙芯片或Wi-Fi芯片，而其它电子元件为不受电磁波干扰者，如主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片或晶圆，而该被动元件为例如电阻、电容及电感。具体地，例如，该电子元件21以覆晶方式电性连接该承载件20的线路层；或者，该电子元件21以打线方式电性连接该承载件20的线路层。
如图2B及图2B’所示，形成一包覆层23于该承载件20上，以包覆各该电子元件21，且令该金属层22外露于该包覆层23。
于本实施例中，该包覆层23具有相对的第一表面23a与第二表面23b，且该包覆层23以其第一表面23a结合于该承载件20上，并令该金属层22外露于该包覆层23的第二表面23b，其中，各该电子元件21并未外露于该封装层23的第二表面23b。例如，利用激光方式形成多个沟槽230于该包覆层23的第二表面23b上，以令该金属层22外露于该多个沟槽230，且该金属层22可防止激光过切而损伤该承载件20。
此外，形成该包覆层23的材质为绝缘材，例如，聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装胶体(molding compound)。
如图2C所示，形成一屏蔽层24于该包覆层23的第二表面23b与该金属层22上，进而形成封装结构2。
于本实施例中，该屏蔽层24还形成于该沟槽230侧壁的封装层23的表面。
于其它实施例中，如图2C’所示，该屏蔽层24’填满该沟槽230。
此外，形成该屏蔽层24,24’的材质为绝缘材或导电材，且其材质不同于该包覆层23的材质。具体地，若形成该屏蔽层24,24’的材质为导体材，如铜(Cu)、镍(Ni)、铁(Fe)或铝(Al)等，其以化学镀膜的方式形成，如溅镀(sputtering)，也可通过涂布(coating)方式形成。若形成该屏蔽层24,24’的材质为绝缘材，其为铁氧体(ferrite)，例如，陶瓷材(如从赤铁矿(Fe2O3)或磁铁矿(Fe3O4)中提炼)或软铁材(如包括有镍、锌或锰的化合物)。
又，该屏蔽层24接触该金属层22，以令该屏蔽层24得以接地。
如图2D及图2D’所示，形成一封装层25于该屏蔽层24上，以提升该封装结构2强度及提供产品组装时与其它物件接触后的绝缘。
于本实施例中，形成该封装层25的材质为绝缘材，例如，聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装胶体(molding compound)。
本发明的制法通过在该包覆层23的第二表面23b与该金属层22上形成该屏蔽层24,24’以作为电磁波屏障(EMI Shielding)，而能抑制电磁干扰(EMI)，以遮蔽外界电磁以避免干扰该电子元件21的运作，例如，防止蓝牙芯片的信号受干扰，进而避免该封装结构2电性运作功能不正常，故本发明无需制作现有金属罩即可有效防止电磁干扰，因而能简化制造方法，且因无需组设现有金属罩，而能轻易完成该封装结构2的制作。因此，相比于现有技术，本发明有利于量产。
此外，当进行封装制造方法时，该包覆层23与封装层25无需通过现有金属罩的网孔即能包覆该电子元件21，故该包覆层23与封装层25于流动中不会产生紊流，因而能避免该包覆层23与封装层25产生空洞，进而于后续加热制造方法中不会产生爆米花效应。
本发明还提供一种封装结构2，为例如为由一承载件20、至少一电子元件21、一包覆层23、以及一屏蔽层24,24’所构成的射频模组。
所述的承载件20于其部分表面上形成有一图案化金属层22。
所述的电子元件21设于该承载件20上且该金属层22围绕该电子元件21。于一实施例中，该电子元件21为射频芯片，例如，蓝牙芯片或Wi-Fi芯片。
所述的包覆层23设于该承载件20上，以包覆该电子元件21，且令该金属层22外露于该包覆层23。
所述的屏蔽层24,24’设于该包覆层23与该金属层22上并接触该金属层22。
于一实施例中，该承载件20上设有多个该电子元件21，且各该电子元件21之间间隔有该金属层22。
于一实施例中，该包覆层23形成多个沟槽230，以令该金属层22外露于该沟槽230。因此，该屏蔽层24还沿该沟槽230的侧壁表面形成、或者该屏蔽层24可填满该沟槽230。
于一实施例中，形成该屏蔽层24的材质为绝缘材或导体材。
于一实施例中，所述的封装结构2还包括形成于该屏蔽层24上的一封装层25。
综上所述，本发明的封装结构及其制法，主要通过该金属层先隔离各该电子元件，再于该包覆层外形成屏蔽层，以避免该电子元件受外部电磁波干扰的问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (22)

1.一种封装结构，其特征为，该封装结构包括：
一承载件；
至少一电子元件，其设于该承载件上；
一金属层，其形成于该承载件的部分表面且围绕该电子元件；
一包覆层，其形成于该承载件上，以包覆该电子元件，且令该金属层外露于该包覆层；以及
一屏蔽层，其形成于该包覆层与该金属层上。
2.如权利要求1所述的封装结构，其特征为，该承载件上设有多个该电子元件，且各该电子元件之间间隔有该金属层。
3.如权利要求1所述的封装结构，其特征为，该电子元件为射频芯片。
4.如权利要求1所述的封装结构，其特征为，该包覆层形成有多个沟槽，以令该金属层外露于该沟槽。
5.如权利要求4所述的封装结构，其特征为，该屏蔽层还形成于该沟槽的侧壁表面。
6.如权利要求4所述的封装结构，其特征为，该屏蔽层填满该沟槽。
7.如权利要求1所述的封装结构，其特征为，该屏蔽层接触该金属层。
8.如权利要求1所述的封装结构，其特征为，形成该屏蔽层的材质为绝缘材或导体材。
9.如权利要求8所述的封装结构，其特征为，该绝缘材为铁氧体。
10.如权利要求1所述的封装结构，其特征为，形成该屏蔽层的材质不同于该包覆层的材质。
11.如权利要求1所述的封装结构，其特征为，该封装结构还包括形成于该屏蔽层上的封装层。
12.一种封装结构的制法，其特征为，该制法包括：
提供一表面设有至少一电子元件及金属层的承载件，其中该金属层围绕该电子元件；
形成一包覆层于该承载件上，使该包覆层包覆该电子元件，且令该金属层外露于该包覆层；以及
形成一屏蔽层于该包覆层与该金属层上。
13.如权利要求12所述的封装结构的制法，其特征为，该承载件上设有多个该电子元件，且各该电子元件之间间隔有该金属层。
14.如权利要求12所述的封装结构的制法，其特征为，该电子元件为射频芯片。
15.如权利要求12所述的封装结构的制法，其特征为，该包覆层形成有多个沟槽，以令该金属层外露于该沟槽。
16.如权利要求15所述的封装结构的制法，其特征为，该屏蔽层还形成于该沟槽的侧壁表面。
17.如权利要求15所述的封装结构的制法，其特征为，该屏蔽层填满该沟槽。
18.如权利要求12所述的封装结构的制法，其特征为，该屏蔽层接触该金属层。
19.如权利要求12所述的封装结构的制法，其特征为，形成该屏蔽层的材质为绝缘材或导体材。
20.如权利要求19所述的封装结构的制法，其特征为，该绝缘材为铁氧体。
21.如权利要求12所述的封装结构的制法，其特征为，形成该屏蔽层的材质不同于该包覆层的材质。
22.如权利要求12所述的封装结构的制法，其特征为，该制法还包括形成封装层于该屏蔽层上。
CN201610133470.4A 2016-02-22 2016-03-09 封装结构及其制法 Pending CN107104094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105105106A TWI605564B (zh) 2016-02-22 2016-02-22 封裝結構及其製法
TW105105106 2016-02-22

Publications (1)

Publication Number Publication Date
CN107104094A true CN107104094A (zh) 2017-08-29

Family

ID=59658931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610133470.4A Pending CN107104094A (zh) 2016-02-22 2016-03-09 封装结构及其制法

Country Status (2)

Country Link
CN (1) CN107104094A (zh)
TW (1) TWI605564B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN110875231A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
WO2020047976A1 (zh) * 2018-09-04 2020-03-12 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
CN111370335A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 晶圆级系统封装方法
US10910286B2 (en) 2018-09-04 2021-02-02 Ningbo Semiconductor International Corporation Wafer-level system-in-package packaging method and package structure thereof
JP2021535611A (ja) * 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
US11527487B2 (en) 2020-07-14 2022-12-13 Luxshare Electronic Technology (Kunshan) Ltd. Package structure and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺
CN102792789A (zh) * 2010-03-09 2012-11-21 松下电器产业株式会社 组件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺
CN102792789A (zh) * 2010-03-09 2012-11-21 松下电器产业株式会社 组件

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021535606A (ja) * 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
CN110875281B (zh) * 2018-09-04 2022-03-18 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
CN110875231A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
US11562980B2 (en) 2018-09-04 2023-01-24 Ningbo Semiconductor International Corporation Wafer-level package structure
JP7106753B2 (ja) 2018-09-04 2022-07-26 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
JP7102609B2 (ja) 2018-09-04 2022-07-19 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
US10910286B2 (en) 2018-09-04 2021-02-02 Ningbo Semiconductor International Corporation Wafer-level system-in-package packaging method and package structure thereof
WO2020047976A1 (zh) * 2018-09-04 2020-03-12 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
JP2021535611A (ja) * 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
CN111370335B (zh) * 2018-12-26 2022-03-15 中芯集成电路（宁波）有限公司 晶圆级系统封装方法
CN111370335A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 晶圆级系统封装方法
CN110707072B (zh) * 2019-09-06 2022-06-14 华为机器有限公司 系统级封装模块及终端设备
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
US11527487B2 (en) 2020-07-14 2022-12-13 Luxshare Electronic Technology (Kunshan) Ltd. Package structure and method of manufacturing the same

Also Published As

Publication number Publication date
TWI605564B (zh) 2017-11-11
TW201731063A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN107104094A (zh) 封装结构及其制法
CN105304582B (zh) 封装结构及其制法
CN107887344B (zh) 电子封装结构及其制法
TWI655719B (zh) 電子模組
US10424545B2 (en) Semiconductor package device and method of manufacturing the same
CN107910319B (zh) 半导体封装装置及其制造方法
CN107305883A (zh) 电子封装件及其制法
CN106910735A (zh) 电子封装件
CN102683329A (zh) 半导体封装件及其制法
JP2015154032A (ja) 配線基板とそれを用いた半導体装置
CN108074826A (zh) 电子封装件及其制法
TWI589059B (zh) 電子封裝件
CN108701680A (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
KR20210021097A (ko) 향상된 전자기 차폐부를 포함하는 집적 회로 패키지
CN107689364A (zh) 电子封装件及其制法
CN111446535B (zh) 电子封装件及其制法
JPWO2020071493A1 (ja) モジュール
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
CN108022907A (zh) 电子模块
CN108695299A (zh) 电子封装件及其承载结构与制法
TWI655741B (zh) 電子封裝件
TW202127625A (zh) 電子封裝件及其製法
CN108735677B (zh) 电子封装件及其制法
CN107622981B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829