CN110729176A - 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 - Google Patents

一种用于通信模块产品的emi屏蔽工艺和通信模块产品 Download PDF

Info

Publication number
CN110729176A
CN110729176A CN201910978710.4A CN201910978710A CN110729176A CN 110729176 A CN110729176 A CN 110729176A CN 201910978710 A CN201910978710 A CN 201910978710A CN 110729176 A CN110729176 A CN 110729176A
Authority
CN
China
Prior art keywords
communication module
module product
insulating layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910978710.4A
Other languages
English (en)
Inventor
李林萍
盛荆浩
江舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Jianwenlu Technology Co Ltd
Original Assignee
Hangzhou Jianwenlu Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Jianwenlu Technology Co Ltd filed Critical Hangzhou Jianwenlu Technology Co Ltd
Priority to CN201910978710.4A priority Critical patent/CN110729176A/zh
Publication of CN110729176A publication Critical patent/CN110729176A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请公开了一种用于通信模块产品的EMI屏蔽工艺，通信模块产品包括表面安装有元器件的基板，工艺包括以下步骤：a、在基板和元器件的表面形成绝缘层；b、将绝缘层切开以暴露出基板上的接地焊盘；以及c、在基板和元器件的外层溅射或喷涂形成第一金属屏蔽层。本申请还公开了一种通信模块产品，其上施加上述EMI屏蔽工艺。本申请还公开了一种通信模块产品，包括表面安装有元器件的基板，通信模块产品的表面及元器件之间覆盖了一层绝缘层，并且通信模块产品中的部分元器件的顶部和周边形成有覆盖于绝缘层上的第一金属屏蔽层。本申请极大的方便了产品的工艺控制和综合设计，能够以低成本的工艺方法实现分段式屏蔽，便于大批量生产。

Description

一种用于通信模块产品的EMI屏蔽工艺和通信模块产品
技术领域
本申请涉及通信器件领域，主要涉及一种用于通信模块产品的EMI屏蔽工艺和通信模块产品。
背景技术
现有的EMI屏蔽技术主要是用于手机等蜂窝终端，随着频段的复杂、载波聚合需要邻近频段的同时使用，终端内部空间更小、集成度越来越高，模块之间的干扰成为一个难题，要保证通信效果和整机功耗，对模块之间的EMI屏蔽的要求越来越高，尤其是低频频段的屏蔽。随着通信技术的不断扩展，各类终端也必须广泛的应用高标准的EMI屏蔽工艺来保证通信模块的性能，包括各类智能终端，无人机，无人驾驶，汽车通信模块，IOT等等。
滤波器在SIP模块中是最重要的元件，一般占有SIP模块芯片数量的80％，但是滤波器的封装需要WLP制程先完成空腔结构，才能进行SIP模块的组装。因滤波器的封装结构必须要空腔形式，故WLP的成本非常高。
现有的EMI屏蔽技术主要包括共形EMI屏蔽结构、分段式EMI屏蔽结构。共形EMI屏蔽结构通过溅射或喷涂的方式施加金属屏蔽层，但是这种方式无法做到分段式屏蔽。而分段式EMI屏蔽结构往往针对每个芯片器件做出独立的屏蔽区域，具体需要通过挖槽以及填充或涂胶等方式来在器件之间形成分段式屏蔽结构。但是这种分段式工艺的制造成本高，工艺管控困难。另外，现有技术的屏蔽结构均未对芯片底部形成EMI屏蔽，并且具有较高的成本，不利于大批量生产。而且在最终EMI金属层加工时，产品边缘会产生金属毛刺，不利于下一级客户端的组装工艺，也是目前行业中存在问题最多的难点。
发明内容
针对以上EMI屏蔽技术存在的问题，本发明提出了一种用于通信模块产品的EMI屏蔽工艺。
根据本发明的第一方面，提出了一种用于通信模块产品的EMI屏蔽工艺，通信模块产品包括表面安装有元器件的基板，该工艺包括以下步骤：a)在基板和元器件的表面形成绝缘层；b)将绝缘层切开以暴露出基板上的接地焊盘；以及c)在基板和元器件的外层溅射或喷涂形成第一金属屏蔽层。该工艺可对通信模块产品更好的屏蔽，且工艺简单，实施成本低，易于大规模量产。
优选的，步骤a)具体包括利用热固性树脂薄膜覆盖基板以及元器件的表面。热固性树脂薄膜可以很好地形成表面覆盖层，并且具有很好的绝缘性能，从而可以保证元器件之间的绝缘性。
优选的，覆盖在基板和元器件的表面上的绝缘层是一次性形成的。一次性形成的绝缘层可以使绝缘层的厚度均匀，使各元器件具有良好且相当的绝缘性。
优选的，热固性树脂薄膜的厚度在30-50um之间。该厚度范围的热固性树脂薄膜可以在不影响绝缘性能的同时保证厚度且易于加工。
优选的，步骤a)具体包括使用喷涂、PVD或CVD的方法形成绝缘层。多种可选的绝缘层设置方式，便于根据实际应用场景选择合适的设置方式，优化工艺使其更加简单。
进一步优选的，绝缘层的厚度在0.1-5um之间。凭借该厚度绝缘层的设置，可以进一步提升元器件的绝缘性。
优选的，步骤a)具体包括利用激光切割的方式将接地焊盘上的绝缘层切开。利用激光切割可以精准的将接地焊盘上的绝缘层切开。
优选的，步骤c)具体包括在溅射或喷涂过程中使用掩膜板以遮挡不需要EMI屏蔽的元器件。利用掩膜板可避免金属屏蔽层覆盖电感等元件而影响元件性能。
进一步优选的，通过掩膜使得金属屏蔽层的边缘距离基板的边缘至少100um。凭借该距离的设置可以使得金属屏蔽层的边缘不暴露在基板侧边，将在一定程度上保护基板上的元器件以及其表面覆盖的屏蔽层和绝缘层，且可防止产品切割时边缘产生金属毛刺，极大提高了产品的良品率。
优选的，元器件中的一部分或全部是形成在基板上的未经封装的裸芯片。使用滤波器裸芯片可直接在SIP模块上封装，省去对滤波器WLP的封装过程，大幅度的降低成本。
优选的，工艺在步骤a)之前还包括以下步骤：在所选的元器件与基板之间填充绝缘材料。进一步填充绝缘材料可保证元器件之间的绝缘性能。
优选的，还包括以下步骤d)在形成有金属屏蔽层后的基板上进行注塑以形成平整表面。平整表面可利于下一级客户端的组装工艺。
优选的，还包括以下步骤e)通过激光切割将部分元器件顶部的注塑材料去除。通过去除元器件顶部的注塑材料可使得通信模块产品具有分段式EMI屏蔽的功能和结构，同时还可以增强芯片的散热性能。
优选的，还包括以下步骤f)通过二次溅射或喷涂的方式在通信模块产品上形成第二金属屏蔽层。第二金属屏蔽层的设置可以进一步提升屏蔽性能。
根据本发明的第二方面，提出了一种通信模块产品，该通信模块产品上施加了上述的EMI屏蔽工艺。该通信产品利用上述工艺，具有非常低的制造成本和施工成本，非常利于大批量生产。
根据本发明的第三方面，提出了一种通信模块产品，该通信模块产品包括表面安装有元器件的基板，其特征在于，通信模块产品的表面及元器件之间覆盖了一层绝缘层，并且通信模块产品中的部分元器件的顶部和周边形成有覆盖于绝缘层上的第一金属屏蔽层。
优选的，第一金属屏蔽层与基板上的接地焊盘相互电连通。
优选的，第一金属屏蔽层的边缘距离基板的边缘至少100um。凭借该距离的设置可以将在一定程度上保护基板上的元器件以及其表面覆盖的屏蔽层和绝缘层。
优选的，第一金属屏蔽层的顶部整体或部分设置有注塑材料。凭借注塑材料对基板上的元器件起到良好的保护作用。
优选的，注塑材料的外围和顶部设置有第二金属屏蔽层。凭借第二金属屏蔽层的设置，进一步提升了通信模块产品的屏蔽性能。
优选的，第二金属屏蔽层与第一金属屏蔽层相互电连通。凭借该设置，可提高两金属屏蔽层的屏蔽效果。
优选的，绝缘层的材料包括树脂、氧化硅或氮化硅。多种绝缘层材料的设置可满足不同加工工艺下的绝缘要求。
优选的，绝缘层的材料为树脂的时候，绝缘层的厚度为30-50um。在绝缘层的材料为氧化硅或氮化硅的时候，绝缘层的厚度为0.1-5um。该厚度范围的绝缘层可以在不影响绝缘性能的同时保证厚度且易于加工。
优选的，部分元器件包括滤波器芯片、低噪声放大器、开关、和/或运算放大器。选用不同的元器件可实现不能功能的通信产品的效果，提升了通信模块产品的使用性能。
本申请提出了一种用于通信模块产品的EMI屏蔽工艺，利用在基板和元器件的表面形成绝缘层，并将绝缘层切开以暴露出基板上的接地焊盘，以及在基板和元器件的外层溅射或喷涂形成第一金属屏蔽层。极大的简化了生产工艺，同时具有良好的屏蔽效果，另外还提出了一种通信模块产品，其上施加上述EMI屏蔽工艺，包括表面安装有元器件的基板，通信模块产品的表面及元器件之间覆盖了一层绝缘层，并且通信模块产品中的部分元器件的顶部和周边形成有覆盖于绝缘层上的第一金属屏蔽层。本申请极大的方便了产品的工艺控制和综合设计，能够以低成本的工艺方法实现分段式屏蔽，便于大批量生产。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1示出了现有技术中的共形EMI屏蔽结构的示意图；
图2示出了现有技术中的分段式EMI屏蔽结构的示意图；
图3a-g示出了根据本发明的实施例的EMI屏蔽工艺的流程图；
图4a-c示出了根据本发明的实施例的单层屏蔽通信模块产品的结构示意图；
图5a-c示出了根据本发明的实施例的双层屏蔽的通信模块产品的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出了现有技术中的共形EMI屏蔽结构的示意图。如图1所示，该屏蔽结构包括基板101以及设置于基板101上的芯片102，其中芯片102具体可以为滤波器、低噪声放大器(LNA)、低通滤波器(LPF)、合路器、开关、运算放大器(PA)等。EMI金属屏蔽层通过溅射或者喷涂的方式，设计不同的材料或者屏蔽层组合。利用铜等单一金属屏蔽层，可根据需要设定厚度，工艺简单，但高频屏蔽效果差；利用银、镍铁等导电率和导磁率性能好的材料的组合形成复合屏蔽层，可实现良好的低频屏蔽效果，但成本高无法分段式屏蔽；在金属屏蔽层外增加金属屏蔽贴或导电胶带的方式，成本较高，不利于量产且无法实现分段式屏蔽。
图2示出了现有技术中的分段式EMI屏蔽结构的示意图。如图2所示，该屏蔽结构包括基板201以及设置于基板201上的芯片202，其中芯片202具体可以为滤波器、低噪声放大器(LNA)、低通滤波器(LPF)、合路器、开关、运算放大器(PA)等。在芯片202之间设置有分段式屏蔽材料203，使得每个芯片能够有独立的屏蔽区域，大幅提升了屏蔽效果。该分段式EMI屏蔽结构一般需要在分段屏蔽的芯片周围预先开槽填充导电材料，再完成模块表面的金属屏蔽层；或开槽后直接溅射或者喷涂导电材料(或使用wire bonding的方法在芯片之间形成屏蔽，亦或在某个芯片区域大打线后形成法拉第笼，起到屏蔽的效果)。该分段式EMI屏蔽结构工艺复杂，可靠性能不高，对低频的屏蔽依赖于外层屏蔽层的厚度，成本较高，不利于量产。对于在芯片上使用导电贴或静电膜贴后进行注塑开槽形成的双层屏蔽结构，虽然对低频的屏蔽效果优于上述方案，但使用导电贴或静电膜贴的成本较高，量产的工艺难以控制，导电贴或静电膜贴的贴合和开槽难度很大，最后产品切割也会有风险。
参考图3，图3为根据本发明的实施例的EMI屏蔽工艺的流程图。首先如图3a所示，利用表面贴装(SMT)技术将模块元件302贴装到基板301上，并完成焊接和清洗。该模块元件302可以包括滤波器芯片、低噪声放大器(LNA)、开关和运算放大器(PA)等芯片，也可以是电阻、电容、电感或者合路器，LPF等任何元件。当然，SMT仅仅是示例的一种方式，也通过其他工艺安装模块元件，例如引线键合、CSP超声焊接、PoP(堆叠装配技术)等工艺，同样可以实现本发明的技术效果。
继续参考图3b，通过点胶的方式，将填充物303填充至基板301上所有元器件底部的间隙。填充物303可以为环氧树脂填充胶或者铁氟龙、氮化硅或氧化硅等作为底部填充胶材料。应当注意的是，作为无源器件例如电阻、电感电容等，填充物303需使用热固性材料。另外，填充的方式还可以为点胶之外的其他方式，例如真空印刷等。
如图3c，利用覆膜贴合的方法一次性在所有元器件的表面形成一层绝缘层304，通过整片热固性树脂薄膜材料覆盖，在高温高真空条件下压合，在所有元器件表面形成一层固化的树脂绝缘层。利用覆膜贴合的方法一次性形成的绝缘层可以保证绝缘层的厚度均衡，绝缘效果更佳。可替代的，还可以利用喷涂、PVD或者CVD的方式，在所有元器件表面覆盖绝缘层薄膜。
在一个具体的实施例中，若滤波器芯片裸芯直接封装在SIP模块上时，无需再底部填充材料，但需使用热固性薄膜作为绝缘层材料，将滤波器裸芯片和基板上的其他芯片一起形成SIP模块，省去了滤波器WLP封装的过程，大幅降低了生产成本。
在进一步优选的实施例中，在选用热固性树脂薄膜材料覆盖时，树脂薄膜材料的厚度选用30-50um；采用喷涂的方法时，使用PI类的介质材料形成绝缘薄膜层厚度为1-5um；采用PVD或CVD方式形成覆盖的介质层(可选用氧化硅、氮化硅等材质)厚度为0.1-5um。经本发明申请人的多次试验，选用上述的工艺方式形成对应厚度范围的绝缘层时，能够获得较佳的绝缘效果。
继续参考图3d，利用激光开槽的方式，使被树脂薄膜覆盖的接地焊盘露出，利用溅射或者喷涂的方式在外表形成第一金属屏蔽层305，该第一金属屏蔽层305与基板301上的接地焊盘电连接。在具体的应用中，溅射或者喷涂的区域是可选的，对于不需要溅射或喷涂的区域，例如电感、合路器等再贴近元件本体的金属层会影响元件性能时，需要避让，不覆盖第一金属屏蔽层305。通过设计掩膜板遮挡不需要屏蔽的部件，避开不需要覆盖第一金属屏蔽层305的区域，有针对性的对需要屏蔽的部件进行溅射或者喷涂，可以避免对电感或者合路器等器件造成的不良影响。
如图3e，对封装好的元器件进行注塑，以在屏蔽结构外围包覆注塑材料306。通过掩膜的方式，可控制注塑时第一金属屏蔽层305的区域范围。优选的，在仅设置一层内层屏蔽层时，第一金属屏蔽层305的区域范围设置为基板301向内100um，即将第一金属屏蔽层305完全包覆在注塑材料306内，该设置使得注塑后不会有金属毛刺的产生，方便于下一级客户端的组装工艺。
在优选的实施例中，如图3f，可以对注塑表面进行第二次溅射，以形成双层的EMI屏蔽结构，注塑表面的第二金属屏蔽层307与注塑材料306内的第一金属屏蔽层305电连接，大幅提升通信模块产品在低频段和相邻频段的元件之间的EMI屏蔽功能。
在另一优选的实施例中，如图3g，对如图3e注塑后的产品进行激光开槽，进行二次溅射形成金属屏蔽层，该金属屏蔽层与注塑材料306内的第一金属屏蔽层305电连接共同形成双层的EMI屏蔽结构。通过激光开槽，可以使芯片的表面外露，在一定程度上可以提高芯片的散热性能。
图4a-c示出了根据本发明的实施例的单层屏蔽的通信模块产品的结构示意图，其中示出了施加了如上述图3a-g的EMI屏蔽工艺后，即封装完成后的通信模块产品。首先图4a所示，该通信模块产品包括设置在基板401上的模块元件402，其中需要EMI屏蔽的所述模块元件402的底部有填充物403，其中滤波器芯片裸芯直接在SIP模块上封装，无填充物填充，表面附周边被填充有如上文所述的绝缘材料层404，绝缘材料层404外表覆盖有一层金属屏蔽层405，金属屏蔽层405外围有注塑材料406。由此在模块元件402之间形成了分段式屏蔽，该屏蔽并没有区域限制和对模块元件402的限制，甚至可以在电容、电阻、电感等任何其他元件之间或局部可以形成这样的屏蔽结构。图4b示出了溅射时利用掩膜板使部分元件覆盖金属屏蔽层的通信模块产品，其中对于贴近元件本体的金属层会影响元件性能如电感、合路器等，不覆盖金属屏蔽层。图4c给出了所有元器件完全覆盖金属屏蔽层时的通信模块产品。该单屏蔽层的通信模块产品的金属屏蔽层的整体区域控制于产品注塑表面向内大于100um的范围内，使得通信模块产品的表面不会产生金属毛刺，极大方便于下一工序，且具有良好的分段式屏蔽效果，尤其对低频的屏蔽效果更佳。
图5a-c示出了根据本发明的实施例的双层屏蔽的通信模块产品的结构示意图，其中示出了施加了如上述图3a-g的EMI屏蔽工艺后，即封装完成后的通信模块产品。首先图5a所示，该通信模块产品包括设置在基板501上的模块元件502，其中需要EMI屏蔽的所述模块元件502的底部有填充物503，其中滤波器芯片裸芯直接在SIP模块上封装，无填充物填充，表面附周边被填充有如上文所述的绝缘材料层504，绝缘材料层504外表覆盖有一层金属屏蔽层505，金属屏蔽层505外围有注塑材料506。在注塑材料506的外表还覆盖有一层金属屏蔽层507，该金属屏蔽层507与内部的金属屏蔽层505连接形成双层屏蔽结构。由此在模块元件502之间形成了分段式屏蔽，该屏蔽并没有区域限制和对模块元件502的限制，甚至可以在电容、电阻、电感等任何其他元件之间或局部可以形成这样的屏蔽结构。5b示出了溅射时利用掩膜板使部分元件覆盖金属屏蔽层的通信模块产品，其中对于贴近元件本体的金属层会影响元件性能如电感、合路器等，不覆盖金属屏蔽层。图5c给出了所有元器件完全覆盖金属屏蔽层时的通信模块产品。双层屏蔽的结构对于低频的屏蔽可不依赖于外层屏蔽层的厚度，能够大幅提升通信产品模块的分段式屏蔽性能。
上述通信模块产品可以是在无线蜂窝终端中使用过的射频模块产品，该无线蜂窝终端可以是2G/3G/4G/5G的手机、WiFi设备、Pad、智能手表、IOT设备和车载终端等。而通信模块产品上的模块元件例如可以是滤波器、开关、低噪声放大器、运算放大器、调谐器或前者的组合。
本发明的EMI屏蔽工艺，主要包括对元器件底部填充，对元器件表面覆盖热固性树脂薄膜，在接地焊盘处激光开槽，溅射形成EMI屏蔽层后注塑完成改工艺。并有多种可选的工艺方案，如在注塑表面激光开槽，形成利于芯片散热的结构，又如在注塑表面再次形成EMI屏蔽层的双层结构，可大幅提升屏蔽效果，在只设计内层屏蔽层时，不会产生金属毛刺，为后续工艺提供便利。利用该工艺可极大的优化生产，使生产工艺易于管控，能够使通信模块产品的屏蔽性能大幅提升，且极大降低了生产成本，利于大规模量产推广。
以上描述了本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。措词‘包括’并不排除在权利要求未列出的元件或步骤的存在。元件前面的措词‘一’或‘一个’并不排除多个这样的元件的存在。在相互不同从属权利要求中记载某些措施的简单事实不表明这些措施的组合不能被用于改进。在权利要求中的任何参考符号不应当被解释为限制范围。

Claims (24)

1.一种用于通信模块产品的EMI屏蔽工艺，所述通信模块产品包括表面安装有元器件的基板，所述工艺包括以下步骤：
a)在所述基板和所述元器件的表面形成绝缘层；
b)将所述绝缘层切开以暴露出所述基板上的接地焊盘；以及
c)在所述基板和所述元器件的外层溅射或喷涂形成第一金属屏蔽层。
2.根据权利要求1所述的工艺，其特征在于，所述步骤a)具体包括利用热固性树脂薄膜覆盖所述基板以及所述元器件的表面。
3.根据权利要求1所述的工艺，其特征在于，覆盖在所述基板和所述元器件的表面上的所述绝缘层是一次性形成的。
4.根据权利要求2所述的工艺，其特征在于，所述热固性树脂薄膜的厚度在30-50um之间。
5.根据权利要求1所述的工艺，其特征在于，所述步骤a)具体包括使用喷涂、PVD或CVD的方法形成所述绝缘层。
6.根据权利要求5所述的工艺，其特征在于，所述绝缘层的厚度在0.1-5um之间。
7.根据权利要求1所述的工艺，其特征在于，所述步骤a)具体包括利用激光切割的方式将所述接地焊盘上的绝缘层切开。
8.根据权利要求1所述的工艺，其特征在于，所述步骤c)具体包括在溅射或喷涂过程中使用掩膜板以遮挡不需要EMI屏蔽的元器件。
9.根据权利要求8所述的工艺，其特征在于，通过掩膜使得所述金属屏蔽层的边缘距离所述基板的边缘至少100um。
10.根据权利要求1所述的工艺，其特征在于，所述元器件中的一部分或全部是形成在所述基板上的未经封装的裸芯片。
11.根据权利要求1所述的工艺，其特征在于，所述工艺在所述步骤a)之前还包括以下步骤：在所选的元器件与所述基板之间填充绝缘材料。
12.根据权利要求1-11中任一项所述的工艺，其特征在于，还包括以下步骤d)：
在形成有金属屏蔽层后的基板上进行注塑以形成平整表面。
13.根据权利要求12所述的工艺，其特征在于，还包括以下步骤e)：
通过激光切割将部分元器件顶部的注塑材料去除。
14.根据权利要求12所述的工艺，其特征在于，还包括以下步骤f):
通过二次溅射或喷涂的方式在所述通信模块产品上形成第二金属屏蔽层。
15.一种通信模块产品，其上施加了如权利要求1-14中任一项所述的EMI屏蔽工艺。
16.一种通信模块产品，所述通信模块产品包括表面安装有元器件的基板，其特征在于，所述通信模块产品的表面及元器件之间覆盖了一层绝缘层，并且所述通信模块产品中的部分元器件的顶部和周边形成有覆盖于所述绝缘层上的第一金属屏蔽层。
17.根据权利要求16所述的通信模块产品，其特征在于，所述第一金属屏蔽层与所述基板上的接地焊盘相互电连通。
18.根据权利要求17所述的通信模块产品，其特征在于，所述第一金属屏蔽层的边缘距离所述基板的边缘至少100um。
19.根据权利要求17所述的通信模块产品，其特征在于，所述第一金属屏蔽层的顶部整体或部分设置有注塑材料。
20.根据权利要求19所述的通信模块产品，其特征在于，所述注塑材料的外围和顶部设置有第二金属屏蔽层。
21.根据权利要求20所述的通信模块产品，其特征在于，所述第二金属屏蔽层与所述第一金属屏蔽层相互电连通。
22.根据权利要求16所述的通信模块产品，其特征在于，所述绝缘层的材料包括树脂、氧化硅或氮化硅。
23.根据权利要求22所述的通信模块产品，其特征在于，在所述绝缘层的材料为树脂的时候，所述绝缘层的厚度为30-50um；在所述绝缘层的材料为氧化硅或氮化硅的时候，所述绝缘层的厚度为0.1-5um。
24.根据权利要求16-23中任一项所述的通信模块产品，其特征在于，所述部分元器件包括滤波器芯片、低噪声放大器、开关、和/或运算放大器。
CN201910978710.4A 2019-10-15 2019-10-15 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 Withdrawn CN110729176A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910978710.4A CN110729176A (zh) 2019-10-15 2019-10-15 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910978710.4A CN110729176A (zh) 2019-10-15 2019-10-15 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Publications (1)

Publication Number Publication Date
CN110729176A true CN110729176A (zh) 2020-01-24

Family

ID=69221234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910978710.4A Withdrawn CN110729176A (zh) 2019-10-15 2019-10-15 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Country Status (1)

Country Link
CN (1) CN110729176A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111491439A (zh) * 2020-04-17 2020-08-04 维沃移动通信有限公司 电路板组件以及电子设备
CN111511094A (zh) * 2020-04-17 2020-08-07 维沃移动通信有限公司 电路板组件以及电子设备
CN111933589A (zh) * 2020-09-03 2020-11-13 立讯电子科技（昆山）有限公司 一种封装结构及其制备工艺
CN113498247A (zh) * 2020-03-20 2021-10-12 华为技术有限公司 电路板组件和电子设备
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
TWI837585B (zh) * 2021-07-15 2024-04-01 日商鎧俠股份有限公司 半導體裝置及半導體裝置之製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
WO2008027888A2 (en) * 2006-08-29 2008-03-06 Texas Instruments Incorporated Radio frequency and electromagnetic interference shielding
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块
CN107104094A (zh) * 2016-02-22 2017-08-29 矽品精密工业股份有限公司 封装结构及其制法
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
WO2008027888A2 (en) * 2006-08-29 2008-03-06 Texas Instruments Incorporated Radio frequency and electromagnetic interference shielding
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块
CN107104094A (zh) * 2016-02-22 2017-08-29 矽品精密工业股份有限公司 封装结构及其制法
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113498247A (zh) * 2020-03-20 2021-10-12 华为技术有限公司 电路板组件和电子设备
CN111491439A (zh) * 2020-04-17 2020-08-04 维沃移动通信有限公司 电路板组件以及电子设备
CN111511094A (zh) * 2020-04-17 2020-08-07 维沃移动通信有限公司 电路板组件以及电子设备
WO2021208974A1 (zh) * 2020-04-17 2021-10-21 维沃移动通信有限公司 电路板组件以及电子设备
WO2021208967A1 (zh) * 2020-04-17 2021-10-21 维沃移动通信有限公司 电路板组件以及电子设备
CN111933589A (zh) * 2020-09-03 2020-11-13 立讯电子科技（昆山）有限公司 一种封装结构及其制备工艺
CN111933589B (zh) * 2020-09-03 2021-02-09 立讯电子科技（昆山）有限公司 一种封装结构及其制备工艺
TWI837585B (zh) * 2021-07-15 2024-04-01 日商鎧俠股份有限公司 半導體裝置及半導體裝置之製造方法
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法

Similar Documents

Publication Publication Date Title
CN110729176A (zh) 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
JP6489182B2 (ja) アンテナ一体型無線モジュール
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
JP7242938B2 (ja) パッケージ化電子デバイス、および無線周波数モジュール
US20130301227A1 (en) Circuit module and method of manufacturing same
TWI645773B (zh) 用於提供模組內射頻隔離之系統及方法
US9054115B2 (en) Methods for fabricating an overmolded semiconductor package with wirebonds for electromagnetic shielding
CN110752163A (zh) 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
EP4036962A1 (en) Emi shielding material, emi shielding process, and communication module product
US20150296667A1 (en) Method of manufacturing electronic component
US20030048154A1 (en) High-frequency composite switch module
US11825603B2 (en) High-frequency module
US20140198459A1 (en) Stacked package device and manufacturing method thereof
CN104347540A (zh) 电路模块以及电路模块的制造方法
US20060194370A1 (en) Radio frequency module and fabrication method thereof
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
JP2010258137A (ja) 高周波モジュールおよびその製造方法
CN216120271U (zh) 一种射频模组的封装结构
US20120250267A1 (en) Radio frequency communication module
CN106373926B (zh) 封装结构及屏蔽件与其制法
CN113206052A (zh) 一种射频模组的封装结构及制作方法
WO2021122079A1 (en) Encapsulation of electronic components on substrate for hearing device
CN202423253U (zh) 具有金属屏蔽功能的模块集成电路封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200124

WW01 Invention patent application withdrawn after publication