TWI837585B - 半導體裝置及半導體裝置之製造方法 - Google Patents

Abstract

本發明之半導體裝置具備：基板，其形成有配線；第1半導體元件，其覆晶連接於上述基板；第2半導體元件，其設置於上述第1半導體元件上；第1樹脂，其設置於上述第1半導體元件與上述基板間之區域之至少一部分；第2樹脂，其設置於上述第2半導體元件與上述基板間之區域之至少一部分；及構件，其具有較上述第1樹脂之熱導率及上述第2樹脂之熱導率大之熱導率，設置於上述第1樹脂與上述第2樹脂之間，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與上述配線之一部分即第1配線部重疊。

Description

半導體裝置及半導體裝置之製造方法

本發明係關於一種半導體裝置及半導體裝置之製造方法。

例如，已知有封裝有半導體記憶體及記憶體控制器之半導體裝置。此種半導體裝置中，若半導體記憶體之高速化發展，則記憶體控制器之發熱量會增加，故可能會產生記憶體控制器溫度變高導致動作停止之可能性。尤其係於具備不容易散熱之覆晶連接之半導體元件之半導體裝置中，期待一種用以有效地進行散熱之構成。

本發明提供一種半導體裝置及半導體裝置之製造方法，該半導體裝置係具備覆晶連接之半導體元件之半導體裝置，其中具備用以散熱之構成。

本發明之半導體裝置具備：基板，其形成有配線；第1半導體元件，其設置於上述基板；第2半導體元件，其設置於上述第1半導體元件上；第1樹脂，其設置於上述第1半導體元件與上述基板間之區域之至少一部分；第2樹脂，其設置於上述第2半導體元件與上述基板間之區域之至少一部 分；及構件，其具有較上述第1樹脂之熱導率及上述第2樹脂之熱導率大之熱導率，設置於上述第1樹脂與上述第2樹脂之間，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與作為上述配線之一部分之第1配線部重疊。

本發明之半導體裝置具備：基板，其於上表面形成有配線，於下表面設置有連接於上述配線之電極；第1半導體元件，其設置於上述基板；第1間隔件，其設置於上述基板之上述配線上；第1構件，其設置於上述基板與上述第1間隔件之間；第2半導體元件，其設置於上述第1半導體元件及上述第1間隔件上；第2構件，其設置於上述第1半導體元件及上述第1間隔件與上述第2半導體元件之間；及密封樹脂，其將上述第1半導體元件、上述第1間隔件及上述第2半導體元件密封，且具有較上述第1構件之熱導率及上述第2構件之熱導率低之熱導率。

本發明之半導體裝置之製造方法包括：將第1樹脂配設於形成有配線之基板上；將上述第1半導體元件設置於上述基板，將上述第1樹脂配設於上述第1半導體元件與上述基板間之區域之至少一部分；將構件配設於上述第1樹脂上，該構件具有較上述第1樹脂之熱導率大之熱導率，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與上述配線之一部分即第1配線部重疊；將第2半導體元件配設於上述第1半導體元件上；將具有較上述構件之上述熱導率小之熱導率之樹脂配設於上述第2半導體元件與上述基板間之區域之至少一部分。

本發明之半導體裝置之製造方法包括：將第1半導體元件設置於基板之上表面，該基板於上表面形成有配線且於下表面設置有連接於上述配線之電極，將第1構件配設於上述基板之上述配線上，將第1間隔件配設於上述第1構件上，將第2構件配設於第2半導體元件之下表面，將配設於上述第2半導體元件之下表面之上述第2構件配設於上述第1半導體元件及上述第1間隔件上，且利用具有較上述第1構件之熱導率及上述第2構件之熱導率低之熱導率之密封樹脂，將上述第1半導體元件、上述第1間隔件及上述第2半導體元件密封。

根據上述構成，能夠提供一種半導體裝置及半導體裝置之製造方法，該半導體裝置係具備覆晶連接之半導體元件之半導體裝置，其中具備用以散熱之構成。

10:半導體記憶體裝置

20:控制器

22:電極

24:電極

30:記憶體

32:間隔件

34:接著膜

36:DAF

38:導線

40:底部填充膠

50:塑模樹脂

60:散熱片

60B:散熱片

60C:散熱片

60M:金屬粉體

60R:樹脂膜

62B:無機材料膜

62C:有機材料膜

70:配線基板

72:通孔

74:球形電極

76:配線

76A:第1配線部

78:配線區域

80:阻焊劑

80A:開口

90:FAB膜

92:切割用治具

94:配件

94A:端部

94B:凹部

94C:吸附孔

95:安裝用治具

110:半導體記憶體裝置

136:DAF

210:半導體記憶體裝置

270:配線基板

276A:第1配線部

276C:第3配線部

280:阻焊劑

280A:開口

310:半導體記憶體裝置

340:底部填充膠

360:散熱片

410:半導體記憶體裝置

434:導熱性接著構件

436:DAF

436M:金屬粉體

436R:樹脂

439:接著片

圖1係表示一實施方式之半導體裝置於側視下之剖面之模式圖。

圖2係表示一實施方式之第1半導體元件覆晶連接於配線基板之時間點之構成於俯視及側視下之剖面的模式圖。

圖3係一實施方式之散熱片之一例。

圖4係表示一實施方式之半導體裝置之製程之模式圖。

圖5係表示一實施方式中用以將散熱片設置於FAB膜上之製程之模式圖。

圖6係一實施方式中用於覆晶連接之配件之模式圖。

圖7係表示側視下之半導體記憶體裝置110之剖面之模式圖。

圖8係表示另一實施方式之第1半導體元件覆晶連接於配線基板之時間點之構成於俯視及側視下之剖面的模式圖。

圖9係表示又一實施方式之第1半導體元件覆晶連接於配線基板之時間點之構成於俯視及側視下之剖面的模式圖。

圖10係表示側視下之半導體記憶體裝置410之剖面之模式圖。

圖11係表示半導體記憶體裝置410之製程之模式圖。

以下，參照隨附圖式對本實施方式進行說明。為了易於理解說明，對各圖式中同一構成要素儘可能標註同一符號，並省略重複說明。

[第1實施方式]以下，對本實施方式之半導體記憶體裝置10(「半導體裝置」之一例)之構成進行說明。

圖1係表示側視下之半導體記憶體裝置10之剖面之模式圖，圖2係表示記憶體控制器晶片20(「第1半導體元件」之一例；以下，有時稱為控制器20)覆晶連接於配線基板70(「基板」之一例)之時間點之半導體記憶體裝置10於俯視及側視下之剖視圖的模式圖。

該半導體記憶體裝置10具備：配線基板70，其形成有配線76；控制器20，其覆晶連接於配線基板70；記憶體晶片30(「第2半導體元件」之一例；以下，有時稱為記憶體30)，其設置於控制器20上；底部填充內圓角40(「第1樹脂」之一例；以下，有時稱為底部填充膠40)，其設置於包含 控制器20與配線基板70間之區域之區域中；及塑模樹脂50(「第2樹脂」之一例)，其設置於包含記憶體30與配線基板70間之區域之區域中。進而，於半導體記憶體裝置10之底部填充膠40與塑模樹脂50之間設置散熱片60(「構件」之一例)。

散熱片60以於俯視下一部分與控制器20上表面之至少一部分重疊之方式設置。如圖1及圖2所示，本實施方式中之散熱片60以覆蓋控制器20之整個上表面之方式設置。

另一方面，散熱片60之另一部分以於俯視下與作為配線76之一部分之第1配線部76A重疊之方式設置。如圖1及圖2所示，本實施方式中之散熱片60之另一部分以與第1配線部76A連接之方式設置。

再者，第1配線部76A只要構成為能夠散熱即可，故亦可不連接於用以收發信號之配線。進而，第1配線部76A亦可連接於用以供給Vcc或Vss等基準電位之配線(「電源線」之一例)。此外，第1配線部76A亦可連接於在與配線基板70之表面平行之方向上延伸且形成為二維面狀之配線區域(有時亦稱為實體部)。於本實施方式中，第1配線部76A經由通孔72連接於配線基板70之下表面或背面所形成之二維之配線區域78及成為NC(Non Connection，非連接)端子之球形電極74。

如上所述，半導體記憶體裝置10係封裝有混載晶片之半導體記憶體裝置，該混載晶片係於控制器20上積層一個或複數個NAND(Not And，反 及)快閃型記憶體30所得。如下所述，半導體記憶體裝置10具備由一個或複數個間隔件32支持記憶體30之間隔件構造。半導體記憶體裝置10中亦可搭載DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)或LSI(Large-Scale Integration，大型積體電路)等其他半導體元件。

控制器20控制資訊向記憶體30之寫入及資訊自記憶體30之讀出。控制器20例如包含矽基板，且係半導體記憶體裝置10中發熱量最大之半導體元件。於控制器20之下表面形成有排列為陣列狀之複數個電極22、24。於電極22之端部形成有電極24。可電極22含有Ni、Cu等，且電極24含有Sn、Au。亦可將該等電極22、24設為凸塊電極。藉由將複數個凸塊電極22、24與配線基板70之配線76連接，控制器20覆晶連接於配線基板70。控制器20發揮對記憶體30與外部主機裝置進行中介之功能，故有時稱為介面晶片。與凸塊電極22、24連接之半導體電路形成於控制器20之下表面。

記憶體30例如為包含矽基板之NAND快閃型半導體記憶體。記憶體30形成為於俯視下大於控制器20。為了擴大記憶容量，半導體記憶體裝置10亦可具備例如呈階梯狀地積層之複數個記憶體30。半導體記憶體裝置10亦可具備導線38，該導線38將形成於記憶體30之上表面之電極與形成於配線基板70之上表面或表面之電極連接。半導體記憶體裝置10亦可具備藉由TSV(Through-Silicon Via，矽穿孔)連接之複數個記憶體30。

半導體記憶體裝置10具備用以支持記憶體30之一個或複數個間隔件 32、及用以將間隔件32接著於阻焊劑80之接著膜34，進而具備設置於間隔件32上及控制器20上之DAF(Die Attach Film，晶粒接合膜)36。於本實施方式中，控制器20之上表面由散熱片60覆蓋，故DAF36藉由在下表面接著於間隔件32之上表面及散熱片60之上表面，且在上表面接著於記憶體30之下表面，來支持記憶體30。再者，接著膜34亦可為DAF(Die Attach Film)。

底部填充膠40係填充於控制器20之複數個凸塊間以緩和對控制器20之凸塊之應力之樹脂。本實施方式中之底部填充膠40依照下述製造時所使用之配件94(圖6)之形狀而形成，故以如下方式形成，即，覆蓋控制器20之側面，並且包含控制器20周圍之底部填充膠40之上表面具有與控制器20之上表面為大致同一高度之部分(有時稱為肩部)。但是，本發明並不限定於本實施方式之底部填充膠40之形狀。例如，底部填充膠40亦可被具有其他形狀之樹脂代替，該樹脂設置於控制器20與配線基板70間之區域之至少一部分且填充於控制器20之凸塊電極間。

再者，如下所述，底部填充膠40有時會溢出至散熱片60之外側。此時，於某些情形時，溢出至散熱片60外側之底部填充膠40會於散熱片60之外側向上蔓延，故有時於散熱片60之外側及內側均局部地設置底部填充膠40。

塑模樹脂50係用以將控制器20及記憶體30密封之樹脂，例如由環氧樹脂等熱硬化性樹脂構成。於本實施方式中，控制器20配設於由散熱片 60覆蓋之區域中。因此，塑模樹脂50設置於記憶體30之周圍及散熱片60之外側且記憶體30與配線基板70間之區域中。但是，塑模樹脂50有時會進入至散熱片60之內側。於此情形時，有時於散熱片60之外側及內側均局部地設置塑模樹脂50。塑模樹脂50中，成為填料之玻璃纖維或無機物粒子之含量較底部填充膠40多。塑模樹脂50之彈性模數或楊氏模數較底部填充膠40大。

配線基板70係一層或多層印刷配線基板，形成有用以進行控制器20與外部裝置之信號收發之配線圖案且由例如玻璃環氧基板構成。

於配線基板70之上表面，形成有包含散熱片60所連接之第1配線部76A之配線圖案。第1配線部76A係用以將散熱片60之熱自配線基板70釋放之配線。於本實施方式中，第1配線部76A與散熱片60連接。然而，第1配線部76A只要構成為能夠散熱即可，故亦可未必與散熱片60連接。如圖2所示，本實施方式中之第1配線部76A於俯視下包圍控制器20地形成。然而，如下所述，第1配線部76A並非必須以包圍控制器20之方式形成，只要形成於配線基板70上表面之一部分即可。但是，第1配線部76A較佳為於俯視下設置於控制器20之外側。藉由此種構成，能夠使第1配線部76A容易與散熱片60接近。

於配線基板70之背面或下表面，形成排列為陣列狀之複數個球形電極74以連接於安裝基板。如上所述，球形電極74包括散熱片60所電性連接之成為NC端子之球形電極74。

於配線基板70之下表面進而形成二維之配線區域78，該二維之配線區域78電性連接於第1配線部76A，且於與配線基板70之表面平行之方向上延伸。藉由設置配線區域78，能夠促進散熱。但是，配線區域78亦可形成於配線基板70之內層。

於配線基板70，進而形成有用以將第1配線部76A與下表面之球形電極74連接之通孔72(「第2配線部」之一例)。通孔72包含貫通配線基板70之貫通孔及形成於貫通孔之內壁之配線。但是，亦可藉由不貫通配線基板70之通孔等，將第1配線部76A與下表面之球形電極74連接。

於配線基板70之上表面及下表面，分別設置用以保護配線基板70之阻焊劑80。於阻焊劑80中，形成有用以使第1配線部76A之至少一部分向上方露出之開口80A。於本實施方式中，如圖2所示，開口80A於俯視下包圍控制器20地形成於與第1配線部重疊之區域。散熱片60經開口80A而連接於第1配線部76A。第1配線部76A具有利用開口80A自阻焊劑80露出之露出部。

散熱片60經由配線基板70將由控制器20產生之熱釋放。如上所述，於俯視下，散熱片60之一部分與控制器20上表面之至少一部分重疊。進而，於俯視下，散熱片60之另一部分與作為配線76之一部分之第1配線部76A重疊。因此，散熱片60能夠使自控制器20接收到之熱散逸至第1配線部76A。

本實施方式中之散熱片60於側視下連接於控制器20之上表面，且於連接於控制器20之上表面之部分具有自配線基板70之表面至控制器20之上表面之高度(「第1高度」之一例)而設置，以隨著接近第1配線部76A而接近配線基板70之表面之方式下降，於與第1配線部76A連接之部分具有與配線基板70之表面大致相同之高度(「第2高度」之一例)而設置。但是，散熱片60亦可未必與第1配線部76A連接。即便散熱片60不與第1配線部76A連接，藉由使散熱片60與第1配線部76A接近，亦能夠使自控制器20接收到之熱散逸至第1配線部76A。例如，散熱片60亦可設置為將形成於阻焊劑80之開口80A封閉。

散熱片60具有至少較底部填充膠40及塑模樹脂50之熱導率大之熱導率。散熱片60較佳為具有10W/m‧K以上之熱導率，進而較佳為具有50W/m‧K以上之熱導率。例如，散熱片60可由700W/m‧K之結晶性石墨片構成。表1中，表示各種材料之熱導率。

如表1所示，通常樹脂之熱導率為1W/m‧K以下。構成本實施方式之底部填充膠40、塑模樹脂50、接著膜34及DAF36之任一種樹脂之熱導率亦為1W/m‧K以下。因此，散熱片60具有散熱片60內側所配設之樹脂及外側所配設之樹脂之熱導率之10倍以上之熱導率。

散熱片60可不具有導電性(可具有絕緣性)，亦可具有導電性。相較於具有導電性之情況，不具有導電性之散熱片60較少需要考慮對控制器20及記憶體30產生之電氣影響，故能夠提高設計自由度。具有導電性之散熱片60例如藉由連接於具有Vss或接地等基準電位之配線，能夠提高基準電位之穩定性。

圖3係表示具有絕緣性之散熱片60之一例之模式圖。圖3(A)表示包含樹脂膜60R之單層構造之散熱片60之一例，該樹脂膜60R混入了金屬粉體60M且具有絕緣性及接著性，圖3(B)及(C)分別示出雙層構造之散熱片60B及雙層構造之散熱片60C，上述雙層構造之散熱片60B包含混入了金屬粉體60M且具有絕緣性及接著性之樹脂膜60R以及無機材料膜62B，上述雙層構造之散熱片60C包含混入了金屬粉體60M且具有絕緣性及接著性之樹脂膜60R以及散熱性較高之有機材料膜62C。藉由此種構成，能夠設置具有50W/m‧K以上之熱導率之散熱片。

根據如上構成之半導體記憶體裝置10，除了設置經由形成於控制器20下表面之凸塊電極之第1散熱路徑以外，還設置經由散熱片60之第2散 熱路徑作為由控制器20產生之熱之散熱路徑。因此，能夠提高半導體記憶體裝置10之散熱性能。

進而，藉由將設置於配線基板70之下表面之球形電極74與散熱片60連接之構成，能夠使由控制器20產生之熱散逸至供安裝半導體記憶體裝置10之安裝基板，故能夠進一步提高散熱性能。

[半導體裝置之製造方法]以下，將半導體記憶體裝置10之製造方法作為本發明之半導體裝置之製造方法之一例，對此進行說明。

圖4係表示半導體記憶體裝置10之製程之模式圖。如該圖所示，將硬化前之液狀底部填充膠40(Non Conductive Paste，非導電膠材)滴加於形成有配線圖案之配線基板70之上表面上。

繼而，將散熱片60與FAB(Film Assist Bonding，膜輔助接合)膜90積層。FAB膜90係指覆晶連接時用以防止底部填充膠40向上蔓延之膜。

圖5係表示用以將散熱片60設置於FAB膜90上之製程之模式圖。如圖5(A)所示，將散熱片60與FAB膜90積層後，可構成為使用切割用治具92將散熱片60切斷成所需形狀，亦可取而代之地，如圖5(B)所示，使用安裝用治具95，使已切斷成所需形狀之散熱片60積層於FAB膜90。再者，散熱片60具有例如10~30μm之厚度。

圖6係覆晶連接用配件94之模式圖。如該圖所示，於覆晶連接用配件94之表面上設置FAB膜90與散熱片60之積層體。

如該圖所示，於配件94設置端部94A、及自端部94A凹陷地形成之凹部94B。端部94A相當於自配件94朝下方最為突出之部位，於後視下形成為包圍凹部94B之矩形狀。端部94A由具有彈性之彈性構件設置，凹部94B由具有剛性之例如陶瓷形成。於配件94中，進而分別形成將端部94A表面與上表面連通之吸附孔94C及將凹部94B表面與上表面連通之吸附孔94C。

將控制器20於面朝下地配設於此種配件94之凹部94B內之狀態下，藉由使端部94A表面及凹部94B表面與配線基板70之上表面對向地向配線基板70壓抵，而覆晶連接於配線基板70。形成於控制器20之下表面之複數個凸塊電極(安裝端子之一例，例如銅柱凸塊電極)藉由覆晶連接而與配線基板70之配線76(包括電極)連接時，並且，將位於配件94之端部94A之散熱片60壓抵於阻焊劑80中所形成之開口80A，藉此將具有接著性之散熱片60經開口80A而連接於第1配線部76A。底部填充膠40被散熱片60擠出，依照散熱片60及配件94之凹部94B之形狀而成形。

其後，藉由施加熱，使底部填充膠40硬化。底部填充膠40由於依照配件94之凹部94B之形狀而硬化，故如上所述，能夠以包含肩部之方式形成。因此，能夠穩定地支持控制器20及記憶體30。圖2中，模式性地表示控制器20覆晶連接於配線基板70之時間點之構成。

此後，藉由已知製程，將間隔件32配設於配線基板70上，繼而，使上表面接著有記憶體30之DAF36之下表面接著於間隔件32之上表面及散熱片60之上表面，藉此將記憶體30積層於控制器20上。繼而，使用導線38藉由打線接合，將設置於記憶體30之上表面之電極與配線基板70之電極連接。再者，亦可進一步積層第2片以後之記憶體30。

最後，藉由塑模樹脂50將記憶體30密封。塑模樹脂50自間隔件32間進入至到達散熱片60之外表面之位置。

根據如上製程，能夠製造出散熱性能較高之半導體記憶體裝置10。又，亦能夠依照配件94之凹部之形狀而控制底部填充膠40之形狀。

[第2實施方式]以下，對第2實施方式之半導體記憶體裝置110進行說明。再者，對於本領域技術人員能夠理解到具有與包括第1實施方式在內之其他實施方式所揭示之構成相同或類似之構成之部分，標註相同或類似符號並且省略說明，而以不同部分為中心進行說明。

圖7係表示側視下之半導體記憶體裝置110之剖面之模式圖。

該半導體記憶體裝置110於如下方面與第1實施方式之半導體記憶體裝置10共通，即，具備：配線基板70，其形成有配線76；控制器20，其覆晶連接於配線基板70；記憶體30，其設置於控制器20上；底部填充膠 40，其設置於包含控制器20與配線基板70間之區域之區域中；及散熱片60，其設置於底部填充膠40上。於如下方面亦與半導體記憶體裝置10共通，即，散熱片60以於俯視下一部分與控制器20之上表面之至少一部分重疊之方式設置，且另一部分以於俯視下與作為配線76之一部分之第1配線部76A重疊之方式設置。

然而，與半導體記憶體裝置10採用由間隔件32支持記憶體30之間隔件構造之情況相比，半導體記憶體裝置110於如下方面有所不同，即，採用由較厚之DAF136(「第2樹脂」之一例)將控制器20埋入之FOD(Film On Die，膜覆晶片)構造。

即，除了上述構成以外，半導體記憶體裝置110具備設置於記憶體30與配線基板70間之區域中之DAF136，且散熱片60設置於DAF136與底部填充膠40之間。DAF136可於俯視下，與記憶體30全部重疊。亦可於俯視下，DAF136之面積大於記憶體30之面積。

因此，塑模樹脂50以將記憶體30之周圍及DAF136之外側區域密封之方式設置。

再者，圖7中，亦示出將設置於記憶體30之上表面之電極與配線基板70之配線76連接之導線38。

根據如上構成之半導體記憶體裝置110，亦除了設置經由形成於控制 器20下表面之凸塊電極之第1散熱路徑以外，還設置經由散熱片60之第2散熱路徑作為由控制器20產生之熱之散熱路徑。因此，能夠提高半導體記憶體裝置110之散熱性能。

對於藉由具備與其他實施方式同樣之構成來發揮同樣技術效果之部分省略說明。於其他實施方式中，亦同樣省略說明。

再者，第1實施方式及第2實施方式所記載之半導體裝置可進而以如下方式進行變化。

散熱片60之內側及外側分別所設置之樹脂可由同一材質構成。例如，藉由調整底部填充膠40之滴加量，構成為於覆晶連接時底部填充膠40向上蔓延至散熱片60之外側，能夠實現由同一材質設置內側樹脂(「第1樹脂」之一例)與外側樹脂(「第2樹脂」之一例)之構成。

又，亦可於散熱片60之外側設置與樹脂不同之絕緣體。例如，可將半導體裝置設置為於散熱片60之外側填充空氣(air)。即便為此種構成，藉由使用散熱片60等具有10W/m‧K以上之熱導率之材料亦能夠提供散熱效果得到提高之半導體裝置。

進而，散熱片60亦可不覆蓋控制器20之整個上表面。例如，亦可採用如下構成，即，設置具有小於控制器20上表面之長邊及短邊之寬度之帶狀構件來代替散熱片60，並將控制器20上表面之一部分與第1配線部76A 等連接。於此種構成中，亦可能使樹脂進入該散熱構件之內側，故該散熱構件之內側及外側分別所設置之樹脂能夠由同一材質構成。

再者，亦可藉由濺鍍等設置相當於散熱片之構成。例如，藉由以控制器20、底部填充膠40至第1配線部76A連續地連接，並利用金屬遮罩等隱藏除此以外之部分之方式，使金屬膜成膜，能夠設置相當於散熱片之構成。亦可代替金屬遮罩而藉由光微影法利用光阻劑進行遮蔽。或者，亦可於整個面成膜金屬膜後，藉由濕式蝕刻或乾式蝕刻，去除不需要之部分。

[第3實施方式]以下，對第3實施方式之半導體記憶體裝置210進行說明。再者，對於本領域技術人員能夠理解到具有與包括第1實施方式在內之其他實施方式所揭示之構成相同或類似之構成之部分，標註相同或類似符號並且省略說明，而以不同部分為中心進行說明。

圖8係與第1實施方式之半導體記憶體裝置10之圖2對應之圖式，且係表示控制器20覆晶連接於配線基板270(「基板」之一例)之時間點之半導體記憶體裝置210於俯視及側視下之剖視圖的模式圖。再者，於該圖中，半導體記憶體裝置210所具備之記憶體30等自圖中省略。對圖8所示之構成可採用如圖1所示之間隔件構造，亦可採用如圖7所示之FOD構造。

該半導體記憶體裝置210於如下方面與第1實施方式之半導體記憶體裝置10共通，即，具備：配線基板270，其形成有配線276；控制器20，其覆晶連接於配線基板270；記憶體30，其設置於控制器20上；及底部填 充膠40，其設置於包含控制器20與配線基板70間之區域之區域中；進而於半導體記憶體裝置210之底部填充膠40上設置散熱片60。

如圖2所示，第1實施方式中之配線76之第1配線部76A於俯視下包圍控制器20地形成。另一方面，如圖8所示，第3實施方式中之配線276之第1配線部276A以於俯視下不包圍控制器20之方式形成。進而，配線276具備3個第3配線部276C，該等第3配線部276C與第1配線部276A分開且絕緣地設置。

即，於俯視下，第1配線部276A設置於控制器20之紙面右下之角部外側，第一個第3配線部276C設置於控制器20之紙面右上之角部外側，第二個第3配線部276C設置於控制器20之紙面左上之角部外側，第三個第3配線部276C設置於控制器20之紙面左下之角部外側。

如圖2所示，第1實施方式中之形成於阻焊劑80之開口80A於俯視下包圍控制器20地形成於與第1配線部76A重疊之區域。如圖8所示，第3實施方式中之形成於阻焊劑280之開口280A於俯視下以不包圍控制器20之方式形成於與第1配線部276A重疊之區域。進而，三個開口280C相互分開地形成於分別與第3配線部276C重疊之區域。

散熱片60經開口280A而連接於第1配線部276A，且經三個開口280C而分別連接於第3配線部276C。散熱片60之其他周邊部連接於阻焊劑280。

根據如上構成之半導體記憶體裝置210，除了設置經由形成於控制器20下表面之凸塊電極之第1散熱路徑以外，還設置經由散熱片60之第2散熱路徑作為由控制器20產生之熱之散熱路徑。因此，能夠提高半導體記憶體裝置210之散熱性能。

此外，由於第1配線部276A以不包圍控制器20之方式形成，故能夠於第1配線部276A與第3配線部276C之間隙及第3配線部276C與其他第3配線部276C之間隙之區域形成配線圖案。例如，能夠於配線基板270之上表面(L1)設置用以與控制器20連接之配線圖案。

[第4實施方式]以下，對第4實施方式之半導體記憶體裝置310進行說明。再者，對於本領域技術人員能夠理解到具有與包括其他實施方式在內之其他實施方式所揭示之構成相同或類似之構成之部分，標註相同或類似符號並且省略說明，而以不同部分為中心進行說明。

圖9係與第1實施方式之半導體記憶體裝置10之圖2對應之圖式，且係控制器20覆晶連接於配線基板70之時間點之半導體記憶體裝置310於俯視及側視下之剖視圖的模式圖。再者，於該圖中，半導體記憶體裝置310所具備之記憶體30等自圖中省略。對圖9所示之構成可採用如圖1所示之間隔件構造，亦可採用如圖7所示之FOD構造。

該半導體記憶體裝置310於如下方面與第1實施方式之半導體記憶體 裝置10共通，即，具備：配線基板70，其形成有配線76；控制器20，其覆晶連接於配線基板70；記憶體30，其設置於控制器20上；及底部填充內圓角340(「第1樹脂」之一例；以下，有時稱為底部填充膠340)，其設置於包含控制器20與配線基板70間之區域之區域中；進而於半導體記憶體裝置310之底部填充膠340上設置散熱片360。

然而，與散熱片60連接於第1配線部76A之情況相比，於如下方面有所不同，即，半導體記憶體裝置310之散熱片360介隔底部填充膠340而分開地設置於第1配線部76A之上方。

進而，與底部填充膠40於俯視下設置於散熱片60內部之情況相比，於如下方面有所不同，即，半導體記憶體裝置310之底部填充膠340具有於俯視下溢出至散熱片360外側之部分。即，底部填充膠340自控制器20與配線基板70間之區域經由散熱片360與第1配線部76A間之區域延伸至散熱片360之外側。

半導體記憶體裝置310之散熱片360設置於底部填充膠340與塑模樹脂50或DAF136等第2樹脂之間。該散熱片360以如下方式設置，即，於側視下，以配線基板70之上表面為基準於設置於控制器20之上表面之上端部分具有第1高度，以越接近第1配線部76A則越接近配線基板70之上表面之方式下降，且於相當於與第1配線部76A之上方分開之位置之下端部分具有第2高度。底部填充膠340亦設置於散熱片360與第1配線部76A間。

如該圖所示，底部填充膠340之端部蔓延至散熱片360之外側。

根據此種半導體記憶體裝置310，藉由在與第1配線部76A之上方分開之位置設置散熱片360，亦能夠將散熱片360之熱傳遞至第1配線部76A。因此，於半導體記憶體裝置310中，亦除了設置經由形成於控制器20下表面之凸塊電極之第1散熱路徑以外，還設置經由散熱片60之第2散熱路徑作為由控制器20產生之熱之散熱路徑。因此，能夠提高半導體記憶體裝置310之散熱性能。

[第5實施方式]

以下，對第5實施方式之半導體記憶體裝置410進行說明。再者，對於本領域技術人員能夠理解到具有與包括第1實施方式在內之其他實施方式所揭示之構成相同或類似之構成之部分，標註相同或類似符號並且省略說明，而以不同部分為中心進行說明。

圖10係表示側視下之半導體記憶體裝置410之剖面之模式圖。圖11係表示半導體記憶體裝置410之製程之模式圖。

該半導體記憶體裝置410於如下方面與半導體記憶體裝置10共通，即，具備：配線基板70，其形成有配線76；控制器20，其覆晶連接於配線基板70；記憶體30，其設置於控制器20上；一個或複數個間隔件32(「第1間隔件」之一例)，其用以支持記憶體30；及塑模樹脂50，其將 記憶體30及間隔件32密封，且設置於記憶體30與配線基板70間之區域之至少一部分。

然而，與半導體記憶體裝置10之DAF36及接著膜34具有1W/m‧K以下之熱導率之情況相比，於如下方面有所不同，即，半導體記憶體裝置410之導熱性DAF436(「第2構件」之一例)及導熱性接著構件434(「第1構件」之一例)各自具有1W/m‧K以上50W/m‧K以下之熱導率。更佳為10W/m‧K以上。又，就半導體記憶體裝置410不具備相當於散熱片60之構成之方面亦有所不同。

導熱性DAF436構成為使控制器20上表面之熱散逸至間隔件32之上表面。因此，導熱性DAF436具有導熱性及接著性。於本實施方式中，導熱性DAF436由絕緣性樹脂及樹脂436R所含之例如氧化鋁之金屬粉體436M構成。氧化鋁具有30/m˙K以上40/m˙K以下之熱導率，故藉由使氧化鋁混入具有接著性之樹脂中，能夠設置具有絕緣性及導熱性之構件。同樣地，藉由設置導熱性接著構件434，能夠設置具有絕緣性及導熱性之構件。

該等導熱性DAF436及導熱性接著構件434具有較具有1W/m‧K以下之熱導率之塑模樹脂50更大之熱導率。因此，如圖10中箭頭所示，能夠設置第2散熱路徑，該第2散熱路徑用以使由控制器20產生之熱自控制器20之上表面經過導熱性DAF436、間隔件32及導熱性接著構件434、且經由第1配線部76A而散逸至配線基板70之配線76。

再者，間隔件32由具有100W/m‧K以上之較高之導熱性之矽構成。

進而，於本實施方式中，於俯視下與間隔件32重疊之位置形成有通孔72，故能夠進一步提高散熱效果。

又，由於配線76經由通孔72電性連接於二維之配線區域78(實體部)及球形電極74，故能夠使熱自配線基板70之下表面或背面側散逸。

此外，本實施方式之半導體記憶體裝置410進而具備接著於DAF436之上表面及記憶體30之下表面之接著片439。

藉由設置此種接著片439，能夠抑制控制器20之熱傳遞至記憶體30側。

進而，接著片439較佳由可接著溫度低於DAF436之可接著溫度之熱硬化樹脂構成。藉由設為此種構成，將圖11(A)所示之接著片439接著於記憶體30時，能夠以較DAF436之可接著溫度低之溫度(「第1溫度」之一例)將接著片439接著於記憶體30，故能夠抑制DAF436變形。此時，接著片439熱硬化，故於將圖11(B)所示之DAF436接著於控制器20及間隔件32之上表面時，即便以相對較高之溫度(「第2溫度」之一例)接著，亦能夠抑制接著片439軟化。進而，藉由使用軟化時之DAF436之黏性較低之樹脂，亦能夠補償控制器20與間隔件32之高度差異。

以上，參照具體例對本實施方式進行了說明。然而，本發明並不限定於該等具體例。本領域技術人員對該等具體例適當施加設計變更所得之內容亦包括在本發明之範圍內，只要具備本發明之特徵即可。上述各具體例所具備之各要素及其配置、條件、形狀等並不限定於例示內容，可適當進行變更。上述各具體例所具備之各要素可適當改變組合，只要不產生技術上之矛盾即可。

(a)例如，亦可將圖1所示之DAF36及接著膜34分別設為DAF436及導熱性接著構件434。藉由採用此種構成，能夠進一步提高散熱效果。(b)例如，於第5實施方式中，亦可採用底部填充膠40，進而形成散熱片60。此時，第1配線部76A不僅設置於間隔件32之下，而且亦設置於與散熱片60重疊之位置。於散熱片之上設置導熱性DAF436及第2半導體元件。藉由採用此種構成，能夠進一步提高散熱效果。

(c)本發明之半導體裝置具備：基板，其形成有配線；第1半導體元件，其設置於上述基板；第2半導體元件，其設置於上述第1半導體元件上；導線，其將上述第2半導體元件與上述基板連接；第1樹脂，其設置於上述第1半導體元件與上述基板間之區域之至少一部分；第2樹脂，其設置於上述第2半導體元件與上述基板間之區域之至少一部分；及構件，其具有較上述第1樹脂之熱導率及上述第2樹脂之熱導率大之熱導率，設置於上述第1樹脂與上述第2樹脂之間，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與上述配線之一部分即第1配線部重疊。

(d)本發明之半導體裝置具備：基板，其形成有配線；第1半導體元件，其設置於上述基板；第2半導體元件，其設置於上述第1半導體元件上；第1樹脂，其設置於上述第1半導體元件與上述基板間之區域之至少一部分；絕緣體，其配設於上述第2半導體元件與上述基板間之區域之至少一部分；及構件，其具有較上述第1樹脂之熱導率及上述絕緣體之熱導率大之熱導率，設置於上述第1樹脂與上述絕緣體之間，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與作為上述配線之一部分之第1配線部重疊。

(e)本發明之半導體裝置具備：基板，其形成有配線；第1半導體元件，其設置於上述基板，且設置於下表面之電極連接於上述基板；第2半導體元件，其設置於上述第1半導體元件上，於俯視下大於上述第1半導體元件，且發熱量較上述第1半導體元件小；導線，其將上述第2半導體元件之上表面與上述基板連接；底部填充膠，其於上述第1半導體元件與上述基板間之區域將上述電極密封；第2樹脂，其配設於上述第2半導體元件與上述基板間之區域；及構件，其具有10W/m‧K以上之熱導率，設置於上述底部填充膠與上述第2樹脂之間，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與作為上述配線之一部分之第1配線部重疊，於側視下，上述一部分於自上述基板之上表面起之第1高度之位置連接於上述第1半導體元件之上表面，上述另一部分於自上述基板之上表面起之小於上述第1高度之第2高度之位置設置於上述第1配線部上。

[相關申請之引用]

本申請係基於2021年7月15日提出申請之先前日本專利申請第2021- 117108號之優先權而主張優先權利益，並藉由引用將其全部內容併入本文中。

10:半導體記憶體裝置

20:控制器

22:電極

24:電極

30:記憶體

32:間隔件

34:接著膜

36:DAF

38:導線

40:底部填充膠

50:塑模樹脂

60:散熱片

70:配線基板

72:通孔

74:球形電極

76:配線

76A:第1配線部

78:配線區域

80:阻焊劑

80A:開口

Claims (19)

1. 一種半導體裝置，其具備： 基板，其形成有配線； 第1半導體元件，其設置於上述基板； 第2半導體元件，其設置於上述第1半導體元件上； 第1樹脂，其設置於上述第1半導體元件與上述基板間之區域之至少一部分； 第2樹脂，其設置於上述第2半導體元件與上述基板間之區域之至少一部分；及 構件，其具有較上述第1樹脂之熱導率及上述第2樹脂之熱導率大之熱導率，設置於上述第1樹脂與上述第2樹脂之間，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與上述配線之一部分即第1配線部重疊。
2. 如請求項1之半導體裝置，其中上述構件與上述第1半導體元件之上表面及上述第1配線部連接。
3. 如請求項2之半導體裝置，其進而具備設置於上述配線上之阻焊劑，且 上述構件經形成於上述阻焊劑之至少一個開口而連接於上述第1配線部。
4. 如請求項1之半導體裝置，其進而具備設置於上述配線上之阻焊劑，且 上述構件將形成於上述阻焊劑之至少一個開口封閉而形成於上述第1配線部上。
5. 如請求項4之半導體裝置，其中 上述第1樹脂 自上述第1半導體元件與上述基板間之區域經由上述第1配線部與上述構件間之區域延伸至上述構件之外側。
6. 如請求項1之半導體裝置，其中上述基板進而具備： 電極，其形成於下表面上；及 第2配線部，其將上述電極與上述第1配線部連接。
7. 如請求項1之半導體裝置，其中上述第1配線部於俯視下包圍上述第1半導體元件。
8. 如請求項1之半導體裝置，其中上述配線進而具備與上述第1配線部絕緣地形成之第3配線部，且 上述構件進而與上述第3配線部連接。
9. 如請求項1之半導體裝置，其中上述構件具有絕緣性。
10. 如請求項1之半導體裝置，其中上述構件具備： 絕緣性樹脂；及 上述樹脂中所含之金屬粉體。
11. 如請求項1之半導體裝置，其中上述構件之熱導率為10 W/m・K以上。
12. 一種半導體裝置，其具備： 基板，其於上表面形成有配線，於下表面設置有連接於上述配線之電極； 第1半導體元件，其設置於上述基板之上表面； 第1間隔件，其設置於上述基板之上述配線上； 第1構件，其設置於上述基板與上述第1間隔件之間； 第2半導體元件，其設置於上述第1半導體元件及上述第1間隔件上； 第2構件，其設置於上述第1半導體元件及上述第1間隔件與上述第2半導體元件之間；及 密封樹脂，其將上述第1半導體元件、上述第1間隔件及上述第2半導體元件密封，且具有較上述第1構件之熱導率及上述第2構件之熱導率低之熱導率。
13. 如請求項12之半導體裝置，其進而具備接著構件，該接著構件接著於上述第2構件之上表面，且接著於上述第2半導體元件之下表面。
14. 如請求項12之半導體裝置，其中上述第2構件具備 絕緣性樹脂；及 上述樹脂中所含之金屬粉體。
15. 如請求項12之半導體裝置，其中於上述基板，於俯視下與上述第1間隔件重疊之位置形成用以將上述配線與上述電極連接之通孔。
16. 如請求項12之半導體裝置，其中上述配線連接於電源線或形成為與上述基板平行之面狀之區域。
17. 如請求項12之半導體裝置，其中上述第1構件及上述第2構件之熱導率為10 W/m・K以上。
18. 一種半導體裝置之製造方法，其係 將第1樹脂配設於形成有配線之基板上， 將第1半導體元件設置於上述基板，將上述第1樹脂配設於上述第1半導體元件與上述基板間之區域之至少一部分， 將構件配設於上述第1樹脂上，該構件具有較上述第1樹脂之熱導率大之熱導率，且於俯視下其一部分與上述第1半導體元件之上表面重疊，另一部分與上述配線之一部分即第1配線部重疊， 將第2半導體元件配設於上述第1半導體元件上，且 將具有較上述構件之上述熱導率小之熱導率之樹脂配設於上述第2半導體元件與上述基板間之區域之至少一部分。
19. 如請求項18之半導體裝置之製造方法，其中 將上述第1半導體元件設置於上述基板、將上述構件配設於上述第1樹脂上之步驟包括： 將上述構件配設於設置有端部及自上述端部凹陷地形成之凹部的配件之表面上， 於上述凹部內，將上述第1半導體元件配設於上述構件上，且 於使上述配件之表面與上述基板之上表面對向之狀態下，將上述第1半導體元件設置於上述基板，並且將上述端部上之上述構件向上述第1配線部壓抵。