JP2017224788A - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
JP2017224788A
JP2017224788A JP2016121038A JP2016121038A JP2017224788A JP 2017224788 A JP2017224788 A JP 2017224788A JP 2016121038 A JP2016121038 A JP 2016121038A JP 2016121038 A JP2016121038 A JP 2016121038A JP 2017224788 A JP2017224788 A JP 2017224788A
Authority
JP
Japan
Prior art keywords
heat spreader
circuit device
electronic circuit
dielectric substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016121038A
Other languages
English (en)
Inventor
和人 森
Kazuto Mori
和人 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyoshi Electronics Corp
Original Assignee
Miyoshi Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyoshi Electronics Corp filed Critical Miyoshi Electronics Corp
Priority to JP2016121038A priority Critical patent/JP2017224788A/ja
Priority to EP17165188.8A priority patent/EP3258749A1/en
Priority to US15/486,403 priority patent/US20170365556A1/en
Priority to CN201710272070.6A priority patent/CN107527898A/zh
Publication of JP2017224788A publication Critical patent/JP2017224788A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電子部品で発生する熱がヒートスプレッダに効率的に伝達され得る電子回路装置を提供する。
【解決手段】電子回路装置１は、第１の面１１を有する誘電体基板１０と、第１の面１１上に実装される電子部品（６１，６２）と、ヒートスプレッダ１５と、導電ビア５０とを備える。導電ビア５０は、電子部品（６１，６２）とヒートスプレッダ１５とを電気的及び熱的に接続する。導電ビア５０は、第１の面１１から少なくともヒートスプレッダ１５の内部まで延在し、かつ、ヒートスプレッダ１５に面接触している。
【選択図】図２

Description

本発明は、電子回路装置に関する。
プリント基板と、プリント基板のおもて面上に配置された電子部品と、プリント基板の裏面にはんだを介して接合されるヒートスプレッダとを備える電子回路装置が知られている（特許文献１を参照）。特許文献１に開示された電子回路装置では、電子部品で発生する熱は、プリント基板のおもて面と裏面との間を貫通する導電ビアとはんだとを介して、ヒートスプレッダに伝達される。
特開平５−９５２３６号公報
しかしながら、特許文献１に記載された電子回路装置では、はんだを用いてヒートスプレッダがプリント基板に接合される際、はんだ中にボイドが発生する。ボイドは、はんだよりも低い熱伝導率を有する。はんだがボイドを含むため、電子部品で発生する熱はヒートスプレッダに伝達されにくい。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、電子部品で発生する熱がヒートスプレッダに効率的に伝達され得る電子回路装置を提供することである。
本発明の電子回路装置は、誘電体基板と、電子部品と、ヒートスプレッダと、導電ビアとを備える。誘電体基板は、第１の面と第１の面に対向する第２の面とを有する。電子部品は、第１の面上に実装される。ヒートスプレッダは、第１接合部材を介して第２の面に接合される。導電ビアは、電子部品とヒートスプレッダとを電気的及び熱的に接続する。導電ビアは、第１の面から少なくともヒートスプレッダの内部まで延在し、かつ、ヒートスプレッダに面接触している。
本発明の電子回路装置では、導電ビアは、第１の面から少なくともヒートスプレッダの内部まで延在し、かつ、ヒートスプレッダに面接触している。そのため、導電ビアとヒートスプレッダとの間の熱抵抗が減少され得る。本発明の電子回路装置は、電子部品で発生する熱をヒートスプレッダに効率的に伝達することができる。
本発明の実施の形態１に係る電子回路装置の概略平面図である。 本発明の実施の形態１に係る電子回路装置の、図１に示される断面線ＩＩ−ＩＩにおける概略断面図である。 本発明の実施の形態１及び実施の形態３に係る電子回路装置の、図２及び図１２に示される領域ＩＩＩの概略部分拡大断面図である。 本発明の実施の形態１に係る電子回路装置の製造方法のフローチャートを示す図である。 本発明の実施の形態１に係る電子回路装置の製造方法における導電ビアを形成する工程のフローチャートを示す図である。 本発明の実施の形態１の変形例に係る電子回路装置の概略部分拡大断面図である。 本発明の実施の形態２に係る電子回路装置の概略平面図である。 本発明の実施の形態２に係る電子回路装置の、図７に示される断面線ＶＩＩＩ−ＶＩＩＩにおける概略断面図である。 本発明の実施の形態２に係る電子回路装置の、図８に示される領域ＩＸの概略部分拡大断面図である。 本発明の実施の形態２の変形例に係る電子回路装置の概略部分拡大断面図である。 本発明の実施の形態３に係る電子回路装置の概略平面図である。 本発明の実施の形態３に係る電子回路装置の、図１１に示される断面線ＸＩＩ−ＸＩＩにおける概略断面図である。 本発明の実施の形態３に係る電子回路装置の、図１２に示される領域ＸＩＩＩの概略部分拡大断面図である。
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
図１から図３を参照して、実施の形態１に係る電子回路装置１を説明する。本実施の形態の電子回路装置１は、誘電体基板１０と、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）と、ヒートスプレッダ１５と、導電ビア５０とを主に備える。本実施の形態の電子回路装置１は、半導体チップ（７０，７５）と封止部材８０とを任意に備える。本実施の形態の電子回路装置１は、半導体チップ（７０，７５）を備える半導体モジュールであってもよい。
誘電体基板１０は、第１の面１１と、第１の面１１に対向する第２の面１２とを有する。誘電体基板１０は、特に制限はないが、例えば、ＦＲ−５基板のようなガラスエポキシ基板であってもよいし、アルミナ基板であってもよい。
誘電体基板１０は、導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）を含む。導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、誘電体基板１０の第１の面１１上に設けられている。導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、線８５に対して対称に配置されてもよい。導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）の材料は特に制限はないが、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）を主に含む材料で構成されてもよい。導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、誘電体基板１０の第１の面１１上に導電材料をメッキすることによって形成されてもよい。
導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、入力端３１と、入力端３１に接続される第１入力配線３２と、出力端３６と、出力端３６に接続される第１出力配線３７とを含む。誘電体基板１０の第１の面１１を平面視したときに、第１入力配線３２と第１出力配線３７との間に、第１キャビティ部１３が配置されている。導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、入力端３１に接続される第２入力配線４２と、出力端３６に接続される第２出力配線４７をさらに含んでもよい。誘電体基板１０の第１の面１１を平面視したときに、第２入力配線４２と第２出力配線４７との間に、第２キャビティ部１４が配置されてもよい。
導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、第１接地パッド３４と、第２接地パッド３５と、第３接地パッド３９と、第４接地パッド４０とをさらに含んでもよい。誘電体基板１０の第１の面１１を平面視したときに、第１接地パッド３４と、第２接地パッド３５と、第３接地パッド３９と、第４接地パッド４０とは、以下のように配置されてもよい。第１接地パッド３４は、入力端３１と、第１入力配線３２と、第２入力配線４２とに隣り合ってもよい。第１入力配線３２が第１接地パッド３４と第２接地パッド３５とによって挟まれるように、第２接地パッド３５が第１の面１１上に配置されてもよい。第３接地パッド３９は、出力端３６と、第１出力配線３７と、第２出力配線４７とに隣り合ってもよい。第１出力配線３７が第３接地パッド３９と第４接地パッド４０とによって挟まれるように、第４接地パッド４０が第１の面１１上に配置されてもよい。
導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）は、第５接地パッド４４と、第６接地パッド４９とをさらに含んでもよい。誘電体基板１０の第１の面１１を平面視したときに、第５接地パッド４４と、第６接地パッド４９とは、以下のように配置されてもよい。第２入力配線４２が第１接地パッド３４と第５接地パッド４４とによって挟まれるように、第５接地パッド４４が第１の面１１上に配置されてもよい。第２出力配線４７が第３接地パッド３９と第６接地パッド４９とによって挟まれるように、第６接地パッド４９が第１の面１１上に配置されてもよい。
電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、第３接合部材６５を用いて第１の面１１上に実装される。具体的には、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、第３接合部材６５を用いて、第１の面１１上に設けられる導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）に接合される。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、特に制限はないが、例えば、チップコンデンサまたはチップ抵抗であってもよい。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、全て同じであってもよいし、互いに異なっていてもよい。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、線８５に対して対称に配置されてもよい。第３接合部材６５は、例えば、ＳＡＣ３０５のような鉛フリーはんだであってもよい。
誘電体基板１０の第１の面１１上に実装される電子部品（６１，６２，６３，６４，６６，６７，６８，６９）の数は、１つ以上であればよい。本実施の形態では、８つの電子部品（６１，６２，６３，６４，６６，６７，６８，６９）が誘電体基板１０の第１の面１１上に実装されている。第１の電子部品６１は、第１入力配線３２と第１接地パッド３４とに接合されている。第２の電子部品６２は、第１出力配線３７と第３接地パッド３９とに接合されている。第３の電子部品６３は、第１入力配線３２と第２接地パッド３５とに接合されている。第４の電子部品６４は、第１出力配線３７と第４接地パッド４０とに接合されている。第５の電子部品６６は、第２入力配線４２と第１接地パッド３４とに接合されている。第６の電子部品６７は、第２出力配線４７と第３接地パッド３９とに接合されている。第７の電子部品６８は、第２入力配線４２と第５接地パッド４４とに接合されている。第８の電子部品６９は、第２出力配線４７と第６接地パッド４９とに接合されている。
ヒートスプレッダ１５は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生した熱を電子回路装置１の外部へ放散させる。ヒートスプレッダ１５は、誘電体基板１０よりも大きな熱伝導率を有する。ヒートスプレッダ１５は、好ましくは５．０Ｗ／（ｍ・Ｋ)以上、さらに好ましくは１０．０Ｗ／（ｍ・Ｋ)以上の熱伝導率を有する。ヒートスプレッダ１５は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）のような材料で構成されている。ヒートスプレッダ１５は、グリースなどの第４の接合部材（図示せず）を用いて、放熱部材（図示せず）または電子回路装置１を収容する筐体（図示せず）に接合されてもよい。ヒートスプレッダ１５は、第３の面１６と、第３の面１６に対向する第４の面１７とを有する。ヒートスプレッダ１５の第３の面１６は、誘電体基板１０の第２の面１２に面している。ヒートスプレッダ１５の第４の面１７は、誘電体基板１０側とは反対側の面である。
ヒートスプレッダ１５は、第１接合部材２０を介して、誘電体基板１０の第２の面１２に接合されている。ヒートスプレッダ１５の第３の面１６は、第１接合部材２０を介して、誘電体基板１０の第２の面１２に接合されている。第１接合部材２０は、ガラスクロスによって強化されたエポキシ樹脂のような、強化プラスチック材料で構成されてもよい。強化プラスチック材料を含む第１接合部材２０の軟化温度は、第３接合部材６５の融点よりも高くてもよい。
誘電体基板１０は、第１の面１１からヒートスプレッダ１５の第３の面１６まで延在するキャビティ部（１３，１４）を有してもよい。誘電体基板１０の第１の面１１を平面視したときに、キャビティ部（１３，１４）において、ヒートスプレッダ１５は、誘電体基板１０及び第１接合部材２０から露出している。キャビティ部（１３，１４）の数は、１つ以上であればよい。本実施の形態では、誘電体基板１０は、第１キャビティ部１３と、第２キャビティ部１４とを有している。
半導体チップ（７０，７５）は、キャビティ部（１３，１４）内に配置されている。半導体チップ（７０，７５）がキャビティ部（１３，１４）内に配置されることは、半導体チップ（７０，７５）の全てがキャビティ部（１３，１４）内に配置されることだけでなく、半導体チップ（７０，７５）の一部だけがキャビティ部（１３，１４）内に配置されることを含む。半導体チップ（７０，７５）の数は、１つ以上であればよい。本実施の形態では、２つの半導体チップ（７０，７５）がキャビティ部（１３，１４）内に配置されている。第１半導体チップ７０は、第１キャビティ部１３内に配置されている。第２半導体チップ７５は、第２キャビティ部１４内に配置されている。半導体チップ（７０，７５）は、線８５に対して対称に配置されてもよい。
半導体チップ（７０，７５）は、特に制限はないが、例えば、高周波半導体デバイスまたはパワー半導体デバイスであってもよい。具体的には、半導体チップ（７０，７５）は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ゲートターンオフ（ＧＴＯ）サイリスタまたはダイオードであってもよい。第２半導体チップ７５は、第１半導体チップ７０と同じであってもよいし、第１半導体チップ７０と異なっていてもよい。
半導体チップ（７０，７５）は、キャビティ部（１３，１４）内において、第２接合部材７１を介してヒートスプレッダ１５に接合されている。半導体チップ（７０，７５）は、第２接合部材７１を介して、ヒートスプレッダ１５に機械的及び熱的に接続されている。半導体チップ（７０，７５）は、第２接合部材７１を介して、ヒートスプレッダ１５に電気的に接続されてもよい。第２接合部材７１は、例えば、銅（Ｃｕ）フィラーのような金属フィラーを含有する樹脂、または、銀ナノ粒子焼結体のような金属微粒子焼結体で構成されてもよい。第２接合部材７１は、好ましくは１．０Ｗ／（ｍ・Ｋ)以上、さらに好ましくは１０．０Ｗ／（ｍ・Ｋ)以上の熱伝導率を有する。第２接合部材７１の融点または軟化温度は、第３接合部材６５の融点よりも高くてもよい。
半導体チップ（７０，７５）は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）に電気的に接続されている。半導体チップ（７０，７５）は、第１の面１１上に設けられた導電パターン（３２，３７，４２，４７）及び導電ワイヤ（７２，７３，７７，７８）を介して、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）に電気的に接続されている。具体的には、第１半導体チップ７０は、第１導電ワイヤ７２及び第１入力配線３２を介して、第１の電子部品６１及び第３の電子部品６３に電気的に接続されている。第１半導体チップ７０は、第２導電ワイヤ７３及び第１出力配線３７を介して、第２の電子部品６２及び第４の電子部品６４に電気的に接続されている。第２半導体チップ７５は、第３導電ワイヤ７７及び第２入力配線４２を介して、第５の電子部品６６及び第７の電子部品６８に電気的に接続されている。第２半導体チップ７５は、第４導電ワイヤ７８及び第２出力配線４７を介して、第６の電子部品６７及び第８の電子部品６９に電気的に接続されている。
封止部材８０は、半導体チップ（７０，７５）を封止する。封止部材８０は、半導体チップ（７０，７５）全体を覆ってもよい。封止部材８０は、導電ワイヤ（７２，７３，７７，７８）をさらに封止してもよい。封止部材８０は、導電ワイヤ（７２，７３，７７，７８）の一部をさらに覆ってもよいし、導電ワイヤ（７２，７３，７７，７８）全体をさらに覆ってもよい。封止部材８０は、キャビティ部（１３，１４）に充填されている。封止部材８０は、エポキシ樹脂のような樹脂材料で構成されてもよい。
導電ビア５０は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）とヒートスプレッダ１５とを電気的及び熱的に接続している。具体的には、導電ビア５０は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）が接合されている接地パッド（３４，３５，３９，４０，４４，４９）とヒートスプレッダ１５とを接続している。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）とヒートスプレッダ１５とは、導電ビア５０及び接地パッド（３４，３５，３９，４０，４４，４９）を介して、互いに電気的及び熱的に接続されている。
導電ビア５０は、誘電体基板１０の第１の面１１から少なくともヒートスプレッダ１５の内部まで延在している。図１及び図３に示されるように、導電ビア５０は、誘電体基板１０及びヒートスプレッダ１５を貫通してもよい。導電ビア５０は、誘電体基板１０の第１の面１１とヒートスプレッダ１５の第４の面１７との間を貫通してもよい。導電ビア５０は、ヒートスプレッダ１５に面接触している。導電ビア５０は、導電ビア５０の側面において、ヒートスプレッダ１５に面接触している。
導電ビア５０は、孔５１と、孔５１の表面上に設けられた導電層５２とを含む。孔５１は、誘電体基板１０の第１の面１１から少なくともヒートスプレッダ１５の内部まで延在している。孔５１は、誘電体基板１０及びヒートスプレッダ１５を貫通してもよい。孔５１は、誘電体基板１０の第１の面１１とヒートスプレッダ１５の第４の面１７との間を貫通してもよい。導電層５２は、孔５１の表面上に設けられる。具体的には、導電層５２は、孔５１の側面上に設けられる。
図６に示される本実施の形態の変形例では、導電ビア５０ａは、誘電体基板１０を貫通するが、ヒートスプレッダ１５を貫通しなくてもよい。導電ビア５０ａは、誘電体基板１０の第１の面１１と第２の面１２との間を貫通するが、ヒートスプレッダ１５の第４の面１７まで延在していなくてもよい。導電ビア５０ａは、導電ビア５０ａの側面及び底面において、ヒートスプレッダ１５に面接触している。
導電ビア５０ａは、孔５１ａと、孔５１ａの表面上に設けられた導電層５２ａとを含む。孔５１ａは、誘電体基板１０を貫通するが、ヒートスプレッダ１５を貫通しなくてもよい。孔５１ａは、誘電体基板１０の第１の面１１と第２の面１２との間を貫通するが、ヒートスプレッダ１５の第４の面１７まで延在していなくてもよい。導電層５２ａは、孔５１ａの表面上に設けられる。具体的には、導電層５２ａは、孔５１ａの側面及び底面上に設けられる。
図３を参照して、導電層５２は、誘電体基板１０側とは反対側の導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）の表面上にさらに設けられてもよい。そのため、導電ビア５０と導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）との接触面積が増加する。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱は、ヒートスプレッダ１５にさらに効率的に伝達され得る。導電層５２は、ヒートスプレッダ１５の第４の面１７上にさらに設けられてもよい。そのため、導電ビア５０とヒートスプレッダ１５との接触面積が増加する。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱は、ヒートスプレッダ１５にさらに効率的に伝達され得る。
図４を参照して、本実施の形態の電子回路装置１の製造方法を説明する。
本実施の形態の電子回路装置１の製造方法は、導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）が設けられた誘電体基板１０とヒートスプレッダ１５とを第１接合部材２０を介して接合すること（Ｓ１）を備える。第１接合部材２０が強化プラスチック材料で構成される場合を例に挙げて、この接合工程（Ｓ１）を具体的に説明する。第１接合部材２０が、誘電体基板１０とヒートスプレッダ１５との間に配置される。誘電体基板１０と第１接合部材２０とヒートスプレッダ１５とは、熱を加えられながら、プレスされる。こうして、誘電体基板１０とヒートスプレッダ１５とは、第１接合部材２０を介して接合される。この接合工程（Ｓ１）の後、強化プラスチック材料で構成される第１接合部材２０は、ボイドを実質的に含まない。
本実施の形態の電子回路装置１の製造方法は、導電ビア５０を形成すること（Ｓ２）を備える。図５を参照して、導電ビア５０を形成すること（Ｓ２）は、孔５１を形成すること（Ｓ２１）と、孔５１の表面に導電層５２を形成すること（Ｓ２２）とを含む。孔５１を形成すること（Ｓ２１）は、例えば、ドリルを用いて、第１接合部材２０を介して接合された誘電体基板１０とヒートスプレッダ１５とに孔５１を形成することを含んでもよい。孔５１は、誘電体基板１０及びヒートスプレッダ１５を貫通するように、形成されてもよい。孔５１は、誘電体基板１０を貫通するがヒートスプレッダ１５を貫通しないように形成されてもよい。孔５１の表面に導電層５２を形成すること（Ｓ２２）は、例えば、メッキ法を用いて、孔５１の表面に導電層５２を形成することを含んでもよい。孔５１の表面に導電層５２を形成すること（Ｓ２２）は、誘電体基板１０側とは反対側の導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）の表面上に導電層５２を形成することを含んでもよい。孔５１の表面に導電層５２を形成すること（Ｓ２２）は、導電層５２をヒートスプレッダ１５の第４の面１７上に形成することを含んでもよい。
本実施の形態の電子回路装置１の製造方法は、キャビティ部（１３，１４）を形成すること（Ｓ３）を備える。キャビティ部（１３，１４）を形成すること（Ｓ３）は、誘電体基板１０及び第１接合部材２０を除去することを含んでもよい。特定的には、キャビティ部（１３，１４）を形成すること（Ｓ３）は、誘電体基板１０及び第１接合部材２０を研磨または研削することを含んでもよい。誘電体基板１０及び第１接合部材２０を除去することにより、ヒートスプレッダ１５は、キャビティ部（１３，１４）において、誘電体基板１０及び第１接合部材２０から露出する。本実施の形態の電子回路装置１の製造方法では、孔５１の表面に導電層５２を形成（Ｓ２２）した後に、キャビティ部（１３，１４）が形成（Ｓ３）されている。しかし、キャビティ部（１３，１４）を形成（Ｓ３）した後に、孔５１の表面に導電層５２が形成（Ｓ２２）されてもよい。
本実施の形態の電子回路装置１の製造方法は、キャビティ部（１３，１４）内において半導体チップ（７０，７５）をヒートスプレッダ１５に接合すること（Ｓ４）を備える。具体的には、第２接合部材７１を用いて、半導体チップ（７０，７５）はヒートスプレッダ１５に接合される。
本実施の形態の電子回路装置１の製造方法は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）を誘電体基板１０上に実装すること（Ｓ５）を備える。具体的には、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、第３接合部材６５を用いて、誘電体基板１０の第１の面１１上に実装される。さらに具体的には、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、第３接合部材６５を用いて、誘電体基板１０の第１の面１１上に設けられる導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）に接合される。
本実施の形態の電子回路装置１の製造方法では、キャビティ部（１３，１４）内において半導体チップ（７０，７５）をヒートスプレッダ１５に接合（Ｓ４）した後に、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）が誘電体基板１０上に実装（Ｓ５）されている。しかし、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）を誘電体基板１０上に実装（Ｓ５）した後に、キャビティ部（１３，１４）内において半導体チップ（７０，７５）がヒートスプレッダ１５に接合（Ｓ４）されてもよい。
本実施の形態及びその変形例の電子回路装置１の作用及び効果を説明する。
本実施の形態及びその変形例の電子回路装置１は、誘電体基板１０と、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）と、ヒートスプレッダ１５と、導電ビア５０，５０ａとを備える。誘電体基板１０は、第１の面１１と、第１の面１１に対向する第２の面１２とを有する。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、誘電体基板１０の第１の面１１上に実装される。ヒートスプレッダ１５は、第１接合部材２０を介して、誘電体基板１０の第２の面１２に接合されている。導電ビア５０，５０ａは、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）とヒートスプレッダ１５とを電気的及び熱的に接続している。導電ビア５０，５０ａは、第１の面１１から少なくともヒートスプレッダ１５の内部まで延在し、かつ、ヒートスプレッダ１５に面接触している。
本実施の形態及びその変形例の電子回路装置１では、導電ビア５０，５０ａは、第１の面１１から少なくともヒートスプレッダ１５の内部まで延在し、かつ、ヒートスプレッダ１５に面接触しているため、導電ビア５０，５０ａとヒートスプレッダ１５との間の熱抵抗が減少され得る。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱をヒートスプレッダ１５に伝達する経路中に、ボイドは存在しない。本実施の形態及びその変形例の電子回路装置１は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱をヒートスプレッダ１５に効率的に伝達することができる。
本実施の形態及びその変形例の電子回路装置１では、導電ビア５０，５０ａは、第１の面１１から少なくともヒートスプレッダ１５の内部まで延在し、かつ、ヒートスプレッダ１５に面接触しているため、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）とヒートスプレッダ１５との間の電気抵抗が減少され得る。そのため、電子回路装置１内における発熱量が減少する。本実施の形態及びその変形例の電子回路装置１は、向上された電気的効率を有する。本実施の形態及びその変形例の電子回路装置１では、半導体チップ（７０，７５）の動作が安定化され得る。
これに対し、比較例の電子回路装置では、はんだを用いてヒートスプレッダ１５が誘電体基板１０に接合され、かつ、導電ビアが誘電体基板１０にのみ形成されている。比較例の電子回路装置では、はんだを用いてヒートスプレッダ１５が誘電体基板１０に接合される際、はんだ中にボイドが発生する。ボイドは、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）とヒートスプレッダ１５との間の熱抵抗及び電気抵抗を増加させる。そのため、比較例の電子回路装置では、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱をヒートスプレッダ１５に効率的に伝達することが困難である。比較例の電子回路装置内における発熱量が増加する。比較例の電子回路装置は、低い電気的効率を有する。比較例の電子回路装置では、半導体チップ（７０，７５）の動作が不安定になる。
本実施の形態の電子回路装置１では、導電ビア５０はヒートスプレッダ１５を貫通してもよい。導電ビア５０はヒートスプレッダ１５を貫通するため、導電ビア５０は、さらに広い面積で、ヒートスプレッダ１５に面接触する。本実施の形態の電子回路装置１は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱をヒートスプレッダ１５にさらに効率的に伝達することができる。
本実施の形態及びその変形例の電子回路装置１では、第１接合部材２０は、強化プラスチック材料を含んでもよい。電子部品（６１，６２，６３，６４，６６，６７，６８，６９）は、第３接合部材６５を用いて誘電体基板１０の第１の面１１上に実装されてもよい。第１接合部材２０の軟化温度は、第３接合部材６５の融点よりも高い。そのため、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）が第３接合部材６５を用いて誘電体基板１０の第１の面１１上に実装される際、第１接合部材２０を介したヒートスプレッダ１５と誘電体基板１０との間の安定した接合が維持され得る。
本実施の形態及びその変形例の電子回路装置１は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）に電気的に接続される半導体チップ（７０，７５）をさらに備えてもよい。誘電体基板１０は、第１の面１１からヒートスプレッダ１５まで延在するキャビティ部（１３，１４）を有してもよい。半導体チップ（７０，７５）は、キャビティ部（１３，１４）内において、第２接合部材７１を介してヒートスプレッダ１５に接合されてもよい。半導体チップ（７０，７５）が第２接合部材７１を介してヒートスプレッダ１５に接合されるため、半導体チップ（７０，７５）で発生した熱は、ヒートスプレッダ１５に効率的に伝達され得る。
本実施の形態及びその変形例の電子回路装置１は、半導体チップ（７０，７５）を封止する封止部材８０をさらに備えてもよい。封止部材８０は、機械的なストレス及び湿度から半導体チップ（７０，７５）を保護する。封止部材８０は、電子回路装置１の動作時に第２接合部材７１内におけるクラックの発生及び成長を抑制することができる。封止部材８０は、電子回路装置１の寿命を延ばすことができる。
（実施の形態２）
図７から図９を参照して、実施の形態２に係る電子回路装置１ｂを説明する。本実施の形態の電子回路装置１ｂは、基本的には、実施の形態１の電子回路装置１と同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の電子回路装置１ｂでは、導電ビア５０ｂは充填部材５３を含んでもよい。充填部材５３は、導電ビア５０ｂを構成する孔５１に充填される。充填部材５３の熱伝導率は、誘電体基板１０の熱伝導率に等しくてもよいし、誘電体基板１０の熱伝導率よりも大きくてもよい。充填部材５３は、例えば、銅（Ｃｕ）フィラーのようなフィラーを含む樹脂で構成されてもよいし、フィラーを含まない樹脂で構成されてもよい。
図１０に示される本実施の形態の変形例では、導電ビア５０ｃは、誘電体基板１０を貫通するが、ヒートスプレッダ１５を貫通しなくてもよい。導電ビア５０ｃは、誘電体基板１０の第１の面１１と第２の面１２との間を貫通するが、ヒートスプレッダ１５の第４の面１７まで延在していなくてもよい。導電ビア５０ｃは、導電ビア５０ｃの側面及び底面において、ヒートスプレッダ１５に面接触している。
導電ビア５０ｃは、孔５１ａと、孔５１ａの表面上に設けられた導電層５２ａと、充填部材５３とを含む。充填部材５３は、導電ビア５０ｃを構成する孔５１ａに充填される。本実施の形態の変形例の導電ビア５０ｃは、実施の形態１の変形例（図６を参照）の孔５１ａに充填部材５３が充填された導電ビアに相当する。孔５１ａは、誘電体基板１０を貫通するが、ヒートスプレッダ１５を貫通しなくてもよい。孔５１ａは、誘電体基板１０の第１の面１１と第２の面１２との間を貫通するが、ヒートスプレッダ１５の第４の面１７まで延在していなくてもよい。導電層５２ａは、孔５１ａの表面上に設けられる。具体的には、導電層５２ａは、孔５１ａの側面及び底面上に設けられる。
図９を参照して、本実施の形態の電子回路装置１ｂは、ヒートスプレッダ１５側の充填部材５３の表面を覆う第１蓋部５５をさらに備えてもよい。第１蓋部５５は、ヒートスプレッダ１５の第４の面１７をさらに覆ってもよい。第１蓋部５５は、ヒートスプレッダ１５の第４の面１７上に設けられた導電層５２をさらに覆ってもよい。本実施の形態の電子回路装置１ｂは、誘電体基板１０側の充填部材５３の表面を覆う第２蓋部５６をさらに備えてもよい。第２蓋部５６は、導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）をさらに覆ってもよい。第２蓋部５６は、導電パターン（３１，３２，３４，３５，３６，３７，３９，４０，４２，４４，４７，４９）上に設けられた導電層５２をさらに覆ってもよい。第１蓋部５５及び第２蓋部５６は、めっき法によって形成されてもよい。
本実施の形態及びその変形例の電子回路装置１ｂの作用及び効果を説明する。本実施の形態及びその変形例の電子回路装置１ｂは、基本的には、実施の形態１及びその変形例の電子回路装置１の効果に加えて、以下の効果を奏する。
本実施の形態及びその変形例の電子回路装置１ｂでは、導電ビア５０ｂ，５０ｃは充填部材５３を含んでもよい。充填部材５３の熱伝導率は、誘電体基板１０の熱伝導率以上であってもよい。充填部材５３は、導電ビア５０ｂ，５０ｃとヒートスプレッダ１５との間の熱抵抗を減少させることができる。本実施の形態及びその変形例の電子回路装置１ｂは、実施の形態１及びその変形例の電子回路装置１よりも、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）で発生する熱をヒートスプレッダ１５にさらに効率的に伝達することができる。
本実施の形態の電子回路装置１ｂは、ヒートスプレッダ１５側の充填部材５３の表面を覆う蓋部（第１蓋部５５）をさらに備えてもよい。ヒートスプレッダ１５が、グリースなどの第４の接合部材（図示せず）を用いて、放熱部材（図示せず）または電子回路装置１ｂを収容する筐体（図示せず）に接合される場合に、第４の接合部材が導電ビア５０ｂに入り込むことが防止され得る。
（実施の形態３）
図１１から図１３を参照して、実施の形態３に係る電子回路装置１ｄを説明する。本実施の形態の電子回路装置１ｄは、基本的には、実施の形態１の電子回路装置１と同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の電子回路装置１ｄは、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）に電気的に接続される接続端子９０をさらに備えてもよい。誘電体基板１０の第１の面１１からの接続端子９０の第１の高さｈ1は、誘電体基板１０の第１の面１１からの電子部品（６１，６２，６３，６４，６６，６７，６８，６９）の第２高さｈ2よりも大きい。半導体チップ（７０，７５）が封止部材８０によって封止されている場合には、誘電体基板１０の第１の面１１からの接続端子９０の第１の高さｈ1は、誘電体基板１０の第１の面１１からの電子部品（６１，６２，６３，６４，６６，６７，６８，６９）の第２高さｈ2及び誘電体基板１０の第１の面１１からの封止部材８０の第３高さｈ3よりも大きい。
接続端子９０は、入力端３１及び出力端３６上に設けられる。具体的には、第１の電子部品６１及び第３の電子部品６３は、入力端３１及び第１入力配線３２を介して、入力端３１上に設けられている接続端子９０に電気的に接続される。第２の電子部品６２及び第４の電子部品６４は、出力端３６及び第１出力配線３７を介して、出力端３６上に設けられている接続端子９０に電気的に接続される。第５の電子部品６６及び第７の電子部品６８は、入力端３１及び第２入力配線４２を介して、入力端３１上に設けられている接続端子９０に電気的に接続される。第６の電子部品６７及び第８の電子部品６９は、出力端３６及び第２出力配線４７を介して、出力端３６上に設けられている接続端子９０に電気的に接続される。
入力端３１上に設けられる接続端子９０の数は、１つ以上であればよい。本実施の形態では、２つの接続端子９０が入力端３１上に設けられている。出力端３６上に設けられる接続端子９０の数は、１つ以上であればよい。本実施の形態では、２つの接続端子９０が出力端３６上に設けられている。
図１３を参照して、接続端子９０は、各々、頂部９１と、一対の脚部（９２，９３）と、一対の底部（９４，９５）とを含んでいる。電子回路装置１ｄが回路基板（図示せず）に表面実装されるときに、頂部９１は、回路基板（図示せず）に電気的に接続される。第１脚部９２は、頂部９１の一方の端部から誘電体基板１０の第１の面１１に向かって延在している。第２脚部９３は、頂部９１の他方の端部から誘電体基板１０の第１の面１１に向かって延在している。第１底部９４は、頂部９１側とは反対側の第１脚部９２の端部から、第１の面１１に沿って延在している。第２底部９５は、頂部９１側とは反対側の第２脚部９３の端部から、第１の面１１に沿って延在している。第１底部９４及び第２底部９５は、互いに逆方向に延在している。接続端子９０は、導電プレートを折り曲げることによって形成されてもよい。接続端子９０の形状は、図１１から図１３に示される形状に限られない。接続端子９０は、電子回路装置１ｄが回路基板（図示せず）に表面実装され得るように構成されていればよい。
接続端子９０は、入力端３１及び出力端３６に、電気的に接続されかつ機械的に接合される。具体的には、接続端子９０は、電気的絶縁性を有する接着剤９６を用いて、入力端３１及び出力端３６に機械的に接合される。接続端子９０は、はんだ９７を用いて、入力端３１及び出力端３６に電気的に接続される。接続端子９０は、はんだまたは導電性接着剤を用いて、入力端３１及び出力端３６に電気的に接続されかつ機械的に接合されてもよい。
本実施の形態の電子回路装置１ｄの作用及び効果を説明する。本実施の形態の電子回路装置１ｄは、基本的には、実施の形態１の電子回路装置１の効果に加えて、以下の効果を奏する。
本実施の形態の電子回路装置１ｄは、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）に電気的に接続される接続端子９０をさらに備えてもよい。第１の面１１からの接続端子９０の第１の高さｈ1は、第１の面１１からの電子部品（６１，６２，６３，６４，６６，６７，６８，６９）の第２高さｈ2よりも大きい。接続端子９０は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）の機械的な干渉を受けることなく、電子回路装置１ｄが回路基板（図示せず）に表面実装されることを可能にする。
本実施の形態の電子回路装置１ｄは、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）に電気的に接続される接続端子９０をさらに備えてもよい。第１の面１１からの接続端子９０の第１の高さｈ1は、第１の面１１からの電子部品（６１，６２，６３，６４，６６，６７，６８，６９）の第２高さｈ2及び第１の面１１からの封止部材８０の第３高さｈ3よりも大きい。接続端子９０は、電子部品（６１，６２，６３，６４，６６，６７，６８，６９）及び封止部材８０の機械的な干渉を受けることなく、電子回路装置１ｄが回路基板（図示せず）に表面実装されることを可能にする。
今回開示された実施の形態及びそれらの変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態３及びそれらの変形例の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１，１ｂ，１ｄ 電子回路装置、１０ 誘電体基板、１１ 第１の面、１２ 第２の面、１３ 第１キャビティ部、１４ 第２キャビティ部、１５ ヒートスプレッダ、１６ 第３の面、１７ 第４の面、２０ 第１接合部材、３１ 入力端、３２ 第１入力配線、３４ 第１接地パッド、３５ 第２接地パッド、３６ 出力端、３７ 第１出力配線、３９ 第３接地パッド、４０ 第４接地パッド、４２ 第２入力配線、４４ 第５接地パッド、４７ 第２出力配線、４９ 第６接地パッド、５０，５０ａ，５０ｂ，５０ｃ 導電ビア、５１，５１ａ 孔、５２，５２ａ 導電層、５３ 充填部材、５５ 第１蓋部、５６ 第２蓋部、６１ 第１の電子部品、６２ 第２の電子部品、６３ 第３の電子部品、６４ 第４の電子部品、６５ 第３接合部材、６６ 第５の電子部品、６７ 第６の電子部品、６８ 第７の電子部品、６９ 第８の電子部品、７０ 第１半導体チップ、７１ 第２接合部材、７２ 第１導電ワイヤ、７３ 第２導電ワイヤ、７５ 第２半導体チップ、７７ 第３導電ワイヤ、７８ 第４導電ワイヤ、８０ 封止部材、８５ 線、９０ 接続端子、９１ 頂部、９２ 第１脚部、９３ 第２脚部、９４ 第１底部、９５ 第２底部、９６ 接着剤、９７ はんだ。

Claims (8)

  1. 第１の面と前記第１の面に対向する第２の面とを有する誘電体基板と、
    前記第１の面上に実装される電子部品と、
    第１接合部材を介して前記第２の面に接合されるヒートスプレッダと、
    前記電子部品と前記ヒートスプレッダとを電気的及び熱的に接続する導電ビアとを備え、
    前記導電ビアは、前記第１の面から少なくとも前記ヒートスプレッダの内部まで延在し、かつ、前記ヒートスプレッダに面接触している、電子回路装置。
  2. 前記導電ビアは、前記ヒートスプレッダを貫通している、請求項１に記載の電子回路装置。
  3. 前記第１接合部材は、強化プラスチック材料を含み、
    前記電子部品は、第３接合部材を用いて前記第１の面上に実装され、
    前記第１接合部材の軟化温度は、前記第３接合部材の融点よりも高い、請求項１または請求項２に記載の電子回路装置。
  4. 前記導電ビアは充填部材を含み、
    前記充填部材の熱伝導率は、前記誘電体基板の熱伝導率以上である、請求項１から請求項３のいずれか１項に記載の電子回路装置。
  5. 前記ヒートスプレッダ側の前記充填部材の表面を覆う蓋部をさらに備える、請求項４に記載の電子回路装置。
  6. 前記電子部品に電気的に接続される半導体チップをさらに備え、
    前記誘電体基板は、前記第１の面から前記ヒートスプレッダまで延在するキャビティ部を有し、
    前記半導体チップは、前記キャビティ部内において、第２接合部材を介して前記ヒートスプレッダに接合される、請求項１から請求項５のいずれか１項に記載の電子回路装置。
  7. 前記半導体チップを封止する封止部材をさらに備える、請求項６に記載の電子回路装置。
  8. 前記電子部品に電気的に接続される接続端子をさらに備え、
    前記第１の面からの前記接続端子の第１の高さは、前記第１の面からの前記電子部品の第２高さ及び前記第１の面からの前記封止部材の第３高さよりも大きい、請求項７に記載の電子回路装置。
JP2016121038A 2016-06-17 2016-06-17 電子回路装置 Pending JP2017224788A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016121038A JP2017224788A (ja) 2016-06-17 2016-06-17 電子回路装置
EP17165188.8A EP3258749A1 (en) 2016-06-17 2017-04-06 Electronic circuit apparatus
US15/486,403 US20170365556A1 (en) 2016-06-17 2017-04-13 Electronic circuit apparatus
CN201710272070.6A CN107527898A (zh) 2016-06-17 2017-04-24 电子电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121038A JP2017224788A (ja) 2016-06-17 2016-06-17 電子回路装置

Publications (1)

Publication Number Publication Date
JP2017224788A true JP2017224788A (ja) 2017-12-21

Family

ID=58544748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121038A Pending JP2017224788A (ja) 2016-06-17 2016-06-17 電子回路装置

Country Status (4)

Country Link
US (1) US20170365556A1 (ja)
EP (1) EP3258749A1 (ja)
JP (1) JP2017224788A (ja)
CN (1) CN107527898A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472287B2 (ja) 2019-12-13 2024-04-22 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7262334B2 (ja) * 2019-07-23 2023-04-21 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189261A (en) * 1990-10-09 1993-02-23 Ibm Corporation Electrical and/or thermal interconnections and methods for obtaining such
JP2719067B2 (ja) 1991-03-29 1998-02-25 松下電器産業株式会社 電力用モジュール
US7016751B2 (en) * 2001-07-13 2006-03-21 Helix Technology Corporation Vacuum system central control information server
US6713792B2 (en) * 2002-01-30 2004-03-30 Anaren Microwave, Inc. Integrated circuit heat sink device including through hole to facilitate communication
JP3740117B2 (ja) * 2002-11-13 2006-02-01 三菱電機株式会社 電力用半導体装置
TWI220307B (en) * 2003-10-15 2004-08-11 Benq Corp Thermal enhanced package structure and its formation method
JP4919761B2 (ja) * 2006-10-27 2012-04-18 日東電工株式会社 配線回路基板および電子部品装置
FI20095557A0 (fi) * 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US8343808B2 (en) * 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
JP5854137B2 (ja) * 2012-06-22 2016-02-09 株式会社村田製作所 電子部品モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472287B2 (ja) 2019-12-13 2024-04-22 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス

Also Published As

Publication number Publication date
US20170365556A1 (en) 2017-12-21
CN107527898A (zh) 2017-12-29
EP3258749A1 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR100735852B1 (ko) 반도체 장치
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
CN105612613B (zh) 半导体装置
US8198712B2 (en) Hermetically sealed semiconductor device module
CN110517991B (zh) 金属陶瓷模块及其制造方法、电路板模块及其制造方法
TW201546914A (zh) 基板及其製造方法
CN106486431A (zh) 具有增强的热耗散的电子功率模块及其制造方法
CN103378017A (zh) 高密度3d封装
CN104620372B (zh) 半导体装置
CN110494977A (zh) 电力用半导体模块、电子部件以及电力用半导体模块的制造方法
JP2016018866A (ja) パワーモジュール
EP3577684B1 (en) Power semiconductor module
JP2019071412A (ja) チップパッケージ
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
CN108447827A (zh) 一种电力转换电路的封装模块
JP6697944B2 (ja) 電力用半導体装置
CN103594432B (zh) 一种刚柔结合板的三维封装散热结构
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
CN101478024B (zh) Led硅封装单元
JP2002026067A (ja) 半導体装置及びその実装方法
JP2017224788A (ja) 電子回路装置
JP7162725B2 (ja) 半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160620