JP7242938B2 - パッケージ化電子デバイス、および無線周波数モジュール - Google Patents

パッケージ化電子デバイス、および無線周波数モジュール Download PDF

Info

Publication number
JP7242938B2
JP7242938B2 JP2022053943A JP2022053943A JP7242938B2 JP 7242938 B2 JP7242938 B2 JP 7242938B2 JP 2022053943 A JP2022053943 A JP 2022053943A JP 2022053943 A JP2022053943 A JP 2022053943A JP 7242938 B2 JP7242938 B2 JP 7242938B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
conductive
die
electronic device
packaged electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022053943A
Other languages
English (en)
Other versions
JP2022109908A5 (ja
JP2022109908A (ja
Inventor
アンソニー・ジェイムズ・ロビアンコ
ハワード・イー・チェン
デイビッド・スコット・ホワイトフィールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2022109908A publication Critical patent/JP2022109908A/ja
Publication of JP2022109908A5 publication Critical patent/JP2022109908A5/ja
Application granted granted Critical
Publication of JP7242938B2 publication Critical patent/JP7242938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Transceivers (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inorganic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

関連出願への相互参照
この出願は、２０１３年１１月５日に出願された、「パッケージ化電子デバイス、パッケージ化無線周波数（ＲＦ）モジュールを作製するための方法、およびワイヤレスデバイス」と題された米国仮出願番号第６１／９００，３９４号に対する優先権を主張し、その開示全体が本明細書中に引用により明示的に援用される。
背景
分野
本開示は概して、パッケージ化無線周波数（ＲＦ）モジュールの遮蔽に関する。
関連技術の説明
電磁（ＥＭ）界は、ＲＦモジュールなどの無線周波数（ＲＦ）デバイスの領域から生成される可能性がある、または当該領域に対する望ましくない影響を有する可能性がある。そのような電磁障害（ＥＭＩ）は、そのようなＲＦモジュールを用いるワイヤレスデバイスの性能を劣化させる可能性がある。ＲＦモジュールには、ＥＭＩに関連のそのような性能の問題に対処するためのＥＭ遮蔽を設けることができるものがある。
要約
いくつかの実現例に従うと、本開示は、１つ以上の構成要素を受けるように構成されるセラミック基板を含むパッケージ化電子デバイスに関する。セラミック基板は、接地平面と電気的に接する導電層を含む。パッケージ化電子デバイスはさらに、集積回路を有するダイを含む。ダイはセラミック基板の表面上に実装される。パッケージ化電子デバイスはさらに、ダイ上に実現されて遮蔽機能性を与えるコンフォーマル導電性コーティングを含む。パッケージ化電子デバイスはさらに、コンフォーマル導電性コーティングと導電層との間の電気的接続部を含む。
いくつかの実施形態では、ダイの実質的にすぐ上にコンフォーマル導電性コーティングが実現され得る。ダイのすぐ上のコンフォーマル導電性コーティングの結果、パッケージ化電子デバイスが低プロファイル遮蔽デバイスとなることができる。
いくつかの実施形態では、ダイをフリップチップデバイスとして構成可能である。パッケージ化電子デバイスはさらに、フリップチップデバイスとセラミック基板との間に実現されるアンダーフィルを含むことができる。アンダーフィルは、フリップチップデバイスの側壁とセラミック基板の表面との間の角度付けられた遷移を設けるように構成される端縁プロファイルを含むことができる。アンダーフィルの角度付けられた遷移プロファイルは、フリップチップデバイスとセラミック基板との間のコンフォーマル導電性コーティングの改良された被覆を容易にするように構成可能である。
いくつかの実施形態では、集積回路は無線周波数（ＲＦ）スイッチング回路を含むことができる。いくつかの実施形態では、ダイはシリコンオンインシュレータ（ＳＯＩ）ダイであることができる。
いくつかの実施形態では、電気的接続部は、セラミック基板の表面上のコンフォーマル導電性コーティングの一部と、セラミック基板の表面上のコンフォーマル導電性コーティングと導電層との間の電気的接続部を設けるように構成される複数の導電性ビアとを含むことができる。導電層はセラミック基板内に実現される１つ以上の導電性ストリップを含むことができる。導電層は、セラミック基板の端縁にまたは端縁の近くに周をほぼ形成するように配置される複数の導電性ストリップを含むことができる。１つ以上の導電性ストリップの各々は、対応の導電性ビアと横方向に少なくとも部分的に重なることができる。
いくつかの実施形態では、電気的接続部は、セラミック基板の側方端縁まで延在する、セラミック基板の表面上のコンフォーマル導電性コーティングの一部を含むことができる。導電層は、導電層の端縁がコンフォーマル導電性コーティングと電気的に接するように、セラミック基板の対応の側方端縁に沿った端縁を含むことができる。導電層は、セラミック基板の対応の側方端縁に沿った導電性ストリップを含むことができる。導電性ストリップは、セラミック基板の対応の側方端縁上に十分に露出して導電性ストリップとコンフォーマル導電性コーティングとの間の電気的接続を容易にする端縁を含むことができる。導電層は、セラミック基板の各々の端縁がコンフォーマル導電性コーティングと電気的に接する導電性ストリップの対応の露出する端縁を含むように配置される複数の導電性ストリップを含むことができる。
いくつかの実施形態では、コンフォーマル導電性コーティングは、金属性塗料層または堆積によって形成される導電層を含むことができる。いくつかの実施形態では、セラミック基板は、低温同時焼成セラミック（ＬＴＣＣ）基板を含むことができる。いくつかの実施形態では、パッケージ化電子デバイスは、セラミック基板の下側に実現される複数のコンタクトパッドをさらに含むことができる。コンタクトパッドは、回路板上へのパッケージ化電子デバイスの実装を可能にするように構成可能である。いくつかの実施形態では、パッケージ化電子デバイスは、オーバーモールドの表面上にコンフォーマルコーティングが実現されるようにダイの上に実現されるオーバーモールドをさらに含むことができる。オーバーモールドは、その側壁がセラミック基板の対応の側壁にほぼ整列するように寸法決め可能である。
多数の実現例では、本開示は、無線周波数（ＲＦ）信号を生成するように構成されるトランシーバと、ＲＦ信号を処理するように構成されるＲＦモジュールとを含むワイヤレスデバイスに関する。ＲＦモジュールは、１つ以上の構成要素を受けるように構成されるセラミック基板を含む。セラミック基板は、接地平面と電気的に接する導電層を含む。ＲＦモジュールは、集積回路を有するダイをさらに含み、ダイはセラミック基板の表面上に実装される。ＲＦモジュールは、ダイの上に実現されて遮蔽機能性を与えるコンフォーマル導電性コーティングをさらに含む。ＲＦモジュールは、コンフォーマル導電性コーティングと導電層との間の電気的接続部をさらに含む。ワイヤレスデバイスはさらに、ＲＦモジュールと通信するアンテナを含む。アンテナは、処理されたＲＦ信号の送信を容易にするように構成される。
いくつかの実現例では、本開示は、パッケージ化無線周波数（ＲＦ）モジュールを作製するための方法に関する。方法は、１つ以上の構成要素を受けるように構成されるセラミック基板を形成することまたは設けることを含む。セラミック基板は、接地平面と電気的に接する導電層を含む。方法はさらに、セラミック基板の表面上にダイを実装することを含み、ダイは集積回路を含む。方法はさらに、ダイの上に、導電層に電気的に接してコンフォーマル導電性コーティングを形成し、これによりダイに対して遮蔽機能性を与えることを含む。
いくつかの実施形態では、セラミック基板は、格子状の線で規定されるユニットのアレ
イを有する積層体の中に配置される複数のセラミック層を含むことができ、線に沿った単体化（singulation）プロセスの結果、複数の個別ユニットへのユニットの分離が行なわ
れる。方法はさらに、コンフォーマル導電性コーティングを形成することの前にユニットのアレイを単体化することを含むことができる。ダイの実装は、単体化ステップの前にユニットの各々に対して行なうことができる。
いくつかの教示に従うと、本開示は、複数のパッケージ化無線周波数（ＲＦ）モジュールを作製するためのセラミック基板に関する。セラミック基板は、ユニットのアレイを有する積層体の中に配置される複数のセラミック層を含む。各々のユニットは、１つ以上の構成要素を受けるように構成される。ユニットのアレイは格子状の線で規定され、それに沿った単体化プロセスの結果、ユニットが複数の個別ユニットに分離される。セラミック基板はさらに、積層体内に実現される接地平面を含む。セラミック基板はさらに、積層体内に実現され、かつ接地平面と電気的に接する導電層を含む。導電層は、単体化プロセスが行なわれると、各々の個別ユニットの少なくとも１つの端縁が導電層の露出端縁を含むように構成される。
いくつかの実施形態では、導電層は、格子状の線のうち対応の１つに沿って実現される導電性ストリップを含むことができ、これにより、線に沿った単体化プロセスの結果、各々が露出端縁として導電性ストリップの切断端縁を有する、分離すべき２つの隣り合うユニットが得られる。いくつかの実施形態では、セラミック基板は、誘電体層、受動構成要素、および導体特徴のうち１つ以上をさらに含むことができる。受動構成要素は、抵抗性素子、容量性素子、または誘導性素子を含むことができる。導体特徴は、導体トレースまたは導電性ビアを含むことができる。いくつかの実施形態では、セラミック基板は低温同時焼成セラミック（ＬＴＣＣ）基板を含むことができる。
開示を要約する目的のため、発明のある局面、利点、および新規の特徴を本明細書中に記載した。発明の任意の特定の実施形態に従ってすべてのそのような利点を必ずしも達成し得るわけではないことを理解すべきである。このように、本明細書中に教示または示唆され得るような他の利点を必ずしも達成することなく、本明細書中に教示されるような１つの利点または利点の群を達成または最適化する態様で発明を具現化または実施してもよい。
セラミック基板などの基板上に実装される未封入デバイスを含む、遮蔽されたパッケージ化デバイスを示す図である。 低温同時焼成セラミック（ＬＴＣＣ）基板などのセラミック基板上にフリップチップが実装されて示される、図１のパッケージ化デバイスのより具体的な例を示す図である。 図２のセラミック基板内に導電性ストリップを実現可能であり、導電性ストリップを複数の導電性ビアに電気的に接続可能であり、次に複数の導電性ビアをセラミック基板上に形成される導電層に電気的に接続可能であることを示す図である。 図１のパッケージ化デバイスのより具体的な例として実現可能な構成を示す図である。 セラミック基板などの基板の１つ以上の端縁に沿って露出端縁を形成するようにどのように導電層を実現することができるかの例を示す図である。 いくつかの実施形態で、図５の例などの導電層の露出端縁を通して電気的に接続できるようにセラミック基板を構成することができることを示す図である。 セラミック基板のユニットのアレイを複数の個別ユニットに単体化することができる例を示す図である。 本明細書中に記載のような１つ以上の特徴を有する遮蔽ＲＦモジュールを作製するように実現可能なプロセスを示す図である。 本明細書中に記載のような１つ以上の特徴を有するセラミック基板を、オーバーモールドを有する遮蔽ＲＦモジュールに利用できることを示す図である。 本明細書中に記載のような１つ以上の特徴を有する遮蔽ＲＦモジュールを含むワイヤレスデバイスを示す図である。
いくつかの実施形態の詳細な説明
本明細書中に与えられる見出しは、あるとしても便宜上のものにすぎず、請求される発明の範囲または意味に必ずしも影響を及ぼすとは限らない。
本明細書中には、フリップチップダイなどの無線周波数（ＲＦ）デバイスをセラミック基板などのパッケージ化基板上にどのように実装して遮蔽できるかのさまざまな例を開示する。フリップチップダイの文脈で記載されるが、本開示の１つ以上の特徴を非フリップチップダイに係るものを含む他の適用例で実現可能であることが理解される。本開示の１つ以上の特徴を他の種類の非セラミック基板でも実現できることも理解される。
図１は、セラミック基板１０６上に実装される未封入デバイス１０４を含む、遮蔽されたパッケージ化デバイス１００の例を示す。本明細書中に記載されるように、そのような未封入デバイスはたとえばフリップチップであり得る。本明細書中に記載のように、セラミック基板１０６上に実装されるそのようなフリップチップ１０４はオーバーモールドを使用せずに遮蔽できるため、たとえばパッケージ化デバイス１００の高さを低減することができる。たとえば、パッケージ化デバイス１００の全体的な高さを、例示的な仕様である０．６５ｍｍ未満にすることができる。
図１の例では、パッケージ化デバイス１００は、未封入デバイス１０２およびセラミック基板１０６の上面１０８の露出部分の一部またはすべてを実質的に覆う、導電性材料からなるコンフォーマルコーティング１０２を含んで示される。そのようなコンフォーマルコーティングは、電気的接続構成１１２によってセラミック基板内の接地ノード１１０に電気的に接続可能である。そのような電気的接続がどのように実現可能であるかのさまざまな例をより詳細に本明細書中に記載する。
本明細書中に記載のように、未封入デバイス１０２は、１つ以上のスイッチング回路を有する、たとえばダイを含むことができる。他の種類のＲＦ回路を有するダイも利用できる。いくつかの実施形態では、そのようなスイッチングダイはシリコンオンインシュレータ（ＳＯＩ）ダイを含むことができる。他の種類のプロセス技術も実現することができる。本明細書中に記載のように、セラミック基板１０６は、たとえば、低温同時焼成セラミック（ＬＴＣＣ）基板、高温同時焼成セラミック（ＨＴＣＣ）基板、または他の種類のセラミック材料および／もしくは構成を含むことができる。
図２は、図１のパッケージ化デバイスのより具体的な例であり得る例示的な構成１００を示す。例では、ＳＯＩスイッチングダイなどのフリップチップ１０４が、ＬＴＣＣ基板などのセラミック基板１０６上に実装されて示される。セラミック基板１０６上へのフリップチップ１０４のそのような実装は、はんだボール１２０のアレイによって容易にすることができる。そのようなはんだボール１２０は、機械的実装機能性およびフリップチップ１０４とセラミック基板１０６の実装面１１６上に形成されるコンタクトパッドとの間の電気的接続部を設けることができる。
図２に示されるように、フリップチップ１０４とセラミック基板１０６との間にアンダーフィル１２２を形成可能である。そのようなアンダーフィルは、導電性材料からなるコ
ンフォーマルコーティング１０２のより容易な形成を容易にするように、フリップチップ１０４の端縁の近くに構成可能である。たとえば、アンダーフィル１２２の周部分は、フリップチップ１０４の鉛直方向端縁とセラミック基板１０６の水平方向表面１１６との間の角度付けられた遷移を設けて示される。
いくつかの実施形態では、たとえば噴霧またはさまざまな堆積方法によって導電性材料を塗布することによって、コンフォーマルコーティング１０２を形成することができる。導電性材料からなるそのようなコーティングは、それが覆う部分の遮蔽機能性を与えることができる。パッケージ化デバイス１００についての全体的な遮蔽性能は、セラミック基板１０６の端縁にまたはその近くに横方向遮蔽を設けることおよびフリップチップ１０４の下に接地平面を設けることによっても、大きく向上させることができる。
図２に示される例では、電気的接続構成１１２は、セラミック基板１０６の表面１１６上の導電性コーティング１０２と電気的に接する複数の導電性ビア１３８を含むことができる。図３に示されるように、そのような導電性ビアを周を形成するように分散させることができ、周内の領域と周の外側との間の横方向遮蔽を設けるように、ビア１３８同士を適切に離間することができる。そのような周の文脈で記載したが、本開示の１つ以上の特徴を、そのような横方向遮蔽が完全な周を形成しない構成でも実現できることが理解される。たとえば、所与の領域の周りに完全な周を形成する必要なく、モジュール間の遮蔽機能性を容易にするようにそのような導電性ビアを設けることができる。
図２に示される例では、電気的接続構成１１２は、導電性ビア１３８と電気的に接するようにセラミック基板１０６内に実現される１つ以上の導電層（たとえば１４０、１４２）をさらに含むことができる。そのような導電層１４０、１４２は、セラミック基板１０６内にもある接地平面に電気的に接することができる。
導電層１４０の例を図３に示す。そのような層は、導電性ビア１３８によって形成される周に沿って位置決めされる複数の導電性ストリップを含むことができる。示される例では、導電性ストリップ１４０の各々は、それぞれのビア１３８と交差するように横方向に位置決めされて示される。図２の例示的な導電層１４２については、各々のストリップは、それがビア１３８との電気的接触を形成する限り、それぞれのビア１３８と必ずしも完全に重なる必要はない。ビア１３８および導電層１４０、１４２の他の構成も可能である。
図２に示されるように、セラミック基板１０６は複数の層および特徴１３０を含むことができる。そのような層および特徴は、たとえば、誘電体層、（抵抗器、キャパシタ、およびインダクタなどの）受動構成要素、（ビアおよびトレースなどの）導体特徴、および接地平面を含むことができる。そのような文脈では、選択された横方向場所におよび／または選択された層に、例示的な導電層１４０、１４２を形成することができる。
図２にも示されるように、パッケージ化デバイス１００は、回路板（たとえば電話用基板）上へのパッケージ化デバイス１００の実装を可能にし、かつパッケージ化デバイス１００と回路板との間の電気的接続を容易にする、コンタクトパッド１３４、１３６を含むことができる。
図４は、図１のパッケージ化デバイスのより具体的な例であり得る別の例示的な構成１００を示す。例では、ＳＯＩスイッチングダイなどのフリップチップ１０４がＬＴＣＣ基板などのセラミック基板１０６上に実装されて示される。セラミック基板１０６上へのフリップチップ１０４のそのような実装は、はんだボール１２０のアレイによって容易にされ得る。そのようなはんだボール１２０は、機械的実装機能性およびフリップチップ１０
４とセラミック基板１０６の実装面１１６上に形成されるコンタクトパッドとの間の電気的接続部を設けることができる。
図４に示されるように、フリップチップ１０４とセラミック基板１０６との間にアンダーフィル１２２を形成することができる。そのようなアンダーフィルは、導電性材料からなるコンフォーマルコーティング１０２のより容易な形成を容易にするようにフリップチップ１０４の端縁の近くに構成可能である。たとえば、アンダーフィル１２２の周部分は、フリップチップ１０４の鉛直方向端縁とセラミック基板１０６の水平方向表面１１６との間の角度付けられた遷移を設けて示される。
いくつかの実施形態では、たとえば噴霧またはさまざまな堆積方法による導電性材料の塗布によって、コンフォーマルコーティング１０２を形成することができる。導電性材料からなるそのようなコーティングは、それが覆う部分の遮蔽機能性を与えることができる。パッケージ化デバイス１００についての全体的な遮蔽性能は、セラミック基板１０６の端縁に横方向遮蔽を設けることおよびフリップチップ１０４の下に接地平面を設けることによっても、大きく向上させることができる。
図４に示される例では、電気的接続構成１１２は、セラミック基板１０６の上面１１６から延在してセラミック基板１０６の側方端縁をほぼ覆うコンフォーマル導電性コーティング１０２を含むことができる。セラミック基板１０６の側方端縁を覆うそのようなコンフォーマル導電性コーティング１０２は、セラミック基板１０６内の１つ以上の導電層と電気的に接して、かつセラミック基板１０６の導電層のそれぞれの端縁まで延在して示される。たとえば、導電層１６０、１６２は、それらの端縁がセラミック基板１０６のそれぞれの端縁（１５０）とほぼ整列するように実現されて示される。したがって、導電層１６０、１６２は、コンフォーマル導電性コーティング１０２と電気的に接して示される。このように、（導電層１６０、１６２と電気的に接する）接地平面と組合せて、コンフォーマル導電性コーティング１０２はパッケージ化デバイスに対して遮蔽機能性を与える。
図４に示されるように、セラミック基板１０６は複数の層および特徴１３０を含むことができる。そのような層および特徴は、たとえば、誘電体層、（抵抗器、キャパシタ、およびインダクタなどの）受動構成要素、（ビアおよびトレースなどの）導体特徴、および接地平面を含むことができる。そのような文脈では、選択された横方向場所におよび／または選択された層に、例示的な導電層１６０、１６２を形成することができる。いくつかの実施形態では、導電層１６０、１６２は、たとえば銀などの導電性材料のパターニングされた印刷によって形成可能である。
図４にも示されるように、パッケージ化デバイス１００は、回路板（たとえば電話用基板）上へのパッケージ化デバイス１００の実装を可能にし、かつパッケージ化デバイス１００と回路板との間の電気的接続を容易にするコンタクトパッド１５４を含むことができる。
図５は、セラミック基板１０６の端縁１５０に沿って露出端縁を形成するように（図４を参照して記載もされる）例示的な層１６０などの導電層をどのように実現できるかの例を示す。例では、層１６０は、各々の端縁１５０に沿った導電性ストリップを含んで示される。そのようなストリップを、アレイ中に（たとえばパネル中に）規定されるセラミック基板１０６の隣り合うユニット同士の間の切断線に沿って位置決め可能である。アレイが個別ユニットに単体化されると、結果的に得られる端縁が個別のセラミック基板１０６の端縁１５０を形成することができる。セラミック基板１０６の端縁に沿って、導電性ストリップ１６０の切断部分が、コンフォーマル導電性コーティング１０２との電気的コンタクトを形成するための導電性露出端縁を形成することができる。図４を参照して記載さ
れるように、そのようなコンフォーマル導電性コーティングは、セラミック基板１０６の端縁のいくつかまたはすべておよび導電性ストリップ１６０の対応の露出端縁のいくつかまたはすべてを覆う部分を含むことができる。
図５に示されるように、導電性ストリップ１６０は、セラミック基板１０６の周りの完全な周を形成する必要は必ずしもない。たとえば、１６４で示される角部分は、遮蔽機能性を与えるように十分に小さく寸法決めされる空隙を有することができる。図５では、さまざまな電気的接続および／または熱転送機能性を与えるように、複数のビア１７０を構成可能である。
図６は、いくつかの実施形態で、本明細書中に記載のような１つ以上の特徴を有する電気的接続部１１２を生じるようにセラミック基板１０６を構成できることを示す。示されるように、そのようなセラミック基板は、本明細書中に記載のように複数の層１３０および／または特徴を含むことができる。本明細書中にも記載されるように、そのようなセラミック基板は、セラミック基板１０６内にあり、端縁１５０上に少なくとも部分的に露出するように位置決めされる１つ以上の導電性特徴１６０を含むことができる。
図６の例では、セラミック基板１０６は、鉛直方向端縁１５０を規定するようにほぼ９０度に切断されて示される。いくつかの実施形態では、単体化作業により、そのような端縁に沿って非鉛直方向表面を生じさせることができる。たとえば、図７は、いくつかの実施形態で、セラミック基板の個別ユニット（たとえば１０６ａ、１０６ｂ）のアレイを切断線１８０に沿って加工して単体化することができることを示す。そのような単体化構成は、基板材料が比較的軟らかい場合に焼成プロセスの前に描画線１８０に沿って形成される、たとえばＶ字状の溝１８２によって容易にされ得る。焼成プロセスが完了すると、結果的に得られた硬化セラミック基板を、たとえば描画線１８０に沿って個別ユニットにブレーキングすることによって、単体化することができる。そのようなブレーキング作業は、Ｖ字状の溝によって容易になり得る。
そのような単体化されたセラミック基板１０６ａ、１０６ｂでは、Ｖ字状溝１８２の表面１８４ａ、１８４ｂに沿った導電層１６０の露出部分が、それらのそれぞれのコンフォーマル導電性コーティングとの電気的コンタクトを形成することができる。
図８は、パッケージ化無線周波数（ＲＦ）モジュールを作製するように実現可能なプロセス２００を示す。ブロック２０２で、導電層および接地平面を有するセラミック基板を形成するまたは設けることができる。導電層および接地平面を電気的に接続することができる。ブロック２０４で、ダイをセラミック基板上に実装することができる。ブロック２０６で、ダイの上に、導電層に電気的に接するようにコンフォーマル導電性コーティングを形成し、これによりダイに対してＲＦ遮蔽を設けることができる。
いくつかの実施形態では、セラミック基板は、図８のプロセス２００のステップのうち少なくともいくつかの間はパネルの形態にあることができる。そのようなパネルは、積層体の中に配置される複数のセラミック層を含むことができ、パネルは、格子状の線で規定されるユニットのアレイを含むことができる。そのような格子状の線は必ずしもパネル上に物理的に存在するわけではなく、たとえば単体化命令および／またはデータとして実現可能であることが理解される。そのような格子状の線に沿った単体化の結果、複数の個別ユニットへのユニットの分離を行なうことができる。コンフォーマル導電性コーティングをセラミック基板の側壁に塗布することができる図４－図７の例の文脈では、そのようなコーティングステップを単体化ステップの後に行なうことができる。いくつかの実施形態では、単体化ステップの前に、ダイの実装をユニットの各々に対して行なうことができる。
図４を参照して本明細書中に記載される例では、セラミック基板１０６上に実装されるダイは未封入フリップチップ１０４として示される。本明細書中に記載のように、そのようなセラミック基板は、未封入フリップチップ上に形成されるコンフォーマル導電性コーティングの接地を容易にすることができる。
図９は、いくつかの実施形態で、本明細書中に記載のような１つ以上の特徴を有するセラミック基板１０６を、セラミック基板１０６上に実装される１つ以上の構成要素の封入を利用するパッケージ化適用例でも利用できることを示す。たとえば、遮蔽されたパッケージ化デバイス１００は、図４の例と同様に構成可能なセラミック基板１０６上に実装される、ＲＦ機能性を与えるように構成されるダイ２１０を含むことができる。ダイ２１０はオーバーモールド２１２で封入されて示され、コンフォーマル導電性コーティング１０２は、オーバーモールド２１２の上面および側壁ならびにセラミック基板１０６の側壁を全般的に覆って示される。図４を参照して記載されるように、導電層１６０、１６２は、コンフォーマル導電性コーティング１０２とセラミック基板１０６内の接地平面との間の電気的接続を設けるように構成可能である。
いくつかの実現例では、本明細書中に記載の１つ以上の特徴を有するデバイスをワイヤレスデバイスなどのＲＦデバイスに含むことができる。いくつかの実施形態では、そのようなワイヤレスデバイスは、たとえば、携帯電話、スマートフォン、電話機能性を有するまたは有しない携帯型ワイヤレスデバイス、ワイヤレスタブレットなどを含むことができる。
図１０は、本明細書中に記載の１つ以上の有利な特徴を有する例示的なワイヤレスデバイス４００を示す。本明細書中に記載のような１つ以上の特徴を有するモジュールの文脈では、そのようなモジュールを多数の異なる適用例のために実現することができる。たとえば、破線のボックス１００で一般的に示されるように、遮蔽されたパッケージ化モジュールをアンテナスイッチモジュールとして実現することができる。そのようなモジュールが図１０に示されるよりも多くのまたは少ない構成要素を含むことができることが理解される。
電力増幅器（ＰＡ）３１０は、公知の態様で構成されかつ動作されることができるトランシーバ４１０からのそれぞれのＲＦ信号を受信して、増幅および送信すべきＲＦ信号を生成しかつ受信信号を処理することができる。トランシーバ４１０は、ユーザにとって好適なデータおよび／または音声信号とトランシーバ４１０にとって好適なＲＦ信号との間の変換を与えるように構成されるベースバンドサブシステム４０８と対話するように示される。トランシーバ４１０は、ワイヤレスデバイスの動作のための電力を管理するように構成される電力管理構成要素４０６にも接続されて示される。そのような電力管理は、ベースバンドサブシステム４０８の動作を制御することもできる。
ベースバンドサブシステム４０８は、ユーザに与えられかつユーザから受信される音声および／またはデータのさまざまな入出力を容易にするようにユーザインターフェイス４０２に接続されて示される。ベースバンドサブシステム４０８は、ワイヤレスデバイスの動作を容易にするデータおよび／もしくは命令を記憶するように、ならびに／またはユーザのための情報の記憶を提供するように構成されるメモリ４０４にも接続可能である。
例示的なワイヤレスデバイス４００では、ＰＡ３１０の出力は（それぞれの整合回路３０６を介して）整合され、かつ帯域選択スイッチ３０８、それらのそれぞれのデュプレクサ４１２、およびアンテナスイッチ４１４を通してアンテナへと経路設定されて示される。いくつかの実施形態では、各々のデュプレクサ４１２は、共通のアンテナ（たとえば４
１６）を用いて送受信動作を同時に行なえるようにすることができる。図１０では、受信した信号は、たとえば低雑音増幅器（ＬＮＡ）を含むことができる「Ｒｘ」経路（図示せず）へ経路設定されて示される。
多数の他のワイヤレスデバイス構成が本明細書中に記載の１つ以上の特徴を利用することができる。たとえば、ワイヤレスデバイスはマルチバンドデバイスである必要はない。別の例では、ワイヤレスデバイスは、ダイバーシティアンテナなどの付加的なアンテナ、ならびにＷｉＦｉ、ブルートゥース（登録商標）、およびＧＰＳなどの付加的な接続性特徴を含むことができる。
文脈が明確にそうでないことを要件としていなければ、説明および請求項を通じて、「備える」、「備えている」などの語は、排他的または網羅的な意味とは反対に、包括的な意味、すなわち「含むが限定されない」という意味で解釈されるべきである。本明細書中で一般的に用いられるような「結合される」という語は、直接に接続されるかまたは１つ以上の中間要素を介して接続され得る２つ以上の要素を指す。加えて、この出願で用いる際に、「本明細書中」、「以上」、「以下」という語および同様の趣旨の語は、この出願の任意の特定の部分ではなく、この出願全体を参照するものである。文脈が許す場合、単数または複数の数を用いる以上の説明中の語は、それぞれ複数または単数の数も含むことがある。２つ以上の項目の一覧を参照する「または（もしくは）」という語は、一覧中の項目のうち任意のもの、一覧中の項目のうちすべて、および一覧中の項目の任意の組合せという語の解釈のすべてをカバーする。
発明の実施形態の以上の詳細な説明は、網羅的であることまたは以上開示される正確な形態に発明を限定することを意図するものではない。発明の具体的な実施形態またはその例を例示の目的のために上述したが、関連技術の当業者が認識するように、発明の範囲内でさまざまな均等の変形例が可能である。たとえば、所与の順序でプロセスまたはブロックを提示するが、代替的な実施形態は、異なる順序で、ステップを有するルーチンを行なっても、またはブロックを有するシステムを用いてもよく、いくつかのプロセスまたはブロックは、削除、移動、追加、細分、組合せ、および／もしくは修正がなされてもよい。これらのプロセスまたはブロックの各々は、さまざまな異なるやり方で実現されてもよい。また、プロセスまたはブロックは、時には続けて行なわれるように示されるが、これらのプロセスまたはブロックは、代わりに、並行して行なわれてもよく、または異なる時期に行なわれてもよい。
本明細書中に与えられる発明の教示は、必ずしも上述のシステムではなく他のシステムに適用可能である。上述のさまざまな実施形態の要素および行為は、さらなる実施形態を与えるように組合わせることができる。
発明のいくつかの実施形態を記載したが、これらの実施形態は例示のためにのみ提示されたのであり、開示の範囲を限定することを意図しない。実際、本明細書中に記載の新規の方法およびシステムを、さまざまな他の形態で具現化してもよい。さらに、開示の精神から逸脱することなく、本明細書中に記載の方法およびシステムの形態のさまざまな省略、置換、および変更がなされてもよい。添付の請求項およびそれらの均等物は、開示の範囲および精神の範囲内に入るであろうそのような形態または変形例をカバーすることが意図される。
１００ パッケージ化デバイス、１０２ コンフォーマルコーティング、１０４ フリップチップ、１０６ セラミック基板、１１２ 電気的接続構成、１１６ 実装面、１２２
アンダーフィル、１３４，１３６，１５４ コンタクトパッド、１３８ 導電性ビア、
１４０、１４２、１６０、１６２ 導電層、１５０ 端縁、１７０ ビア。

Claims (20)

  1. パッケージ化電子デバイスであって、
    １つ以上の構成要素を受けるように構成されるセラミック基板を備え、前記セラミック基板は接地平面と電気的に接する導電層を含み、さらに
    集積回路を有するダイを備え、前記ダイは前記セラミック基板の表面上に実装され、さらに
    前記ダイ上に実現されて遮蔽機能性を与えるコンフォーマル導電性コーティングと、
    前記コンフォーマル導電性コーティングと前記導電層との間の電気的接続部とを備え、
    前記導電層は、セラミック基板の周に沿って配置される複数の導電性ストリップを含み、前記複数の導電性ストリップの各々は、前記セラミック基板のそれぞれの縁端まで延在し、前記複数の導電性ストリップは、前記セラミック基板の前記周に沿って部分的な周を形成し、前記部分的な周は、前記セラミック基板の４つの角部分において空隙を有する、パッケージ化電子デバイス。
  2. 前記ダイはフリップチップデバイスとして構成される、請求項１に記載のパッケージ化電子デバイス。
  3. 前記フリップチップデバイスと前記セラミック基板との間に実現されるアンダーフィルをさらに備える、請求項２に記載のパッケージ化電子デバイス。
  4. 前記アンダーフィルは、前記フリップチップデバイスの側壁と前記セラミック基板の前記表面との間の角度付けられた遷移を設けるように構成される端縁プロファイルを含む、請求項３に記載のパッケージ化電子デバイス。
  5. 前記集積回路は無線周波数スイッチング回路を含む、請求項１に記載のパッケージ化電子デバイス。
  6. 前記ダイはシリコンオンインシュレータ（ＳＯＩ）ダイである、請求項５に記載のパッケージ化電子デバイス。
  7. 前記導電性ストリップの各々は、前記導電性ストリップと前記コンフォーマル導電性コーティングとの間の電気的接触を容易にするように前記セラミック基板の対応の側方端縁上に十分に露出する端縁を含む、請求項１に記載のパッケージ化電子デバイス。
  8. 前記コンフォーマル導電性コーティングは、金属性塗料層または堆積によって形成される導電層を含む、請求項１に記載のパッケージ化電子デバイス。
  9. 前記セラミック基板は低温同時焼成セラミック（ＬＴＣＣ）基板を含む、請求項１に記載のパッケージ化電子デバイス。
  10. 前記セラミック基板の下側に実現される複数のコンタクトパッドをさらに備え、前記コンタクトパッドは回路板上への前記パッケージ化電子デバイスの実装を可能にするように構成される、請求項１に記載のパッケージ化電子デバイス。
  11. 前記コンフォーマル導電性コーティングは前記ダイのすぐ上に実現される、請求項１に記載のパッケージ化電子デバイス。
  12. 前記セラミック基板の前記表面上の前記コンフォーマル導電性コーティングと前記導電層との間の電気的接続部を設けるように構成される複数の導電性ビアをさらに備える、請求項１に記載のパッケージ化電子デバイス。
  13. 前記ダイの上に実現されたオーバーモールドをさらに備え、前記オーバーモールドの表面上に前記コンフォーマル導電性コーティングが形成されるように前記オーバーモールドが実現される、請求項１に記載のパッケージ化電子デバイス。
  14. 前記オーバーモールドの側壁が前記セラミック基板の対応の側壁にほぼ整列するように前記オーバーモールドが寸法決めされる、請求項１３に記載のパッケージ化電子デバイス。
  15. 無線周波数信号を処理するように構成された無線周波数モジュールであって、
    １つ以上の構成要素を受けるように構成されるセラミック基板を備え、前記セラミック基板は接地平面と電気的に接する導電層を含み、さらに
    集積回路を有するダイを備え、前記ダイは前記セラミック基板の表面上に実装され、さらに
    前記ダイ上に実現されて遮蔽機能性を与えるコンフォーマル導電性コーティングと、
    前記コンフォーマル導電性コーティングと前記導電層との間の電気的接続部とを備え、
    前記導電層は、セラミック基板の周に沿って配置される複数の導電性ストリップを含み、前記複数の導電性ストリップの各々は、前記セラミック基板のそれぞれの縁端まで延在し、前記複数の導電性ストリップは、前記セラミック基板の前記周に沿って部分的な周を形成し、前記部分的な周は、前記セラミック基板の４つの角部分において空隙を有する、無線周波数モジュール。
  16. 前記導電性ストリップの各々は、前記導電性ストリップと前記コンフォーマル導電性コーティングとの間の電気的接触を容易にするように前記セラミック基板の対応の側方端縁上に十分に露出する端縁を含む、請求項１５に記載の無線周波数モジュール。
  17. 前記コンフォーマル導電性コーティングは前記ダイのすぐ上に実現される、請求項１５に記載の無線周波数モジュール。
  18. 前記セラミック基板の前記表面上の前記コンフォーマル導電性コーティングと前記導電層との間の電気的接続部を設けるように構成される複数の導電性ビアをさらに備える、請求項１５に記載の無線周波数モジュール。
  19. 前記ダイの上に実現されたオーバーモールドをさらに備え、前記オーバーモールドの表面上に前記コンフォーマル導電性コーティングが形成されるように前記オーバーモールドが実現される、請求項１５に記載の無線周波数モジュール。
  20. 前記オーバーモールドの側壁が前記セラミック基板の対応の側壁にほぼ整列するように前記オーバーモールドが寸法決めされる、請求項１９に記載の無線周波数モジュール。
JP2022053943A 2013-11-05 2022-03-29 パッケージ化電子デバイス、および無線周波数モジュール Active JP7242938B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361900394P 2013-11-05 2013-11-05
US61/900,394 2013-11-05
US14/528,447 2014-10-30
US14/528,447 US9564937B2 (en) 2013-11-05 2014-10-30 Devices and methods related to packaging of radio-frequency devices on ceramic substrates
JP2019105656A JP7214574B2 (ja) 2013-11-05 2019-06-05 パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019105656A Division JP7214574B2 (ja) 2013-11-05 2019-06-05 パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス

Publications (3)

Publication Number Publication Date
JP2022109908A JP2022109908A (ja) 2022-07-28
JP2022109908A5 JP2022109908A5 (ja) 2023-01-25
JP7242938B2 true JP7242938B2 (ja) 2023-03-20

Family

ID=53007383

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014224492A Active JP6537807B2 (ja) 2013-11-05 2014-11-04 パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス
JP2019105656A Active JP7214574B2 (ja) 2013-11-05 2019-06-05 パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス
JP2022053943A Active JP7242938B2 (ja) 2013-11-05 2022-03-29 パッケージ化電子デバイス、および無線周波数モジュール

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014224492A Active JP6537807B2 (ja) 2013-11-05 2014-11-04 パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス
JP2019105656A Active JP7214574B2 (ja) 2013-11-05 2019-06-05 パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス

Country Status (6)

Country Link
US (2) US9564937B2 (ja)
JP (3) JP6537807B2 (ja)
KR (1) KR102371332B1 (ja)
CN (1) CN104617053B (ja)
HK (1) HK1206148A1 (ja)
TW (1) TWI652789B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236622B2 (en) * 2014-07-16 2019-03-19 Siemens Aktiengesellschaft Subsea electrical connector component
US10729001B2 (en) 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
WO2016080333A1 (ja) * 2014-11-21 2016-05-26 株式会社村田製作所 モジュール
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
WO2017179325A1 (ja) 2016-04-11 2017-10-19 株式会社村田製作所 高周波部品
TWI632662B (zh) * 2016-04-22 2018-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
JP2017200183A (ja) * 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
KR20230132883A (ko) * 2016-10-04 2023-09-18 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조체를 갖는 양면 라디오-주파수 패키지
CN108022886A (zh) * 2017-11-30 2018-05-11 深圳华远微电科技有限公司 一种倒装芯片式滤波器的封装结构
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11973033B2 (en) 2020-01-03 2024-04-30 Skyworks Solutions, Inc. Flip-chip semiconductor-on-insulator transistor layout
US11291106B2 (en) * 2020-01-29 2022-03-29 Dell Products L.P. System and method for enhanced cooling
US11342277B2 (en) * 2020-06-10 2022-05-24 Micron Technology, Inc. Semiconductor device assemblies with conductive underfill dams for grounding EMI shields and methods for making the same
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026178A (ja) 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
JP2003318774A (ja) 2002-04-23 2003-11-07 Murata Mfg Co Ltd 無線通信用高周波回路およびそれを備えた通信機
JP2006210629A (ja) 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
WO2010029819A1 (ja) 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2011077430A (ja) 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
JP2011258920A (ja) 2010-06-08 2011-12-22 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213755A (ja) * 1995-01-31 1996-08-20 Kyocera Corp コンデンサ内蔵型積層セラミック回路基板及びその製造方法
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US7167688B2 (en) * 2003-07-30 2007-01-23 Chi Mei Communication Systems, Inc. RF transceiver module formed in multi-layered ceramic
US7342303B1 (en) * 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
JP2007306172A (ja) * 2006-05-10 2007-11-22 Tdk Corp バンドパスフィルタ素子および高周波モジュール
TWI332275B (en) * 2006-07-04 2010-10-21 Advanced Semiconductor Eng Semiconductor package having electromagnetic interference shielding and fabricating method thereof
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
CN102054821B (zh) * 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN102610595B (zh) * 2011-01-24 2015-02-18 国民技术股份有限公司 射频功率放大器及其封装方法
TWI438885B (zh) * 2011-03-18 2014-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US9190340B2 (en) * 2011-06-17 2015-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM and RF transceiver in semiconductor package
WO2013035819A1 (ja) * 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US8637963B2 (en) * 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
CN202888168U (zh) * 2012-09-05 2013-04-17 欣兴电子股份有限公司 电子元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026178A (ja) 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
JP2003318774A (ja) 2002-04-23 2003-11-07 Murata Mfg Co Ltd 無線通信用高周波回路およびそれを備えた通信機
JP2006210629A (ja) 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
WO2010029819A1 (ja) 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2011077430A (ja) 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
JP2011258920A (ja) 2010-06-08 2011-12-22 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
KR20150051924A (ko) 2015-05-13
TW201530731A (zh) 2015-08-01
JP2015091135A (ja) 2015-05-11
JP2019176172A (ja) 2019-10-10
CN104617053A (zh) 2015-05-13
KR102371332B1 (ko) 2022-03-04
US20150126134A1 (en) 2015-05-07
CN104617053B (zh) 2020-09-11
JP7214574B2 (ja) 2023-01-30
HK1206148A1 (en) 2015-12-31
JP2022109908A (ja) 2022-07-28
TWI652789B (zh) 2019-03-01
JP6537807B2 (ja) 2019-07-03
US9564937B2 (en) 2017-02-07
US10771101B2 (en) 2020-09-08
US20170149466A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
JP7242938B2 (ja) パッケージ化電子デバイス、および無線周波数モジュール
KR102629723B1 (ko) 무선 주파수 모듈의 선택적 차폐
TWI645773B (zh) 用於提供模組內射頻隔離之系統及方法
US20160099192A1 (en) Dual-sided radio-frequency package having ball grid array
US20210045231A1 (en) Devices and methods related to metallization of ceramic substrates for shielding applications
KR20140124340A (ko) 표면 장착 디바이스들로 구현되는 컨포멀 코팅과 관련된 장치 및 방법
US10978779B2 (en) Sputtered SIP antenna
US20200161222A1 (en) Methods related to through-mold openings for dual-sided packaged modules with ball grid arrays

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R150 Certificate of patent or registration of utility model

Ref document number: 7242938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150