JP2006210629A - 半導体装置 - Google Patents

Abstract

【課題】 セラミックを使用した配線基板に半導体チップをフリップチップ実装するタイプの半導体装置において、半導体チップの側面にアンダーフィル樹脂のフィレットを十分に形成して、フリップチップ接合の接続信頼性を向上、安定させる。
【解決手段】 表層配線３を被覆するセラミック被覆層８を設けたセラミック配線基板１に半導体チップ６をフリップチップ実装し、セラミック配線基板１と半導体チップ６との間にアンダーフィル樹脂７を充填した半導体装置において、セラミック配線基板１のチップ実装領域４を露出させるセラミック被覆層８の開口部８ａを、半導体チップ６の外端よりも外側に内端が位置するように半導体チップ６の外形よりも大きく形成する。
【選択図】 図１

Description

本発明は、半導体チップを配線基板にフリップチップ実装した半導体装置に関し、特に配線基板にセラミックを使用した半導体装置に関する。

半導体チップを配線基板上にフリップチップ実装した従来の半導体装置の構造を図４に示す。図４（ａ）は同半導体装置を構成する配線基板を示す平面図であり、図４（ｂ）、（ｃ）はそれぞれ、同半導体装置の一部拡大断面図である。図４（ｂ）は図４（ａ）におけるＸ−Ｘ断面、図４（ｃ）は図４（ａ）におけるＹ−Ｙ断面に相応する。

配線基板１は、セラミックからなる基板本体２の上面に所定の配線パターンで表層配線３を形成するとともに、基板本体２内に内層配線やスルーホール（図示せず）を形成し、これら内層配線やスルーホールを介して表層配線３に接続する外部接続用の電極パッド（図示せず）を基板本体２の下面に形成している。４は搭載する半導体チップの外形に相応するチップ実装領域である。

半導体装置は、配線基板１（以下、セラミック配線基板１という）の上面に、金属バンプ５を形成した半導体チップ６をフリップチップ実装し、セラミック配線基板１と半導体チップ６との間隙をアンダーフィル樹脂７で埋めている。アンダーフィル樹脂７は、フリップチップ接合部の接続信頼性を確保するために、半導体チップ６の側面側へはみ出すフィレット７ａを形成させている。

表層配線３の配線間の間隔が微細な場合に、表層配線３を保護する目的で、図５（ａ）（ｂ）（ｃ）に示すように、セラミック配線基板１のチップ実装領域４の外側をセラミック被覆層８で被覆したものもある（たとえば特許文献１参照）。
特許第３３９０６６４号公報

しかしながら、セラミック配線基板１のチップ実装領域４の外側をセラミック被覆層８で被覆した場合、半導体チップ６の側面におけるアンダーフィル樹脂７のフィレット７ａの形成が十分でないと、フリップチップ接合部の接続信頼性が不十分となる。

これを防止するために、半導体チップ６の側面へのはみ出し量が多くなるようにアンダーフィル樹脂７の注入量を多くすることが考えられるが、アンダーフィル樹脂７は、セラミック配線基板１と半導体チップ６との間隙ではスムーズに拡がっていくが、セラミック配線基板１とセラミック被覆層８との境界近傍で拡がりが止められ、部分的に半導体チップ６の側面へはみ出す結果となる。つまり半導体チップ６の側面におけるアンダーフィル樹脂７のフィレット７ａの形成は不安定で、フリップチップ接合の接続信頼性は不十分なものとなる。

本発明は上記問題を解決するもので、セラミックを使用した配線基板に半導体チップをフリップチップ実装するタイプの半導体装置において、半導体チップの側面にアンダーフィル樹脂のフィレットを十分に形成して、フリップチップ接合の接続信頼性を向上、安定させることを目的とする。

上記課題を解決するために、本発明の半導体装置は、表層配線を被覆するセラミック被覆層を設けたセラミック配線基板に半導体チップをフリップチップ実装し、セラミック配線基板と半導体チップとの間にアンダーフィル樹脂を充填した半導体装置において、前記セラミック配線基板の半導体チップ実装領域を露出させるセラミック被覆層の開口部が、半導体チップの外端よりも外側に内端が位置するように半導体チップの外形よりも大きく形成されたことを特徴とする。この構造によれば、セラミック配線基板の表層配線をセラミック被覆層で保護しながら、半導体チップと配線基板との間に充填するアンダーフィル樹脂を半導体チップの外端より外側へはみ出させて、開口部内を満たすように半導体チップの側面にアンダーフィル樹脂のフィレットを十分に安定に形成することができ、フリップチップ接合部の接続信頼性を安定、向上させることが可能となる。

開口部に臨んだセラミック被覆層の内端に外端が沿うようにアンダーフィル樹脂のフィレットが形成されたことを特徴とする。
セラミック被覆層の開口部は、アンダーフィル樹脂の注入部となる一辺から離れたコーナー部に外周側へ窪んだ凹部を有しているのが好ましい。

またセラミック被覆層の開口部は、アンダーフィル樹脂の注入部となる一辺を除いた辺に外周側へ窪んだ凹部を有しているのが好ましい。
セラミック配線基板の基板表面とセラミック被覆層の表面とが面一をなしているのが好ましい。

セラミック配線基板の基板本体とセラミック被覆層とは同一組成であるのが好ましい。
セラミック被覆層の開口部は、実装された半導体チップの外端から０．０３ｍｍ以上１ｍｍ以下の範囲内に内端が位置するように形成されているのが好ましい。

本発明の半導体装置は、セラミック被覆層の開口部を半導体チップの外形よりも大きく形成したことにより、セラミック配線基板の表層配線を保護しながら、半導体チップ側面にアンダーフィル樹脂のフィレットを十分に安定に形成することが可能になり、フリップチップ接合部の接続信頼性、特に耐温度サイクル性を安定、向上させることが可能となる。

以下、本発明の実施の形態について図面を参照しながら説明する。
図１（ａ）は、本発明の一実施形態における半導体装置を構成する配線基板を示す平面図であり、図１（ｂ）、（ｃ）はそれぞれ、同半導体装置の一部拡大断面図である。図１（ｂ）は図１（ａ）におけるＸ−Ｘ断面、図１（ｃ）は図１（ａ）におけるＹ−Ｙ断面に相応する。

図１（ａ）に示すように、配線基板１１は、セラミック配線基板１とその表面を被覆するセラミック被覆層８とを有している。セラミック配線基板１は、セラミックからなる基板本体２の上面に所定の配線パターンで表層配線３を形成するとともに、基板本体２内に内層配線やスルーホール（図示せず）を形成し、これら内層配線やスルーホールを介して表層配線３に接続する外部接続用の電極パッド（図示せず）を基板本体２の下面に形成している。４は搭載する半導体チップの外形に相応するチップ実装領域である。セラミック被覆層８は、配線間の間隔が微細な表層配線３を保護する目的で、チップ実装領域４の外側を被覆している。図示を省略するが、基板本体２の裏面側もセラミック被覆層８で被覆している。

セラミック配線基板１は、基板本体２となるアルミナ系セラミックシートに、表層配線３となるタングステン粉を含んだペーストを印刷し、さらにセラミック被覆層８となるアルミナ系セラミックを含んだペーストを印刷し、加圧、焼成することで作製している。チップ実装領域４内に露出した表層配線５の露出部にはニッケルめっきあるいは金めっきを施している。

その結果、基板本体２の表面とセラミック被覆層８の表面とは面一をなしており、表層配線５はセラミック被覆層８に沿って屈折した形状となっている。基板本体２とセラミック被覆層８との総厚を小さくした構造である。基板本体２とセラミック被覆層８とが同一組成なので、反りも少ない。

半導体装置は、配線基板１１の上面に、金属バンプ５を形成した半導体チップ６をフリップチップ実装し、配線基板１１と半導体チップ６との間隙をアンダーフィル樹脂７で埋めている。アンダーフィル樹脂７は、フリップチップ接合部の接続信頼性を確保するために、半導体チップ６の側面側へはみ出すフィレットを形成させている。

ここでこの半導体装置が従来のものと相違するのは、配線基板１１において、チップ実装領域４を露出させるべくセラミック被覆層８に形成された開口部８ａが、チップ実装領域４よりも外側に内端が位置するように半導体チップ６の外形よりも大きく寸法設定されている点である。

このため、セラミック被覆層８の開口部８ａの一辺側からアンダーフィル樹脂７を注入すると、固体壁に対する付着力と液体分子間の凝集力とのバランスにより、チップ実装領域４と半導体チップ３との間隙内にスムーズに拡がって充填され、続いてチップ実装領域４の外側の開口部８ａ内にはみ出し、開口部８ａに臨んだセラミック被覆層８の内端近傍、つまり基板本体２とセラミック被覆層８との境界近傍ではみ出しが安定する。

境界近傍ではみ出しが安定するのは、基板本体２とセラミック被覆層８とは、セラミックの粒子が数ｕｍ程度なので表面が数ｕｍ程度の凹凸がある状態となっており、且つ同一組成であるとはいえセラミックの粒子の配置が微妙に異なっているため、境界近傍で濡れ性が変わるからであると考えられる。その結果、アンダーフィル樹脂７のフィレットが、開口部８ａに臨んだセラミック被覆層８の内端を僅かに覆うように、且つセラミック被覆層８の内端に外端が沿うように十分に形成される。よって、開口部８ａ内に露出していた表層配線３を確実にアンダーフィル樹脂７で被覆して、フリップチップ接合の接続信頼性を安定させることが可能となる。

なお、チップ実装領域４の外端とセラミック被覆層８の開口部８ａの内端との好ましい距離は、アンダーフィル樹脂７の粘度や注入量等に依存する。配線基板１１と半導体チップ３との間隙を５０ｕｍ程度とし、アンダーフィル樹脂７としてシリカ含有のエポキシ系樹脂（粘度２５Ｐａ・ｓ程度）を用いた時には、０．０３ｍｍ以上１ｍｍ以下の範囲で良好な結果が得られた。０．０３ｍｍ未満では、配線ズレ，搭載ズレ，チップサイズのばらつき等から、また１ｍｍ超であればアンダーフィル樹脂７がセラミック被覆層８の内端に届かないことから、表層配線３を確実に被覆することができなかった。

図２に示す配線基板１２では、図１に示した配線基板１１と相違して、セラミック被覆層８の開口部８ａに、アンダーフィル樹脂の注入部となる一辺（図中の上辺）から離れた２つのコーナー部に外周側へ窪んだ凹部８ｂを形成している。したがって、基板本体２とセラミック被覆層８との境界が部分的に外周側へ変位している。

このため、この配線基板１２を用いて図１と同様の半導体装置を構成すると、セラミック被覆層８の開口部８ａの一辺側から注入されたアンダーフィル樹脂７は、チップ実装領域４と半導体チップ３との間隙内に充填され、チップ実装領域４の外側の開口部８ａ内にはみ出した時に、凹部８ｂが存在することで外側へのはみ出しが促進され、かつ凹部８ｂに溜まるため、基板本体２とセラミック被覆層８との境界までの拡がりが促進される。そして、上記と同様の原理で、アンダーフィル樹脂７のフィレットが、開口部８ａに臨んだセラミック被覆層８の内端に外端が沿うように十分に形成される。よって、開口部８ａ内に露出していた表層配線３をより確実にアンダーフィル樹脂７で被覆して、フリップチップ接合の接続信頼性を安定させることが可能となる。

図３に示す配線基板１３では、図２に示した配線基板１２と同様に、セラミック被覆層８の開口部８ａに、アンダーフィル樹脂の注入部となる一辺（図中の上辺）から離れた２つのコーナー部に外周側へ窪んだ凹部８ｂを形成し、加えて、前記一辺に隣接した２つの辺のそれぞれの中央部に外周側へ窪んだ凹部８ｃを形成している。したがって、基板本体２とセラミック被覆層８との境界が部分的に外周側へ変位している。

このため、この配線基板１３を用いて図１と同様の半導体装置を構成すると、セラミック被覆層８の開口部８ａの一辺側から注入されたアンダーフィル樹脂７は、チップ実装領域４と半導体チップ３との間隙内に充填され、チップ実装領域４の外側の開口部８ａ内にはみ出した時に、凹部８ｂ，８ｃが存在することで外側へのはみ出しがより促進され、かつ凹部８ｂ，８ｃに溜まるため、基板本体２とセラミック被覆層８との境界までの拡がりが促進される。そして、上記と同様の原理で、アンダーフィル樹脂７のフィレットが、開口部８ａに臨んだセラミック被覆層８の内端に外端が沿うように十分に形成される。よって、開口部８ａ内に露出していた表層配線３をさらに確実にアンダーフィル樹脂７で被覆して、フリップチップ接合の接続信頼性を安定させることが可能となる。

なお、上記した実施形態では、基板本体２とセラミック被覆層８とを同一組成としたが、異質組成としても構わない。

本発明の半導体装置は、フリップチップ接合部の接続信頼性、特に耐温度サイクル性を安定、向上させることができるので、情報通信機器、家庭用電子機器、産業用電子機器等の小型、軽量化に利用できる。

本発明の一実施形態における半導体装置の一部拡大断面図およびそれに使用される配線基板の平面図 本発明の半導体装置に使用される他の配線基板の平面図 本発明の半導体装置に使用されるさらに他の配線基板の平面図 従来の半導体装置の一部拡大断面図およびそれに使用される配線基板の平面図 従来の他の半導体装置の一部拡大断面図およびそれに使用される配線基板の平面図

符号の説明

１ セラミック配線基板
２ 基板本体
３ 表層配線
４ チップ実装領域
５ 金属バンプ
６ 半導体チップ
７ アンダーフィル樹脂
7a フィレット
８ セラミック被覆層
8a 開口部
8b, 8c 凹部
11 配線基板
12 配線基板
13 配線基板

Claims (6)

1. 表層配線を被覆するセラミック被覆層を設けたセラミック配線基板に半導体チップをフリップチップ実装し、前記セラミック配線基板と半導体チップとの間にアンダーフィル樹脂を充填した半導体装置において、
   前記セラミック配線基板の半導体チップ実装領域を露出させる前記セラミック被覆層の開口部を、半導体チップの外端よりも外側に内端が位置するように半導体チップの外形よりも大きく形成した半導体装置。
2. 開口部に臨んだセラミック被覆層の内端に外端が沿うようにアンダーフィル樹脂のフィレットが形成された請求項１記載の半導体装置。
3. セラミック被覆層の開口部は、アンダーフィル樹脂の注入部となる一辺から離れたコーナー部に外周側へ窪んだ凹部を有した請求項１記載の半導体装置。
4. セラミック被覆層の開口部は、アンダーフィル樹脂の注入部となる一辺を除いた辺に外周側へ窪んだ凹部を有した請求項１記載の半導体装置。
5. セラミック配線基板の基板表面とセラミック被覆層の表面とが面一をなしている請求項１記載の半導体装置。
6. セラミック配線基板の基板本体とセラミック被覆層とは同一組成である請求項１記載の半導体装置。

Images