JP2007194598A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007194598A5 JP2007194598A5 JP2006332444A JP2006332444A JP2007194598A5 JP 2007194598 A5 JP2007194598 A5 JP 2007194598A5 JP 2006332444 A JP2006332444 A JP 2006332444A JP 2006332444 A JP2006332444 A JP 2006332444A JP 2007194598 A5 JP2007194598 A5 JP 2007194598A5
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- connection pad
- chip mounting
- flip
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 10
- 239000011347 resin Substances 0.000 claims 3
- 229920005989 resin Polymers 0.000 claims 3
- 230000002093 peripheral Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
Claims (5)
- 基板本体上に、ソルダーレジストと、電子素子に設けられワイヤーボンディングにより形成されるバンプが接合部材を用いてフリップチップ接合される接続パッドとを有しており、前記電子素子が実装された後にアンダーフィルレジンが配設されるフリップチップ実装基板において、
前記接続パッドは、幅広部と、該幅広部よりも幅が狭い幅狭部とを有し、
前記ソルダーレジストに前記接続パッドを露出させる開口部を形成すると共に、該ソルダーレジストの開口部を形成する縁部が前記接続パッドの外周部において一部重なった構成とし、
前記接合部材が、前記バンプと前記接続パッドとを接続した際に前記ソルダーレジストに形成された開口部の全面を塞ぐよう構成したことを特徴とするフリップチップ実装基板。 - 基板本体上に、ソルダーレジストと、電子素子に設けられワイヤーボンディングにより形成されるバンプが接合部材を用いてフリップチップ接合される接続パッドとを有しており、前記電子素子が実装された後にアンダーフィルレジンが配設されるフリップチップ実装基板において、
前記接続パッドは、幅広部と、該幅広部よりも幅が狭い幅狭部とを有し、
前記ソルダーレジストに前記接続パッドを露出させる開口部を形成すると共に、該ソルダーレジストの開口部を形成する縁部と前記接続パッドの外周縁とが一致する構成とし、
前記接合部材が、前記バンプと前記接続パッドとを接続した際に前記ソルダーレジストに形成された開口部の全面を塞ぐよう構成したことを特徴とするフリップチップ実装基板。 - 前記ソルダーレジストの開口部の縁部が外周部において一部重なった構成とされた前記接続パッドが、前記電子素子が実装される領域の中央位置に設けられていることを特徴とする請求項1記載のフリップチップ実装基板。
- 前記ソルダーレジストの開口部の縁部と前記外周縁が一致する構成とされた前記接続パッドが、前記電子素子が実装される領域の中央位置に設けられていることを特徴とする請求項2記載のフリップチップ実装基板。
- ワイヤーボンディングにより形成されるバンプが配設された電子素子をフリップチップ実装するフリップチップ実装方法において、
請求項1乃至4のいずれか1項に記載のフリップチップ実装基板のソルダーレジストに形成された開口部から露出した前記幅広部と前記幅狭部とを有した接続パッド上に、接合部材を配設する工程と、
前記接合部材を介して前記バンプを前記接続パッドに接合することにより、前記電子素子を前記フリップチップ実装基板に搭載すると共に、前記開口部の全面を前記接合部材と前記バンプとで塞ぐ工程と、
前記電子素子と前記フリップチップ実装基板との間の離間部分にアンダーフィルレジンを配設する工程と
を有することを特徴とするフリップチップ実装方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332444A JP4971769B2 (ja) | 2005-12-22 | 2006-12-08 | フリップチップ実装構造及びフリップチップ実装構造の製造方法 |
US11/613,753 US7847417B2 (en) | 2005-12-22 | 2006-12-20 | Flip-chip mounting substrate and flip-chip mounting method |
TW095148367A TW200733333A (en) | 2005-12-22 | 2006-12-22 | Flip-chip mounting substrate and flip-chip mounting method |
US12/478,128 US8669665B2 (en) | 2005-12-22 | 2009-06-04 | Flip-chip mounting substrate and flip-chip mounting method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369714 | 2005-12-22 | ||
JP2005369714 | 2005-12-22 | ||
JP2006332444A JP4971769B2 (ja) | 2005-12-22 | 2006-12-08 | フリップチップ実装構造及びフリップチップ実装構造の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007194598A JP2007194598A (ja) | 2007-08-02 |
JP2007194598A5 true JP2007194598A5 (ja) | 2010-01-07 |
JP4971769B2 JP4971769B2 (ja) | 2012-07-11 |
Family
ID=38192649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332444A Active JP4971769B2 (ja) | 2005-12-22 | 2006-12-08 | フリップチップ実装構造及びフリップチップ実装構造の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7847417B2 (ja) |
JP (1) | JP4971769B2 (ja) |
TW (1) | TW200733333A (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
US8076232B2 (en) * | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
US8574959B2 (en) * | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US20070105277A1 (en) | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
KR101249555B1 (ko) | 2003-11-10 | 2013-04-01 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
US8350384B2 (en) | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
JP4502204B2 (ja) * | 2005-03-22 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008535225A (ja) | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
US20060255473A1 (en) | 2005-05-16 | 2006-11-16 | Stats Chippac Ltd. | Flip chip interconnect solder mask |
US9258904B2 (en) | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
US7713782B2 (en) * | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
JP2008117805A (ja) * | 2006-10-31 | 2008-05-22 | Toshiba Corp | プリント配線板、プリント配線板の電極形成方法およびハードディスク装置 |
US8349721B2 (en) | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
US7759137B2 (en) * | 2008-03-25 | 2010-07-20 | Stats Chippac, Ltd. | Flip chip interconnection structure with bump on partial pad and method thereof |
US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
US20090250814A1 (en) * | 2008-04-03 | 2009-10-08 | Stats Chippac, Ltd. | Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof |
JP5150578B2 (ja) * | 2008-08-08 | 2013-02-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7897502B2 (en) | 2008-09-10 | 2011-03-01 | Stats Chippac, Ltd. | Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers |
WO2010047006A1 (ja) * | 2008-10-23 | 2010-04-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP5117371B2 (ja) * | 2008-12-24 | 2013-01-16 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
US8659172B2 (en) * | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
US8198186B2 (en) | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
DE102009009828A1 (de) * | 2009-02-19 | 2010-09-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bauteilanordnung und Verfahren zu dessen Herstellung |
US20100237500A1 (en) * | 2009-03-20 | 2010-09-23 | Stats Chippac, Ltd. | Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site |
JP5185885B2 (ja) | 2009-05-21 | 2013-04-17 | 新光電気工業株式会社 | 配線基板および半導体装置 |
JP2011077307A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2011077308A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 半導体装置の実装方法 |
US8039384B2 (en) | 2010-03-09 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
US8367467B2 (en) * | 2010-04-21 | 2013-02-05 | Stats Chippac, Ltd. | Semiconductor method of forming bump on substrate to prevent ELK ILD delamination during reflow process |
US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
US8536718B2 (en) * | 2010-06-24 | 2013-09-17 | Stats Chippac Ltd. | Integrated circuit packaging system with trenches and method of manufacture thereof |
US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
TWI474451B (zh) * | 2011-09-15 | 2015-02-21 | Chipmos Technologies Inc | 覆晶封裝結構及其形成方法 |
US9230933B2 (en) | 2011-09-16 | 2016-01-05 | STATS ChipPAC, Ltd | Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure |
JP2013093538A (ja) * | 2011-10-04 | 2013-05-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP5778557B2 (ja) * | 2011-11-28 | 2015-09-16 | 新光電気工業株式会社 | 半導体装置の製造方法、半導体装置、及び半導体素子 |
US9159695B2 (en) * | 2013-01-07 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elongated bump structures in package structure |
TWI546923B (zh) * | 2013-02-06 | 2016-08-21 | 矽品精密工業股份有限公司 | 封裝基板、半導體封裝件及其製法 |
WO2015198838A1 (ja) * | 2014-06-27 | 2015-12-30 | ソニー株式会社 | 半導体装置およびその製造方法 |
WO2015198836A1 (ja) | 2014-06-27 | 2015-12-30 | ソニー株式会社 | 半導体装置およびその製造方法 |
CN106463427B (zh) | 2014-06-27 | 2020-03-13 | 索尼公司 | 半导体装置及其制造方法 |
JP6458801B2 (ja) * | 2014-06-27 | 2019-01-30 | ソニー株式会社 | 半導体装置およびその製造方法 |
US20160343646A1 (en) * | 2015-05-21 | 2016-11-24 | Qualcomm Incorporated | High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package |
JP6626349B2 (ja) * | 2016-01-20 | 2019-12-25 | ローム株式会社 | 半導体集積回路装置およびその製造方法 |
US11699651B2 (en) | 2017-10-23 | 2023-07-11 | Applied Materials, Inc. | Fan-out interconnect integration processes and structures |
WO2020026959A1 (ja) * | 2018-07-31 | 2020-02-06 | 株式会社村田製作所 | 樹脂基板、および樹脂基板の製造方法 |
US11626336B2 (en) * | 2019-10-01 | 2023-04-11 | Qualcomm Incorporated | Package comprising a solder resist layer configured as a seating plane for a device |
WO2021179185A1 (zh) * | 2020-03-10 | 2021-09-16 | 华为技术有限公司 | 芯片堆叠结构、制作方法及电子设备 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927661A (ja) * | 1995-07-11 | 1997-01-28 | Sony Corp | 配線基板 |
US5889326A (en) * | 1996-02-27 | 1999-03-30 | Nec Corporation | Structure for bonding semiconductor device to substrate |
KR100216839B1 (ko) * | 1996-04-01 | 1999-09-01 | 김규현 | Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조 |
JPH10209210A (ja) * | 1997-01-20 | 1998-08-07 | Sharp Corp | 半導体装置及びその製造方法並びにその検査方法 |
JP3390664B2 (ja) * | 1997-10-16 | 2003-03-24 | 新光電気工業株式会社 | フリップチップ実装用基板及びフリップチップ実装構造 |
US6049122A (en) * | 1997-10-16 | 2000-04-11 | Fujitsu Limited | Flip chip mounting substrate with resin filled between substrate and semiconductor chip |
JP3420076B2 (ja) * | 1998-08-31 | 2003-06-23 | 新光電気工業株式会社 | フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 |
JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
JP2001332584A (ja) | 2000-05-22 | 2001-11-30 | Nec Corp | 半導体装置、その製造方法、基板及び半導体チップ |
US6201305B1 (en) * | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
JP2003264256A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体装置 |
US7084353B1 (en) * | 2002-12-11 | 2006-08-01 | Emc Corporation | Techniques for mounting a circuit board component to a circuit board |
US6734570B1 (en) * | 2003-01-24 | 2004-05-11 | Gennum Corporation | Solder bumped substrate for a fine pitch flip-chip integrated circuit package |
JP3933094B2 (ja) * | 2003-05-27 | 2007-06-20 | セイコーエプソン株式会社 | 電子部品の実装方法 |
JP2005011838A (ja) * | 2003-06-16 | 2005-01-13 | Toshiba Corp | 半導体装置及びその組立方法 |
JP2005085931A (ja) * | 2003-09-08 | 2005-03-31 | Nec Semicon Package Solutions Ltd | 半導体チップ及びその実装回路基板 |
US7112524B2 (en) * | 2003-09-29 | 2006-09-26 | Phoenix Precision Technology Corporation | Substrate for pre-soldering material and fabrication method thereof |
JP2005109187A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 |
US7098408B1 (en) * | 2003-10-14 | 2006-08-29 | Cisco Technology, Inc. | Techniques for mounting an area array package to a circuit board using an improved pad layout |
JP4502690B2 (ja) * | 2004-04-13 | 2010-07-14 | 富士通株式会社 | 実装基板 |
US7420282B2 (en) * | 2004-10-18 | 2008-09-02 | Sharp Kabushiki Kaisha | Connection structure for connecting semiconductor element and wiring board, and semiconductor device |
JP4817892B2 (ja) * | 2005-06-28 | 2011-11-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
2006
- 2006-12-08 JP JP2006332444A patent/JP4971769B2/ja active Active
- 2006-12-20 US US11/613,753 patent/US7847417B2/en active Active
- 2006-12-22 TW TW095148367A patent/TW200733333A/zh unknown
-
2009
- 2009-06-04 US US12/478,128 patent/US8669665B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007194598A5 (ja) | ||
US7791211B2 (en) | Flip chip package structure and carrier thereof | |
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
JP4971769B2 (ja) | フリップチップ実装構造及びフリップチップ実装構造の製造方法 | |
JP5226087B2 (ja) | 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ | |
JP2008166440A (ja) | 半導体装置 | |
JP2006521703A5 (ja) | ||
JP2008147628A5 (ja) | ||
JP2008159956A (ja) | 電子部品内蔵基板 | |
JP2008283195A5 (ja) | ||
JP2007267113A5 (ja) | ||
TW200427016A (en) | Flip chip package | |
WO2006080351A9 (ja) | 半導体装置およびその製造方法 | |
KR100800475B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
JP2004523121A5 (ja) | ||
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006073953A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100779345B1 (ko) | 반도체패키지 | |
JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4561969B2 (ja) | 半導体装置 | |
TWI240340B (en) | Ball grid array package structure, package substrate and solder-ball pad structure thereon | |
JPH07273244A (ja) | 半導体パッケージ | |
KR20120000717A (ko) | 스크린 인쇄용 마스크 및 이의 제조 방법 | |
JP2008311347A5 (ja) |