JP5226087B2 - 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ - Google Patents

基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ Download PDF

Info

Publication number
JP5226087B2
JP5226087B2 JP2010548652A JP2010548652A JP5226087B2 JP 5226087 B2 JP5226087 B2 JP 5226087B2 JP 2010548652 A JP2010548652 A JP 2010548652A JP 2010548652 A JP2010548652 A JP 2010548652A JP 5226087 B2 JP5226087 B2 JP 5226087B2
Authority
JP
Japan
Prior art keywords
substrate
ground terminal
heat spreader
holes
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010548652A
Other languages
English (en)
Other versions
JP2011513970A5 (ja
JP2011513970A (ja
Inventor
チェリッキ,ゼキ
クトゥル,ザフェル
シャー,ヴィシャール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2011513970A publication Critical patent/JP2011513970A/ja
Publication of JP2011513970A5 publication Critical patent/JP2011513970A5/ja
Application granted granted Critical
Publication of JP5226087B2 publication Critical patent/JP5226087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/10Arrangements for heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/20Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60Seals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、一般に、半導体チップアセンブリに係り、特に、はんだとフィルム接着剤を用いてヒートスプレッダ/補強材をフリップチップパッケージに接地するための方法及び/又は構造に関するものである。
従来のパッケージは、ヒートシンク及び/又はヒートスプレッダを介して電磁遮蔽のために接地される。ヒートシンク及び/又はヒートスプレッダは、クランプ、ワイヤ、又はその他の接続手段を用いることでプリント回路基板(PCB)に接続される。
通常法は、コスト高であり、PCBのために追加製造工程を伴い、且つ、取り扱いに問題を抱えている。
本発明は、基板に接着フィルムを張り付け、接着フィルムに補強材を張り付ける工程を備えるヒートスプレッダ/補強材をフリップチップパッケージに接地する方法に関する。接着フィルムは、基板上の多数の接地端子領域に対応する多数の第1の穴を有すると良い。接地端子領域は、電気的な接地を提供するように構成されると良い。補強材は、接着フィルムの多数の第1の穴と基板の多数の接地端子領域に対応する多数の第2の穴を有すると良い。一般に、接地端子領域は、第1及び第2の穴を介して露出される。
本発明の目的、特徴及び利点は、(i)一般使用者にとって明白な遮蔽を提供し、(ii)コストを削減し、(iii)プリント回路基板のための製造工程を軽減又は排除し、(iv)取り扱いの問題を軽減又は排除し、(v)電磁遮蔽を集積回路パッケージと統合し及び/又は(vi)エポキシ接合よりも高い信頼性を提供することができる、はんだとフィルム接着剤を用いてヒートスプレッダ/補強材をフリップチップパッケージに接地するための方法及び/又は構造を提供することを含んでいる。
これらと他の本発明の目的、特徴及び利点は、以下の詳細な説明、添付の特許請求の範囲及び図面から明らかになるだろう。
図1は、本発明による基板へのツーピースのヒートスプレッダ/補強材の張り付けを示す図である。 図2は、本発明の好適な実施の形態によってツーピースのヒートスプレッダ/補強材が統合された断面を示す図である。 図3は、本発明による方法を示す流れ図である。
一般に、本発明は、ヒートスプレッダ/補強材をフリップチップパッケージに接地するための方法及び構造を提供する。フリップチップパッケージは、製造業者に用いられているFPBGA、FCPBGA、FCBGAなどの名称によって特定すると良い。一般に、本発明は、パッケージ基板を介してヒートスプレッダ/補強材を接地することによって電磁遮蔽をパッケージと統合するための方法を提供する。一例では、パッケージ基板へのヒートスプレッダ/補強材の機械的及び電気的な接続にフィルム接着剤とはんだの組合せを用いると良い。本発明によって提供される遮蔽は、需要者(又は一般使用者)にとって明白であるだろう。一般に、本発明は、従来方法の不足を解消する。
図1を参照すると、図には本発明によるパッケージ基板へのヒートスプレッダ/補強材の張り付けが示される。一例では、基板100には、多数の端子領域(又はトレース(traces))102が実装されると良い。端子領域102は、電気的な接地接続を提供するように構成されると良い。端子領域102は、金属(例えば、はんだ、錫(Sn)、ニッケル(Ni)、金(Au)など)でコーティングされると良い。一例では、基板100は、フリップチップパッケージの一部であると良い。端子領域102は、基板100の上面(例えば、パッケージの内面)にあると良い。基板100の底面は、一例では、ボールグリッドアレイを備えると良い。
接着フィルム104は、基板100の上面に適用され、張り付けられ、接着されると良い。接着フィルム104は、基板100の端子領域102に対応するように位置決めされた多数の穴106を有すると良い。一例では、穴106は、はんだを備えると良い。一例では、接着フィルム104は、ダイ(図示せず)の周りに沿った環状リングとしてパターンニングされると良い。接着フィルム104は、一例では、補強材108の形状に一致するようにパターンニングされると良い。
補強材108は、電気的に導電性の材料からなると良い。一例では、補強材108は、金属(例えば、銅など)であると良い。補強材108は、基板100の端子領域102と接着フィルム104の穴106に対応するように位置決めされた(配置された)多数の穴110を有すると良い。一般に、端子領域102は、穴106と110を介して露出(利用可能に)される。一例では、穴106と110は円形であると良い。しかしながら、特定の形態の設計基準をそれなりに満足するように他の形状の穴を実装しても良い。
補強材108の穴110と接着フィルム104の穴106は、端子領域102を介して基板100に補強材を機械的及び電気的に接続するために準備されると良い。補強材108は、接着フィルム104を介して基板100に張り付けられるか、又は接着されると良い。例えば、補強材108は、接着フィルム104を用いて基板に張り付けられると良い。接着フィルム104は、そのとき硬化されると良い。一例では、穴106と穴110は、はんだペーストで刷り出されると良い。他の例では、はんだは、補強材108が接着フィルム104に張り付けられた後に穴106と110に施されると良い。さらに他の例では、フラックスは、穴106と110に施され、フラックスの後にはんだボールが置かれると良い。なおも他の例では、フラックスで浸されたはんだボールが穴110に置かれると良い。しかしながら、特定の形態の設計基準をそれなりに満足するように端子領域102への補強材108の電気的な接続のための穴106と110を準備する他の方法を用いても良い。
ヒートスプレッダ112は、ヒートスプレッダ112が補強材108と基板100に電気的に接続されるように補強材108に張り付けられると良い。一例では、ヒートスプレッダ112は、電気導電性エポキシを用いて補強材108に張り付けられると良い。他の例では、ヒートスプレッダ112は、穴106と110のはんだを介してさらに補強材108に張り付けられると良い。しかしながら、特定の形態の設計基準をそれなりに満足するようにヒートスプレッダ112を補強材108に機械的及び電気的に張り付ける他の方法を用いても良い。
図2を参照すると、図では本発明の実施の形態によるパッケージ150の断面が示される。パッケージ150は、フリップチップパッケージとして実装されると良い。パッケージ150は、本発明によるヒートスプレッダ/補強材の接地方式が実装されると良い。パッケージ150は、例えば、フリップチップはんだバンプ156を用いて基板154に張り付けられたダイ152を備えると良い。ダイ152と基板154の間の間隙には、封止材158が充填されると良い。補強材160は、接着フィルム162とはんだ(又ははんだボール)164を用いて基板154に張り付けられると良い。はんだ164は、基板154の接地端子領域166との機械的及び電気的な接続を形成すると良い。一例では、はんだ164は、補強材160を基板154の端子領域166に張り付けるように構成されると良い(例えば、はんだボール164aで示される)。
ヒートスプレッダ168は、(i)熱伝導性の材料170を用いてダイ152と(ii)電気的に導電性の材料172を用いて補強材160に張り付けられると良い。一例では、はんだ164は、補強材160とヒートスプレッダ168の両方を基板154の端子領域166に電気的に接続するように構成されると良い(例えば、はんだボール164bで示される)。一例では、熱伝導性の材料170は、サーマルグリース(thermal grease)などの低モジュラスの材料を含むと良い。しかしながら、特定の形態の設計基準をそれなりに満足するように他の熱伝導性の材料を用いても良い。電気的に導電性の材料172は、一例では、電気導電性エポキシ、エポキシフィルムなどの高モジュラスの材料を含むと良い。しかしながら、ヒートスプレッダ168と補強材160を結合するために他の電気的に導電性の材料を用いても良い。一例では、ダイ152の表(裏)側(例えば、ヒートスプレッダ168に向いている側)は、材料170に電気的に導電性の材料を用いて接地されると良い。基板154は、一例では、ダイ152の反対側にはんだボール174を有すると良い。
図3を参照すると、流れ図では本発明の好適な実施の形態による方法200が示される。一例では、方法200は、工程(方法)202、工程(方法)204、工程(方法)206、工程(方法)208及び工程(方法)210を備えると良い。一般に、工程202は、一例では、接着フィルムを用いる基板への補強材の張り付けを含む。補強材と接着フィルムは、基板の接地端子領域に対応する穴を有すると良い。一般に、工程204は、接着フィルムの硬化を含む。一般に、工程206は、補強材の穴へのはんだ、フラックス及び/又ははんだボールの1つ以上の実施を含む。一般に、工程208は、一例では、電気導電性エポキシを用いる補強材へのヒートスプレッダの張り付けを含む。一般に、工程210は、リフロープロセスを含み、その間、補強材の穴のはんだ(又ははんだボール)が強固なはんだ−端子領域とはんだ−補強材(又ははんだ−補強材−ヒートスプレッダ)界面を形成する。一例では、もしダイとコンデンサがあれば、補強材の張り付けの前に通常法を用いて基板に張り付けると良い。
これまで本発明は、特に好適な実施の形態を参照して示し、説明してきたが、本発明の範囲から逸脱しないで形態と詳細の様々な変更を行うことができることが当業者によって理解されるであろう。

Claims (22)

  1. 基板を介してヒートスプレッダ及び補強材を接地する方法であって、
    接着フィルムを基板に張り付ける工程であって、前記接着フィルムが前記基板の多数の接地端子領域に対応する多数の第1の穴を有する環状リングとしてパターンニングされ、前記接地端子領域が電気的な接地を提供するように構成される工程と、
    補強材を前記接着フィルムに張り付ける工程であって、前記補強材が前記接着フィルムの前記多数の第1の穴と前記基板の前記接地端子領域とに対応する多数の第2の穴を有し、前記接地端子領域が前記第1及び第2の穴を介して露出される工程と、
    集積回路を含むダイを前記接着フィルムの前記環状リングの内部の前記基板に張り付ける工程と、
    前記ダイがヒートスプレッダに電気的に接続されるように、前記ヒートスプレッダを前記ダイと前記補強材とに張り付ける工程であって、前記ヒートスプレッダが前記基板の前記接地端子領域に電気的に接続されるように、前記ヒートスプレッダが前記補強材に張り付けられる工程と、
    を備える方法。
  2. 前記第2の穴の内部にはんだペーストを刷り込む工程をさらに備える請求項1に記載の方法。
  3. 前記第2の穴の内部にはんだペーストを施す工程をさらに備える請求項1に記載の方法。
  4. 前記第2の穴の内部にフラックスを施す工程と、
    前記第2の穴の内部にはんだボールを置く工程と、
    をさらに備える請求項1に記載の方法。
  5. 前記第2の穴の中にフラックスコーティングされたはんだボールを置く工程をさらに備える請求項1に記載の方法。
  6. 前記ダイが電気的に導電性の材料を用いて前記ヒートスプレッダに張り付けられる請求項1に記載の方法。
  7. 電気的な接地を提供するように構成された多数の接地端子領域を有する基板と、
    前記基板の前記多数の接地端子領域に対応する多数の第1の穴を有する補強材と、
    前記多数の接地端子領域と前記多数の第1の穴とに対応する多数の第2の穴を有する環状リングとしてパターンニングされた接着フィルムであって、前記接地端子領域が前記第1及び第2の穴を介して露出されるように、前記補強材を前記基板に機械的に張り付けるように構成された接着フィルムと、
    前記接着フィルムの前記環状リングの内部の前記基板に電気的に張り付けるように構成されたダイであって、前記ダイがヒートスプレッダに電気的に張り付けられ、前記ヒートスプレッダが前記接地端子領域に電気的に接続されるように、前記ヒートスプレッダが前記補強材に張り付けられたダイと、
    を備えた装置。
  8. 前記接地端子領域が金属でコーティングされた請求項7に記載の装置。
  9. 前記第1及び第2の穴の内部にはんだペーストをさらに備える請求項7に記載の装置。
  10. 前記第1及び第2の穴の内部にフラックスとはんだボールとをさらに備える請求項7に記載の装置。
  11. はんだが前記第1及び第2の穴を介して前記補強材を前記接地端子領域に電気的に接続する請求項7に記載の装置。
  12. はんだが前記第1及び第2の穴を介して前記補強材とヒートスプレッダとを前記接地端子領域に電気的に接続する請求項7に記載の装置。
  13. 前記ダイを前記基板に機械的及び電気的に接続するように構成されたはんだバンプのエリアアレイ接続配線をさらに備える請求項7に記載の装置。
  14. 前記ダイが電気的に導電性の材料によって前記ヒートスプレッダに張り付けられる請求項7に記載の装置。
  15. 前記基板の反対側の前記ダイの面が前記ヒートスプレッダ、前記補強材、及び前記接地端子領域を含む電気的に導電性の接続経路を介して電気的に接地される請求項7に記載の装置。
  16. 電気的な接地を提供するように構成された多数の接地端子領域を有する基板と、
    前記基板の前記多数の接地端子領域に対応する多数の第1の穴を有する補強材と、
    前記多数の接地端子領域と前記多数の第1の穴とに対応する多数の第2の穴を有する環状リングとしてパターンニングされた接着フィルムであって、前記接地端子領域が前記第1及び第2の穴を介して露出されるように、前記補強材を前記基板に機械的に張り付けるように構成された接着フィルムと、
    前記接着フィルムの前記環状リングの内部の前記基板に電気的に接続されたダイと、
    前記ダイ、前記補強材、及び前記接地端子領域に電気的に接続されたヒートスプレッダと、
    を備える、集積回路をパッケージしたフリップチップパッケージ
  17. 前記第1及び第2の穴の内部にはんだペーストをさらに備える請求項16に記載の集積回路をパッケージしたフリップチップパッケージ
  18. 前記第1及び第2の穴の内部にフラックスとはんだボールとをさらに備える請求項16に記載の集積回路をパッケージしたフリップチップパッケージ
  19. 前記ヒートスプレッダが1つ以上の電気的に導電性の材料を介して前記ダイと前記接地端子領域とに接続される請求項16に記載の集積回路をパッケージしたフリップチップパッケージ
  20. 前記ヒートスプレッダが電気的に導電性のエポキシを用いて前記補強材に張り付けられる請求項19に記載の集積回路をパッケージしたフリップチップパッケージ
  21. 前記ヒートスプレッダが前記第1及び第2の穴の中のはんだを介して前記補強材に張り付けられる請求項19に記載の集積回路をパッケージしたフリップチップパッケージ
  22. 前記ダイが前記補強材の張り付けに先立って前記基板に張り付けられる請求項1に記載の方法。
JP2010548652A 2008-02-28 2008-11-20 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ Expired - Fee Related JP5226087B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/038,911 2008-02-28
US12/038,911 US7968999B2 (en) 2008-02-28 2008-02-28 Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
PCT/US2008/012957 WO2009108171A1 (en) 2008-02-28 2008-11-20 Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive

Publications (3)

Publication Number Publication Date
JP2011513970A JP2011513970A (ja) 2011-04-28
JP2011513970A5 JP2011513970A5 (ja) 2012-03-08
JP5226087B2 true JP5226087B2 (ja) 2013-07-03

Family

ID=41012540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010548652A Expired - Fee Related JP5226087B2 (ja) 2008-02-28 2008-11-20 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ

Country Status (7)

Country Link
US (1) US7968999B2 (ja)
EP (1) EP2248165B1 (ja)
JP (1) JP5226087B2 (ja)
KR (1) KR101177039B1 (ja)
CN (1) CN101960586B (ja)
TW (1) TWI379364B (ja)
WO (1) WO2009108171A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321925A1 (en) * 2008-06-30 2009-12-31 Gealer Charles A Injection molded metal ic package stiffener and package-to-package interconnect frame
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US9254532B2 (en) 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US20110292612A1 (en) * 2010-05-26 2011-12-01 Lsi Corporation Electronic device having electrically grounded heat sink and method of manufacturing the same
US8823407B2 (en) 2012-03-01 2014-09-02 Integrated Device Technology, Inc. Test assembly for verifying heat spreader grounding in a production test
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8946871B2 (en) 2012-11-07 2015-02-03 Lsi Corporation Thermal improvement of integrated circuit packages
US9607951B2 (en) * 2013-08-05 2017-03-28 Mediatek Singapore Pte. Ltd. Chip package
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US9735043B2 (en) 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
US9460980B2 (en) * 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
US20170053858A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Substrate on substrate package
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US20170287799A1 (en) * 2016-04-01 2017-10-05 Steven A. Klein Removable ic package stiffener
CN107708328A (zh) * 2017-06-27 2018-02-16 安徽华东光电技术研究所 提高芯片充分接地和散热的焊接方法
JP6579396B2 (ja) * 2017-07-18 2019-09-25 株式会社ダイレクト・アール・エフ 半導体装置、及び基板
US20190206839A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Electronic device package
US11081450B2 (en) 2019-09-27 2021-08-03 Intel Corporation Radiation shield around a component on a substrate
CN115116860B (zh) * 2022-06-17 2025-10-28 北京比特大陆科技有限公司 芯片封装方法及芯片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
JP3437369B2 (ja) 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JP2770820B2 (ja) * 1996-07-01 1998-07-02 日本電気株式会社 半導体装置の実装構造
US6051888A (en) * 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US6114761A (en) 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
KR100576902B1 (ko) * 2000-10-02 2006-05-03 마츠시타 덴끼 산교 가부시키가이샤 카드형 기록 매체 및 그 제조 방법
US6639321B1 (en) 2000-10-06 2003-10-28 Lsi Logic Corporation Balanced coefficient of thermal expansion for flip chip ball grid array
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
KR100394809B1 (ko) 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US6472762B1 (en) 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US6854633B1 (en) * 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
JP4639600B2 (ja) * 2004-02-04 2011-02-23 凸版印刷株式会社 半導体パッケージ
JP2006013029A (ja) * 2004-06-24 2006-01-12 Toppan Printing Co Ltd 半導体パッケージ
US7451432B2 (en) * 2004-10-01 2008-11-11 Microsoft Corporation Transformation of componentized and extensible workflow to a declarative format
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN101960586A (zh) 2011-01-26
US7968999B2 (en) 2011-06-28
EP2248165B1 (en) 2017-01-18
EP2248165A1 (en) 2010-11-10
TWI379364B (en) 2012-12-11
EP2248165A4 (en) 2012-04-18
US20090218680A1 (en) 2009-09-03
CN101960586B (zh) 2012-07-18
TW200937539A (en) 2009-09-01
KR20100126708A (ko) 2010-12-02
KR101177039B1 (ko) 2012-08-27
WO2009108171A1 (en) 2009-09-03
JP2011513970A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5226087B2 (ja) 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ
JP2595909B2 (ja) 半導体装置
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
JP5649805B2 (ja) 半導体装置の製造方法
CN103681544A (zh) 用于具有集成散热器的ic封装件的混合热界面材料
JPH08255965A (ja) マイクロチップモジュール組立体
US6819566B1 (en) Grounding and thermal dissipation for integrated circuit packages
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
JP3565090B2 (ja) 半導体装置の製造方法
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US6570776B2 (en) Shielded electronics package structure with enhanced mechanical reliability
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
US20070235871A1 (en) High frequency IC package and method for fabricating the same
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
CN104716115A (zh) 传感器封装及其制造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JPH08236911A (ja) ボール状外部接続端子の構造
KR100473414B1 (ko) 표면실장형 반도체제품을 탑재한 탭 패키지구조
US7235429B2 (en) Conductive block mounting process for electrical connection
KR100648044B1 (ko) 반도체 패키지의 제조 방법
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH09181244A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120123

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees