JP2011513970A - はんだとフィルム接着剤を用いてヒートスプレッダ／補強材をフリップチップパッケージに接地する方法 - Google Patents

はんだとフィルム接着剤を用いてヒートスプレッダ／補強材をフリップチップパッケージに接地する方法 Download PDF

Info

Publication number
JP2011513970A
JP2011513970A JP2010548652A JP2010548652A JP2011513970A JP 2011513970 A JP2011513970 A JP 2011513970A JP 2010548652 A JP2010548652 A JP 2010548652A JP 2010548652 A JP2010548652 A JP 2010548652A JP 2011513970 A JP2011513970 A JP 2011513970A
Authority
JP
Japan
Prior art keywords
ground terminal
substrate
holes
heat spreader
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010548652A
Other languages
English (en)
Other versions
JP5226087B2 (ja
JP2011513970A5 (ja
Inventor
チェリッキ，ゼキ
クトゥル，ザフェル
シャー，ヴィシャール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2011513970A publication Critical patent/JP2011513970A/ja
Publication of JP2011513970A5 publication Critical patent/JP2011513970A5/ja
Application granted granted Critical
Publication of JP5226087B2 publication Critical patent/JP5226087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

基板に接着フィルムを張り付け、前記接着フィルムに補強材を張り付ける工程を備えるヒートスプレッダ／補強材をフリップチップパッケージに接地する方法。前記接着フィルムは、前記基板の多数の接地端子領域に対応する多数の第１の穴を有すると良い。前記接地端子領域は、電気的な接地を提供するように構成されると良い。前記補強材は、前記多数の第１の穴と前記基板の前記多数の接地端子領域に対応する多数の第２の穴を有すると良い。一般に、前記接地端子領域は、前記第１及び第２の穴を介して露出されると良い。
【選択図】図１

Description

本発明は、一般に、半導体チップアセンブリに係り、特に、はんだとフィルム接着剤を用いてヒートスプレッダ／補強材をフリップチップパッケージに接地するための方法及び／又は構造に関するものである。
従来のパッケージは、ヒートシンク及び／又はヒートスプレッダを介して電磁遮蔽のために接地される。ヒートシンク及び／又はヒートスプレッダは、クランプ、ワイヤ、又はその他の接続手段を用いることでプリント回路基板（ＰＣＢ）に接続される。
通常法は、コスト高であり、ＰＣＢのために追加製造工程を伴い、且つ、取り扱いに問題を抱えている。
本発明は、基板に接着フィルムを張り付け、接着フィルムに補強材を張り付ける工程を備えるヒートスプレッダ／補強材をフリップチップパッケージに接地する方法に関する。接着フィルムは、基板上の多数の接地端子領域に対応する多数の第１の穴を有すると良い。接地端子領域は、電気的な接地を提供するように構成されると良い。補強材は、接着フィルムの多数の第１の穴と基板の多数の接地端子領域に対応する多数の第２の穴を有すると良い。一般に、接地端子領域は、第１及び第２の穴を介して露出される。
本発明の目的、特徴及び利点は、（ｉ）一般使用者にとって明白な遮蔽を提供し、（ｉｉ）コストを削減し、（ｉｉｉ）プリント回路基板のための製造工程を軽減又は排除し、（ｉｖ）取り扱いの問題を軽減又は排除し、（ｖ）電磁遮蔽を集積回路パッケージと統合し及び／又は（ｖｉ）エポキシ接合よりも高い信頼性を提供することができる、はんだとフィルム接着剤を用いてヒートスプレッダ／補強材をフリップチップパッケージに接地するための方法及び／又は構造を提供することを含んでいる。
これらと他の本発明の目的、特徴及び利点は、以下の詳細な説明、添付の特許請求の範囲及び図面から明らかになるだろう。
図１は、本発明による基板へのツーピースのヒートスプレッダ／補強材の張り付けを示す図である。 図２は、本発明の好適な実施の形態によってツーピースのヒートスプレッダ／補強材が統合された断面を示す図である。 図３は、本発明による方法を示す流れ図である。
一般に、本発明は、ヒートスプレッダ／補強材をフリップチップパッケージに接地するための方法及び構造を提供する。フリップチップパッケージは、製造業者に用いられているＦＰＢＧＡ、ＦＣＰＢＧＡ、ＦＣＢＧＡなどの名称によって特定すると良い。一般に、本発明は、パッケージ基板を介してヒートスプレッダ／補強材を接地することによって電磁遮蔽をパッケージと統合するための方法を提供する。一例では、パッケージ基板へのヒートスプレッダ／補強材の機械的及び電気的な接続にフィルム接着剤とはんだの組合せを用いると良い。本発明によって提供される遮蔽は、需要者（又は一般使用者）にとって明白であるだろう。一般に、本発明は、従来方法の不足を解消する。
図１を参照すると、図には本発明によるパッケージ基板へのヒートスプレッダ／補強材の張り付けが示される。一例では、基板１００には、多数の端子領域（又はトレース（ｔｒａｃｅｓ））１０２が実装されると良い。端子領域１０２は、電気的な接地接続を提供するように構成されると良い。端子領域１０２は、金属（例えば、はんだ、錫（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）など）でコーティングされると良い。一例では、基板１００は、フリップチップパッケージの一部であると良い。端子領域１０２は、基板１００の上面（例えば、パッケージの内面）にあると良い。基板１００の底面は、一例では、ボールグリッドアレイを備えると良い。
接着フィルム１０４は、基板１００の上面に適用され、張り付けられ、接着されると良い。接着フィルム１０４は、基板１００の端子領域１０２に対応するように位置決めされた多数の穴１０６を有すると良い。一例では、穴１０６は、はんだを備えると良い。一例では、接着フィルム１０４は、ダイ（図示せず）の周りに沿った環状リングとしてパターンニングされると良い。接着フィルム１０４は、一例では、補強材１０８の形状に一致するようにパターンニングされると良い。
補強材１０８は、電気的に導電性の材料からなると良い。一例では、補強材１０８は、金属（例えば、銅など）であると良い。補強材１０８は、基板１００の端子領域１０２と接着フィルム１０４の穴１０６に対応するように位置決めされた（配置された）多数の穴１１０を有すると良い。一般に、端子領域１０２は、穴１０６と１１０を介して露出（利用可能に）される。一例では、穴１０６と１１０は円形であると良い。しかしながら、特定の形態の設計基準をそれなりに満足するように他の形状の穴を実装しても良い。
補強材１０８の穴１１０と接着フィルム１０４の穴１０６は、端子領域１０２を介して基板１００に補強材を機械的及び電気的に接続するために準備されると良い。補強材１０８は、接着フィルム１０４を介して基板１００に張り付けられるか、又は接着されると良い。例えば、補強材１０８は、接着フィルム１０４を用いて基板に張り付けられると良い。接着フィルム１０４は、そのとき硬化されると良い。一例では、穴１０６と穴１１０は、はんだペーストで刷り出されると良い。他の例では、はんだは、補強材１０８が接着フィルム１０４に張り付けられた後に穴１０６と１１０に施されると良い。さらに他の例では、フラックスは、穴１０６と１１０に施され、フラックスの後にはんだボールが置かれると良い。なおも他の例では、フラックスで浸されたはんだボールが穴１１０に置かれると良い。しかしながら、特定の形態の設計基準をそれなりに満足するように端子領域１０２への補強材１０８の電気的な接続のための穴１０６と１１０を準備する他の方法を用いても良い。
ヒートスプレッダ１１２は、ヒートスプレッダ１１２が補強材１０８と基板１００に電気的に接続されるように補強材１０８に張り付けられると良い。一例では、ヒートスプレッダ１１２は、電気導電性エポキシを用いて補強材１０８に張り付けられると良い。他の例では、ヒートスプレッダ１１２は、穴１０６と１１０のはんだを介してさらに補強材１０８に張り付けられると良い。しかしながら、特定の形態の設計基準をそれなりに満足するようにヒートスプレッダ１１２を補強材１０８に機械的及び電気的に張り付ける他の方法を用いても良い。
図２を参照すると、図では本発明の実施の形態によるパッケージ１５０の断面が示される。パッケージ１５０は、フリップチップパッケージとして実装されると良い。パッケージ１５０は、本発明によるヒートスプレッダ／補強材の接地方式が実装されると良い。パッケージ１５０は、例えば、フリップチップはんだバンプ１５６を用いて基板１５４に張り付けられたダイ１５２を備えると良い。ダイ１５２と基板１５４の間の間隙には、封止材１５８が充填されると良い。補強材１６０は、接着フィルム１６２とはんだ（又ははんだボール）１６４を用いて基板１５４に張り付けられると良い。はんだ１６４は、基板１５４の接地端子領域１６６との機械的及び電気的な接続を形成すると良い。一例では、はんだ１６４は、補強材１６０を基板１５４の端子領域１６６に張り付けるように構成されると良い（例えば、はんだボール１６４ａで示される）。
ヒートスプレッダ１６８は、（ｉ）熱伝導性の材料１７０を用いてダイ１５２と（ｉｉ）電気的に導電性の材料１７２を用いて補強材１６０に張り付けられると良い。一例では、はんだ１６４は、補強材１６０とヒートスプレッダ１６８の両方を基板１５４の端子領域１６６に電気的に接続するように構成されると良い（例えば、はんだボール１６４ｂで示される）。一例では、熱伝導性の材料１７０は、サーマルグリース（ｔｈｅｒｍａｌ ｇｒｅａｓｅ）などの低モジュラスの材料を含むと良い。しかしながら、特定の形態の設計基準をそれなりに満足するように他の熱伝導性の材料を用いても良い。電気的に導電性の材料１７２は、一例では、電気導電性エポキシ、エポキシフィルムなどの高モジュラスの材料を含むと良い。しかしながら、ヒートスプレッダ１６８と補強材１６０を結合するために他の電気的に導電性の材料を用いても良い。一例では、ダイ１５２の表（裏）側（例えば、ヒートスプレッダ１６８に向いている側）は、材料１７０に電気的に導電性の材料を用いて接地されると良い。基板１５４は、一例では、ダイ１５２の反対側にはんだボール１７４を有すると良い。
図３を参照すると、流れ図では本発明の好適な実施の形態による方法２００が示される。一例では、方法２００は、工程（方法）２０２、工程（方法）２０４、工程（方法）２０６、工程（方法）２０８及び工程（方法）２１０を備えると良い。一般に、工程２０２は、一例では、接着フィルムを用いる基板への補強材の張り付けを含む。補強材と接着フィルムは、基板の接地端子領域に対応する穴を有すると良い。一般に、工程２０４は、接着フィルムの硬化を含む。一般に、工程２０６は、補強材の穴へのはんだ、フラックス及び／又ははんだボールの１つ以上の実施を含む。一般に、工程２０８は、一例では、電気導電性エポキシを用いる補強材へのヒートスプレッダの張り付けを含む。一般に、工程２１０は、リフロープロセスを含み、その間、補強材の穴のはんだ（又ははんだボール）が強固なはんだ−端子領域とはんだ−補強材（又ははんだ−補強材−ヒートスプレッダ）界面を形成する。一例では、もしダイとコンデンサがあれば、補強材の張り付けの前に通常法を用いて基板に張り付けると良い。
これまで本発明は、特に好適な実施の形態を参照して示し、説明してきたが、本発明の範囲から逸脱しないで形態と詳細の様々な変更を行うことができることが当業者によって理解されるであろう。

Claims (20)

  1. ヒートスプレッダ／補強材をフリップチップパッケージに接地する方法であって、
    接着フィルムを基板に張り付ける工程であって、前記接着フィルムが前記基板の多数の接地端子領域に対応する多数の第１の穴を有し、前記接地端子領域が電気的な接地を提供するように構成された工程と、
    前記接着フィルムに補強材を貼り付ける工程であって、前記補強材が前記接着フィルムの前記多数の第１の穴と前記基板の前記接地端子領域に対応する多数の第２の穴を有し、前記接地端子領域が前記第１及び第２の穴を介して露出された工程とを備える方法。
  2. さらに前記第２の穴の内部にはんだペーストを刷り込む請求項１に記載の方法。
  3. さらに前記第２の穴の内部にはんだペーストを施す請求項１に記載の方法。
  4. さらに前記第２の穴の内部にフラックスを施し、
    前記第２の穴の内部にはんだボールを置く請求項１に記載の方法。
  5. さらに前記第２の穴の中にフラックスコーティングされたはんだボールを置く請求項１に記載の方法。
  6. さらに集積回路を含むダイを前記基板に張り付け、
    ヒートスプレッダを前記ヒートスプレッダが前記基板の前記接地端子領域に電気的に接続されるように前記ダイと前記補強材に張り付ける請求項１に記載の方法。
  7. 前記ダイは、前記ダイが前記接地端子領域に電気的に接続されるように前記ヒートスプレッダに張り付けられる請求項６に記載の方法。
  8. 電気的な接地を提供するように構成された多数の接地端子領域を有する基板と、
    前記基板の前記多数の接地端子領域に対応する多数の第１の穴を有する補強材と、
    前記多数の接地端子領域と前記多数の第１の穴に対応する多数の第２の穴を有する接着フィルムとを備え、
    前記接着フィルムは、前記第１及び第２の穴を介して前記接地端子領域が露出されるように前記基板に前記補強材を機械的に張り付けて構成された装置。
  9. 前記接地端子領域は、金属でコーティングされた請求項８に記載の装置。
  10. 前記第１及第２の穴の内部にはんだペーストをさらに備える請求項８に記載の装置。
  11. 前記第１及第２の穴の内部にフラックスとはんだボールをさらに備える請求項８に記載の装置。
  12. はんだは、前記第１及び第２の穴を介して前記接地端子領域に前記補強材を電気的に接続する請求項８に記載の装置。
  13. はんだは、前記第１及び第２の穴を介して前記接地端子領域に前記補強材とヒートスプレッダを電気的に接続する請求項８に記載の装置。
  14. 前記基板に電気的に張り付けるように構成されたダイと、
    前記基板に前記ダイを機械的及び電気的に接続するように構成されたはんだバンプのエリアアレイ接続配線とをさらに備える請求項８に記載の装置。
  15. 前記ダイはヒートスプレッダに熱的に張り付けられ、前記ヒートスプレッダは前記補強材に電気的に接続される請求項１４に記載の装置。
  16. 前記基板の反対側の前記ダイの面は、ヒートスプレッダ、前記補強材及び前記接地端子領域を含む電気的に導電性の接続経路を介して電気的に接地される請求項１４に記載の装置。
  17. 電気的な接地を提供するように構成された多数の接地端子領域を有する基板と、
    前記基板の前記多数の接地端子領域に対応する多数の第１の穴を有する補強材と、
    前記多数の接地端子領域と前記多数の第１の穴に対応する多数の第２の穴を有する接着フィルムとを備え、
    前記接着フィルムは、前記第１及び第２の穴を介して前記接地端子領域が露出されるように前記基板に前記補強材を機械的に張り付けて構成された集積回路をパッケージしたフリップチップ。
  18. 前記第１及び第２の穴の内部にはんだペーストをさらに備える請求項１７に記載の集積回路をパッケージしたフリップチップ。
  19. 前記第１及び第２の穴の内部にフラックスとはんだボールをさらに備える請求項１７に記載の集積回路をパッケージしたフリップチップ。
  20. 前記基板に電気的に接続されたダイと、
    前記ダイに熱的に接続され、前記補強材を介して前記接地端子領域に電気的に接続されたヒートスプレッダとをさらに備える請求項１７に記載の集積回路をパッケージしたフリップチップ。
JP2010548652A 2008-02-28 2008-11-20 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ Expired - Fee Related JP5226087B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/038,911 US7968999B2 (en) 2008-02-28 2008-02-28 Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US12/038,911 2008-02-28
PCT/US2008/012957 WO2009108171A1 (en) 2008-02-28 2008-11-20 Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive

Publications (3)

Publication Number Publication Date
JP2011513970A true JP2011513970A (ja) 2011-04-28
JP2011513970A5 JP2011513970A5 (ja) 2012-03-08
JP5226087B2 JP5226087B2 (ja) 2013-07-03

Family

ID=41012540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010548652A Expired - Fee Related JP5226087B2 (ja) 2008-02-28 2008-11-20 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ

Country Status (7)

Country Link
US (1) US7968999B2 (ja)
EP (1) EP2248165B1 (ja)
JP (1) JP5226087B2 (ja)
KR (1) KR101177039B1 (ja)
CN (1) CN101960586B (ja)
TW (1) TWI379364B (ja)
WO (1) WO2009108171A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037980A (ja) * 2015-08-11 2017-02-16 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
JP2019021763A (ja) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ 半導体装置、及び基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321925A1 (en) * 2008-06-30 2009-12-31 Gealer Charles A Injection molded metal ic package stiffener and package-to-package interconnect frame
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US20110292612A1 (en) * 2010-05-26 2011-12-01 Lsi Corporation Electronic device having electrically grounded heat sink and method of manufacturing the same
US8823407B2 (en) 2012-03-01 2014-09-02 Integrated Device Technology, Inc. Test assembly for verifying heat spreader grounding in a production test
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8946871B2 (en) 2012-11-07 2015-02-03 Lsi Corporation Thermal improvement of integrated circuit packages
US9607951B2 (en) 2013-08-05 2017-03-28 Mediatek Singapore Pte. Ltd. Chip package
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US9735043B2 (en) 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
US9460980B2 (en) 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
US20170053858A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Substrate on substrate package
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US20170287799A1 (en) * 2016-04-01 2017-10-05 Steven A. Klein Removable ic package stiffener
CN107708328A (zh) * 2017-06-27 2018-02-16 安徽华东光电技术研究所 提高芯片充分接地和散热的焊接方法
US20190206839A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Electronic device package
US11081450B2 (en) * 2019-09-27 2021-08-03 Intel Corporation Radiation shield around a component on a substrate
CN115116860A (zh) * 2022-06-17 2022-09-27 北京比特大陆科技有限公司 芯片封装方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223050A (ja) * 2004-02-04 2005-08-18 Toppan Printing Co Ltd 半導体パッケージ
JP2006013029A (ja) * 2004-06-24 2006-01-12 Toppan Printing Co Ltd 半導体パッケージ
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JP2770820B2 (ja) * 1996-07-01 1998-07-02 日本電気株式会社 半導体装置の実装構造
US6051888A (en) * 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
KR100576902B1 (ko) * 2000-10-02 2006-05-03 마츠시타 덴끼 산교 가부시키가이샤 카드형 기록 매체 및 그 제조 방법
US6639321B1 (en) * 2000-10-06 2003-10-28 Lsi Logic Corporation Balanced coefficient of thermal expansion for flip chip ball grid array
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US6854633B1 (en) * 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7451432B2 (en) * 2004-10-01 2008-11-11 Microsoft Corporation Transformation of componentized and extensible workflow to a declarative format

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223050A (ja) * 2004-02-04 2005-08-18 Toppan Printing Co Ltd 半導体パッケージ
JP2006013029A (ja) * 2004-06-24 2006-01-12 Toppan Printing Co Ltd 半導体パッケージ
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037980A (ja) * 2015-08-11 2017-02-16 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
JP2019021763A (ja) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ 半導体装置、及び基板

Also Published As

Publication number Publication date
US7968999B2 (en) 2011-06-28
CN101960586B (zh) 2012-07-18
JP5226087B2 (ja) 2013-07-03
WO2009108171A1 (en) 2009-09-03
TWI379364B (en) 2012-12-11
EP2248165A1 (en) 2010-11-10
TW200937539A (en) 2009-09-01
US20090218680A1 (en) 2009-09-03
CN101960586A (zh) 2011-01-26
KR20100126708A (ko) 2010-12-02
KR101177039B1 (ko) 2012-08-27
EP2248165A4 (en) 2012-04-18
EP2248165B1 (en) 2017-01-18

Similar Documents

Publication Publication Date Title
JP5226087B2 (ja) 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ
KR100384260B1 (ko) 반도체장치 및 그 제조방법
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
JP5649805B2 (ja) 半導体装置の製造方法
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
US6819566B1 (en) Grounding and thermal dissipation for integrated circuit packages
US7554197B2 (en) High frequency IC package and method for fabricating the same
US6271057B1 (en) Method of making semiconductor chip package
JP3565090B2 (ja) 半導体装置の製造方法
US8434664B2 (en) Micro-ball loading device and loading method
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US6570776B2 (en) Shielded electronics package structure with enhanced mechanical reliability
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
KR20080086178A (ko) 스택 패키지 제조 방법
JPH08236911A (ja) ボール状外部接続端子の構造
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
US7235429B2 (en) Conductive block mounting process for electrical connection
KR100648044B1 (ko) 반도체 패키지의 제조 방법
WO2008097964A1 (en) Micro-ball loading device and loading method
JPH10284514A (ja) エリアアレイパッケージ型半導体装置の構造
JPH0851128A (ja) バンプトアレイｔａｂパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120123

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees