JP2007158080A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007158080A
JP2007158080A JP2005351976A JP2005351976A JP2007158080A JP 2007158080 A JP2007158080 A JP 2007158080A JP 2005351976 A JP2005351976 A JP 2005351976A JP 2005351976 A JP2005351976 A JP 2005351976A JP 2007158080 A JP2007158080 A JP 2007158080A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005351976A
Other languages
English (en)
Other versions
JP4860994B2 (ja
Inventor
Hiroaki Okubo
宏明 大窪
Yasutaka Nakashiba
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005351976A priority Critical patent/JP4860994B2/ja
Priority to US11/607,009 priority patent/US20070126113A1/en
Publication of JP2007158080A publication Critical patent/JP2007158080A/ja
Application granted granted Critical
Publication of JP4860994B2 publication Critical patent/JP4860994B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来の半導体装置においては、半導体チップ内でのノイズの伝搬をヒートシンクが助長してしまうことが懸念される。
【解決手段】半導体装置１は、基板１０、配線１２（第１の配線）、配線１４（第２の配線）、半導体チップ２０、およびヒートシンク３０（導電性部材）を備えている。配線１２は、半導体チップ２０の内部配線と電気的に接続された配線である。一方、配線１４は、半導体チップ２０の裏面Ｓ１（第１面）と電気的に接続された配線である。これらの配線１２と配線１４とは、基板１０中において、互いに電気的に絶縁されている。基板１０上には、半導体チップ２０が設けられている。半導体チップ２０の裏面Ｓ１には、配線１４を介して所定の固定電位が与えられる。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来の半導体装置としては、例えば、特許文献１および非特許文献１に記載されたものがある。これらの文献に記載の半導体装置においては、基板上に半導体チップがフリップチップ実装されている。また、その半導体チップの裏面上には、接着剤を介してヒートシンクが設けられている。
特開２００５−２２３００８号公報 梶原護他、「ハイエンド向けＢＧＡ品をＰｂフリー化 ＲｏＨＳ指令の見直しのキッカケに」、日経エレクトロニクス、２００５年１月３日、ｐ．１１３−１２０
しかしながら、かかる半導体装置においては、半導体チップ内でのノイズの伝搬をヒートシンクが助長してしまうことが懸念される。例えば、図４に示すように、半導体基板１０２中の不純物拡散層１０６で発生したノイズがヒートシンク１０４で反射し、その反射したノイズが不純物拡散層１０８に伝わることが考えられる。或いは、図５に示すように、不純物拡散層１０６で発生したノイズが、ヒートシンク１０４の内部を通って不純物拡散層１０８に伝わることも考えられる。なお、不純物拡散層１０６は、例えば、デジタル回路領域に設けられたＰ＋拡散層であり、不純物拡散層１０８は、例えば、アナログ回路領域に設けられたＰ＋拡散層である。
本発明による半導体装置は、基板と、上記基板上に設けられた半導体チップと、上記半導体チップの上記基板と反対側の面である第１面上に設けられた導電性部材と、上記基板中に設けられ、上記半導体チップの内部配線と電気的に接続された第１の配線と、上記基板中に設けられ、上記半導体チップの上記第１面と電気的に接続された第２の配線と、を備え、上記半導体チップの上記第１面には、上記第２の配線を介して所定の固定電位が与えられ、上記基板中において、上記第１の配線と上記第２の配線とは、互いに電気的に絶縁されていることを特徴とする。
この半導体装置においては、第２の配線を介して、半導体チップの第１面に固定電位が与えられる。ここで、第２の配線は、半導体チップの内部配線と電気的に接続された配線である第１の配線と電気的に絶縁されている。換言すれば、半導体チップの第１面には、基板中の専用の配線を介して上記固定電位が与えられることになる。これにより、半導体チップ内のある領域で発生したノイズが上記第１面で吸収されるため、その第１面上に設けられた導電性部材によりノイズの伝搬が助長されてしまうのを防ぐことができる。
本発明によれば、ノイズ耐性に優れた半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、基板１０、配線１２（第１の配線）、配線１４（第２の配線）、半導体チップ２０、およびヒートシンク３０（導電性部材）を備えている。
基板１０は、例えば、プリント配線基板である。基板１０中には、配線１２および配線１４が設けられている。配線１２は、半導体チップ２０の内部配線と電気的に接続された配線である。一方、配線１４は、半導体チップ２０の裏面Ｓ１（第１面）と電気的に接続された配線である。これらの配線１２と配線１４とは、基板１０中において、互いに電気的に絶縁されている。したがって、配線１４は、半導体チップ２０の内部配線とも電気的に絶縁されている。
基板１０の裏面（半導体チップ２０と反対側の面）には、半導体装置１の外部電極端子として機能する半田バンプ１６が接続されている。半田バンプ１６は、複数設けられており、各半田バンプ１６は、配線１２または配線１４のうち何れか一方に接続されている。同図においては、一番右側の半田バンプ１６が配線１４に接続され、その他の半田バンプ１６は配線１２に接続されている。
基板１０上には、半導体チップ２０が設けられている。具体的には、半導体チップ２０は、基板１０上にフリップチップ実装されている。すなわち、半導体チップ２０は、その上面（配線層側の面）を基板１０に向けて、半田バンプ２２により基板１０に固定されている。半導体チップ２０の厚みは、例えば３００μｍ以下とされる。
この半導体チップ２０の裏面Ｓ１には、配線１４を介して所定の固定電位が与えられる。ここで、裏面Ｓ１は、半導体チップ２０の半導体基板側の面である。上記固定電位は、例えばグランド（ＧＮＤ）電位である。その場合、配線１４に接続された半田バンプ１６が、当該半導体装置１が実装される基板（例えばプリント配線基板）のＧＮＤ端子に接続される。このように基板１０中の専用の配線１４を介して半導体チップ２０の裏面Ｓ１にＧＮＤ電位が与えられる場合、そのＧＮＤを特に「理想ＧＮＤ」と呼んでもよい。
半導体チップ２０の裏面Ｓ１上には、ヒートシンク３０が設けられている。具体的には、ヒートシンク３０は、導電性接着剤３２を介して、半導体チップ２０の裏面Ｓ１に固定されている。このヒートシンク３０は、導電性の材料によって構成されている。ヒートシンク３０は、平面視で半導体チップ２０よりも大きな面積を有しており、半導体チップ２０の裏面Ｓ１の全体を覆っている。
基板１０上には、支持枠４０も設けられている。この支持枠４０は、ヒートシンク３０を支持する支持部材であり、導電性の材料によって構成されている。本実施形態において支持枠４０は、半導体チップ２０を包囲するように設けられている。上述のヒートシンク３０は、導電性接着剤３２を介して、この支持枠４０にも固定されている。
また、支持枠４０には配線１４が接続されており、これらの配線１４および支持枠４０を介して、半導体チップ２０の裏面Ｓ１に固定電位が与えられる。特に本実施形態においては、半導体チップ２０の裏面Ｓ１と支持枠４０とがヒートシンク３０を介して電気的に接続されている。したがって、配線１４および支持枠４０だけでなくヒートシンク３０をも介して、裏面Ｓ１に固定電位が与えられることになる。
また、上述の基板１０と半導体チップ２０との間の間隙には、アンダーフィル樹脂５２が充填されている。さらに、本実施形態においては、半導体チップ２０と支持枠４０との間の間隙に、サイドフィル樹脂５４が充填されている。
続いて、半導体装置１の効果を説明する。半導体装置１においては、配線１４を介して、半導体チップ２０の裏面Ｓ１に固定電位が与えられる。ここで、配線１４は、半導体チップ２０の内部配線と電気的に接続された配線である配線１２と電気的に絶縁されている。換言すれば、半導体チップ２０の裏面Ｓ１には、基板１０中の専用の配線を介して上記固定電位が与えられることになる。これにより、半導体チップ２０内のある領域で発生したノイズが裏面Ｓ１で吸収されるため、その裏面Ｓ１上に設けられたヒートシンク３０によりノイズの伝搬が助長されてしまうのを防ぐことができる。よって、ノイズ耐性に優れた半導体装置１が実現されている。ここで、上記固定電位がＧＮＤ電位である場合、半導体装置１における消費電力を小さく抑えることができる。
半導体チップ２０の厚みが３００μｍ以下である場合、充分に薄い半導体装置１を実現することができる。ところが、その場合、図４で説明した問題（反射の問題）および図５で説明した問題（短絡の問題）が顕著となってしまう。それらの図を参照して説明すると、半導体基板１０２が薄くなればなるほど、不純物拡散層１０６で発生したノイズがヒートシンク１０４まで達し易くなるからである。したがって、かかる場合には、半導体チップ２０の裏面Ｓ１でノイズを吸収することができる半導体装置１が特に有用となる。
半導体チップ２０の裏面Ｓ１の全体がヒートシンク３０で覆われている。このように半導体チップの裏面全体が導電性部材で覆われている場合、その一部のみが覆われている場合に比して、反射の問題および短絡の問題が顕著となる。したがって、この場合にも、半導体チップ２０の裏面Ｓ１でノイズを吸収することができる半導体装置１が特に有用となる。
導電性部材としてヒートシンク３０が用いられている。これにより、放熱性に優れた半導体装置１が実現されている。
基板１０上に、ヒートシンク３０を支持する支持枠４０が設けられている。これにより、充分な機械的強度を有する半導体装置１が実現されている。また、機械的強度を確保しつつ、ヒートシンク３０の大面積化を図ることができるので、半導体装置１の放熱性を一層向上させることができる。さらに、本実施形態においては、半導体チップ２０と支持枠４０との間にサイドフィル樹脂５４が設けられているため、半導体装置１の機械的強度が一層向上している。
半導体チップ２０の裏面Ｓ１には、支持枠４０を介して固定電位が与えられる。すなわち、支持枠４０は、裏面Ｓ１に固定電位を与えるための経路としても機能している。これにより、簡略な構造で、裏面Ｓ１に固定電位を与えることができる。
ところで、従来の半導体装置においては、反射の問題および短絡の問題の他にも、次のような問題が発生し得る。すなわち、ヒートシンクがアンテナとして機能し、そのヒートシンクが拾ったノイズが半導体チップまで伝搬してしまうという問題（アンテナの問題）である。この点、半導体装置１によれば、配線１４を介して半導体チップ２０の裏面Ｓ１に固定電位が与えられるので、この問題をも解決することができる。
また、近年では、半導体チップからヒートシンクに至る経路の熱伝導性を良好にして放熱性を向上させるべく、それらの間に介在する部材として低抵抗な部材（例えばＡｕからなる部材）が用いられる傾向にある。実際、半導体装置１においても、半導体チップ２０とヒートシンク３０との間に、導電性接着剤３２が設けられている。ところが、かかる部材も、ヒートシンクと同様に、半導体チップ内でのノイズの伝搬を助長させ得るものである。それゆえ、それが低抵抗になればなるほど、上述した各種の問題（反射、短絡およびアンテナの問題）が顕著となってしまう。したがって、この場合にも、半導体チップ２０の裏面Ｓ１でノイズを吸収することができる半導体装置１が特に有用となる。
半導体チップ２０は、基板１０上にフリップチップ実装されている。フリップチップ実装の場合、半導体チップで発生した熱の放散を促すべく、その裏面にヒートシンクが設けられることが多い。したがって、そのヒートシンクを介したノイズの伝搬を防ぐことのできる半導体装置１が特に有用である。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては半導体チップ２０の裏面Ｓ１にヒートシンク３０を介して固定電位が与えられる構成を示したが、図２に示すように、ヒートシンク３０を介することなく固定電位が与えられる構成としてもよい。同図においては、半導体チップ２０から支持枠４０にかけて導電性接着剤３２が連続して設けられているため、この導電性接着剤３２を介して半導体チップ２０と支持枠４０とが直接に電気的に接続されている。
また、上記実施形態においては導電性部材として平板状のものを示したが、図３に示すように、導電性部材は表面に凹凸が設けられたものであってもよい。同図においては、ヒートシンク３０の一面（半導体チップ２０と反対側の面）にフィンが形成されており、そのフィンが上記凹凸を構成している。
本発明による半導体装置の一実施形態を示す断面図である。 実施形態の変形例に係る半導体装置を示す断面図である。 実施形態の変形例に係る半導体装置を示す断面図である。 従来の半導体装置における課題を説明するための断面図である。 従来の半導体装置における課題を説明するための断面図である。
符号の説明
１ 半導体装置
１０ 基板
１２ 配線
１４ 配線
１６ 半田バンプ
２０ 半導体チップ
２２ 半田バンプ
３０ ヒートシンク
３２ 導電性接着剤
４０ 支持枠
５２ アンダーフィル樹脂
５４ サイドフィル樹脂

Claims (8)

  1. 基板と、
    前記基板上に設けられた半導体チップと、
    前記半導体チップの前記基板と反対側の面である第１面上に設けられた導電性部材と、
    前記基板中に設けられ、前記半導体チップの内部配線と電気的に接続された第１の配線と、
    前記基板中に設けられ、前記半導体チップの前記第１面と電気的に接続された第２の配線と、を備え、
    前記半導体チップの前記第１面には、前記第２の配線を介して所定の固定電位が与えられ、
    前記基板中において、前記第１の配線と前記第２の配線とは、互いに電気的に絶縁されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記固定電位は、グランド電位である半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記半導体チップの厚みは、３００μｍ以下である半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記導電性部材は、前記半導体チップの前記第１面の全体を覆っている半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記導電性部材は、ヒートシンクである半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記ヒートシンクは、導電性接着剤を介して前記半導体チップの前記第１面に固定されている半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記基板上に設けられ、前記導電性部材を支持する導電性の支持部材を備え、
    前記半導体チップの前記第１面には、前記第２の配線および前記支持部材を介して、前記固定電位が与えられる半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記半導体チップは、前記基板上にフリップチップ実装されている半導体装置。
JP2005351976A 2005-12-06 2005-12-06 半導体装置 Expired - Fee Related JP4860994B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005351976A JP4860994B2 (ja) 2005-12-06 2005-12-06 半導体装置
US11/607,009 US20070126113A1 (en) 2005-12-06 2006-12-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351976A JP4860994B2 (ja) 2005-12-06 2005-12-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2007158080A true JP2007158080A (ja) 2007-06-21
JP4860994B2 JP4860994B2 (ja) 2012-01-25

Family

ID=38117883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351976A Expired - Fee Related JP4860994B2 (ja) 2005-12-06 2005-12-06 半導体装置

Country Status (2)

Country Link
US (1) US20070126113A1 (ja)
JP (1) JP4860994B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011513970A (ja) * 2008-02-28 2011-04-28 エルエスアイ コーポレーション はんだとフィルム接着剤を用いてヒートスプレッダ／補強材をフリップチップパッケージに接地する方法
JP2019021763A (ja) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ 半導体装置、及び基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US9460980B2 (en) 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
CN111092062B (zh) * 2018-10-24 2021-06-08 欣兴电子股份有限公司 晶片封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH07202064A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JPH11145333A (ja) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd 半導体装置
JP2000183208A (ja) * 1998-12-10 2000-06-30 Kyocera Corp 電子部品収納用パッケージ
JP2003068899A (ja) * 2001-08-29 2003-03-07 Pfu Ltd Ｌｓｉパッケージ
JP2003086737A (ja) * 2001-09-11 2003-03-20 Toshiba Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US6351389B1 (en) * 1996-05-07 2002-02-26 Sun Microsystems, Inc. Device and method for packaging an electronic device
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3466443B2 (ja) * 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP2001035957A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法
TW478119B (en) * 2000-06-26 2002-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having heat sink which can be anchored on the substrate
US6580167B1 (en) * 2001-04-20 2003-06-17 Amkor Technology, Inc. Heat spreader with spring IC package
EP1263043A1 (en) * 2001-05-30 2002-12-04 Alcatel Electronic element with a shielding
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
CA2409912C (en) * 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
US6956285B2 (en) * 2003-01-15 2005-10-18 Sun Microsystems, Inc. EMI grounding pins for CPU/ASIC chips
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US20060002092A1 (en) * 2004-07-02 2006-01-05 Tyco Electronics Power Systems, Inc., A Nevada Corporation Board mounted heat sink using edge plating
US20060091516A1 (en) * 2004-11-01 2006-05-04 Akira Matsunami Flexible leaded stacked semiconductor package
US7388284B1 (en) * 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH07202064A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JPH11145333A (ja) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd 半導体装置
JP2000183208A (ja) * 1998-12-10 2000-06-30 Kyocera Corp 電子部品収納用パッケージ
JP2003068899A (ja) * 2001-08-29 2003-03-07 Pfu Ltd Ｌｓｉパッケージ
JP2003086737A (ja) * 2001-09-11 2003-03-20 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011513970A (ja) * 2008-02-28 2011-04-28 エルエスアイ コーポレーション はんだとフィルム接着剤を用いてヒートスプレッダ／補強材をフリップチップパッケージに接地する方法
JP2019021763A (ja) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ 半導体装置、及び基板

Also Published As

Publication number Publication date
US20070126113A1 (en) 2007-06-07
JP4860994B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US20060249852A1 (en) Flip-chip semiconductor device
KR101332866B1 (ko) 반도체 장치
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
JP2010161102A (ja) 半導体装置
JP4860994B2 (ja) 半導体装置
JP2001110926A (ja) フリップチップパッケージ
US20070108594A1 (en) Semiconductor apparatus
US7723843B2 (en) Multi-package module and electronic device using the same
TWI286832B (en) Thermal enhance semiconductor package
JP2010225943A (ja) 半導体装置
JP2010147382A (ja) 電子装置
JP6422736B2 (ja) パワーモジュール
TWI509756B (zh) 薄膜覆晶封裝結構
JP2006120996A (ja) 回路モジュール
JP2007281201A (ja) 半導体装置
JP3519285B2 (ja) 半導体装置
JP2008124072A (ja) 半導体装置
JP2004128356A (ja) 半導体装置
JP2013004756A (ja) 素子実装用基板
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
TW200952135A (en) Integrated circuit package module and method of the same
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2005228811A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R150 Certificate of patent or registration of utility model

Ref document number: 4860994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees