JPH07202064A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07202064A
JPH07202064A JP5337420A JP33742093A JPH07202064A JP H07202064 A JPH07202064 A JP H07202064A JP 5337420 A JP5337420 A JP 5337420A JP 33742093 A JP33742093 A JP 33742093A JP H07202064 A JPH07202064 A JP H07202064A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
mounting portion
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5337420A
Other languages
English (en)
Other versions
JP3073644B2 (ja
Inventor
Hiroyuki Kozono
浩由樹 小園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP05337420A priority Critical patent/JP3073644B2/ja
Publication of JPH07202064A publication Critical patent/JPH07202064A/ja
Priority to US08/688,823 priority patent/US5619070A/en
Application granted granted Critical
Publication of JP3073644B2 publication Critical patent/JP3073644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】 【目的】良好な放熱性を保ちつつ、基板電位を与える裏
面電極を形成することを可能にした半導体装置を提供す
ることである。 【構成】半導体装置は半導体チップ１１と、半導体チッ
プ１１の裏面を導電性接着剤１２を介して接合しかつ角
部に突起部１３ａを有する半導体チップ搭載板１３と、
半導体チップ搭載板１３を接着剤１４を介して接合する
放熱板１５と、バンプ１６、１７を介して半導体チップ
１１及び半導体搭載板１３を接続する導電路形成部材１
８とを含む。半導体チップ搭載板１３は、絶縁性板１３
１と半導体チップ１１を接合する側の面を被覆する金属
層１３２とからなり、突起部１３ａは、半導体チップ１
１を接合した際に、突起部１３ａの底面と半導体チップ
１１の表面との高さが一致するように形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
基板電位を与えるための裏面電極を有する半導体チップ
を搭載する半導体装置に関するものである。
【０００２】
【従来の技術】半導体チップから発生する熱を放熱する
には、半導体チップの裏面から熱を外部に伝達すること
が効率のよい方法である。ところで、半導体基板に特定
の電位を与えたりする場合、半導体チップの裏面に裏面
電極を設けることが望ましいことも知られている。しか
しながら、裏面を用いて、放熱を行うことと裏面電極を
形成することとを同時に行うことは困難である。
【０００３】以下、従来の構造を図４を参照して説明す
る。半導体装置は、半導体チップ１０１と、該半導体チ
ップ１０１の裏面にバッファ−１０２を介して接合され
た半導体チップ搭載板１０３と、半導体チップ１０１の
表面をバンプ１０４を介して接合された導電路形成部材
１０５と、それらを封止する封止樹脂１０６とからな
る。導電路形成部材１０５は、半導体チップ１０１と対
向する側の面（表面）及び内部に導電路１０７が形成さ
れており、裏面にはそれら導電路１０７と各々接続され
る外部端子用バンプ１０８が設けられている。バッファ
−１０２は弾力がありかつ熱伝導率の高い材料により形
成されている。
【０００４】このような構造であると、半導体チップ１
０１から発生する熱はバッファ−１０２及び半導体チッ
プ搭載板１０３から放散され、高放熱を実現するのに有
利な構造である。しかし、本構造では、半導体チップ１
０１に裏面電極を形成することは不可能である。そのた
め、半導体基板に特定の電位を与えるためには、裏面電
極を形成することが望ましいが、本構造では裏面に形成
すべき電極を表面に形成している。従って、チップサイ
ズを増大させることになると共に、半導体チップ１０１
のプロセス上半導体基板に負担となっている。
【０００５】
【発明が解決しようとする課題】本発明は、良好な放熱
性を保ちつつ、基板電位を与える裏面電極を形成するこ
とを可能にした半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、裏面に裏面電極を有する半導体チップと、上記半導
体チップの裏面を接合しかつ少なくとも上記半導体チッ
プと接合する第１の面が金属でありかつ上記第１の面の
周辺部分に少なくとも突起部を有する半導体搭載部と、
上記半導体搭載部の第２の面を接続する放熱板と、上記
半導体チップ及び上記半導体搭載部と接続しかつ表面及
び内部に導電路を有する導電路形成部材とを含み、上記
突起部の表面と上記半導体チップの表面とは水平な位置
である。また、上記突起物は上記半導体搭載部の周辺部
分に配置され、例えば４隅に形成される。
【０００７】
【作用】上記半導体装置によれば、上記半導体チップの
裏面は上記半導体搭載部の上記金属部分に接合されてお
り、上記裏面電極は上記半導体搭載部の上記突起部にお
いて上記導電路形成部材と接続する。また、半導体チッ
プからの熱は上記半導体搭載部を介して上記放熱板より
放散される。従って、半導体チップの裏面に裏面電極を
形成することができると共にその裏面より熱を放散する
ことができる。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。本発明による第１の実施例を図１より説明す
る。同図（ａ）によれば、半導体装置は、半導体チップ
１１と、半導体チップ１１の裏面を導電性接着剤１２を
介して接合しかつ周辺部、例えば角部に突起部１３ａ
（同図（ｂ））を有する半導体チップ搭載板１３と、半
導体チップ搭載板１３を接着剤１４を介して接合する放
熱板１５と、半導体チップ１１表面の図示しないパッド
電極上に形成されたバンプ１６及び半導体チップ搭載板
１３の突起部１３ａ上に形成されたバンプ１７と、それ
らバンプ１６、１７を介して半導体チップ１１及び半導
体搭載板１３と接続する導電路形成部材１８と、半導体
チップ１１を封止する封止樹脂１９とからなる。導電路
形成部材１８は、半導体チップ１１と対向する側の面
（表面）とその内部に導電路１８１が形成されており、
裏面には導電路１８１にそれぞれ接続する外部端子用バ
ンプ２０が形成されている。半導体チップ１１及び半導
体搭載板１３の突起部１３ａは、それぞれバンプ１６、
１７を介して導電路１８１に接続される。
【０００９】次に、同図（ｂ）を参照して、半導体チッ
プ搭載板１３を詳細を説明する。半導体チップ搭載板１
３は、絶縁性板１３１と半導体チップ１１を接合する側
の面を被覆する金属層１３２とからなり、半導体チップ
１１と接合される側の周辺部分は凸状の突起部１３ａが
設けられた構造である。絶縁性板１３１として、熱伝導
率が高く絶縁性の高いセラミックが用いられている。突
起部１３ａは、半導体チップ１１を接合した際に、突起
部１３ａの底面と半導体チップ１１の表面との高さが一
致するように形成される。突起部１３ａの高さは、半導
体チップ１１の厚さ＋接着剤１４の厚さに相当する。
【００１０】同図（ｃ）によれば、半導体チップ１１は
半導体チップ搭載板１３の中央に導電性接着剤１２によ
り接合され、半導体チップ搭載板１３は放熱板に接着剤
１４により接合される。半導体チップ搭載板１３の突起
部１３ａ上及び半導体チップ１１の上記パッド電極上
に、バンプ１６，１７が同一の高さに形成される。
【００１１】また、本半導体装置を形成において、図３
に示すような状態、バンプ１６，１７が形成された状態
で、放熱板１５側を導電路形成部材１８に押し付けてバ
ンプ１６，１７をそれぞれ導電路１８１に接続させてい
る。それゆえ、突起部１３ａの高さを上述のように規定
することにより、半導体チップ１１を押し潰したりする
ことなく、容易に導電路形成部材１８と接続することが
できる。
【００１２】このような構造の半導体装置であると、半
導体チップ１１の裏面に裏面電極を形成することができ
る。その裏面電極は金属層１３２と接続し、バンプ１７
及び電導路１８１を介して外部端子用バンプ２０に電気
的に接続される。また、半導体チップ１１から発生する
熱は、半導体チップ搭載板１３を介して放熱板１５より
放散される。半導体チップ搭載板１３の絶縁性板１３１
はセラミックであり、放熱板１５はＣｕ等からなるた
め、放熱性がよい。
【００１３】更に、外部に放熱フィンを取り付ける場合
でも、フィンを電気的に中立とすることが可能となり、
ひいては集積回路の高周波での動作特性を向上されるこ
とが可能である。
【００１４】次に、本発明による第２の実施例を図２を
参照して説明する。但し、第１の実施例と異なるところ
のみを説明する。本実施例における半導体チップ搭載部
２１は、第１の実施例における半導体チップ搭載板１３
と放熱板１５とに相当する。半導体チップ搭載部２１
は、放熱性に優れたＣｕＷ，Ｃｕ等の金属から作成され
ており、その周辺部には突起部２１ａが形成されてい
る。半導体チップ１１は導電性接着剤１２を介して半導
体チップ搭載板２１に接合される。同図（ｂ）に示すよ
うに、突起部２１ａ上にはバンプ１７、半導体チップ１
１のパッド電極上にはバンプ１６が形成される。
【００１５】更に、本発明による第３の実施例を図３を
参照して説明する。但し、第１の実施例と異なるところ
のみを説明する。本実施例における半導体チップ搭載部
３１は、第１の実施例における半導体チップ搭載板１３
と同様に、セラミック系の絶縁性板３１１と、半導体チ
ップ１１と接合する面を被覆する金属層３１２とからな
り、周辺部に突起部３１ａが設けられている。本構造の
半導体装置であると、半導体チップ１１から発生する熱
は半導体チップ搭載部３１から放散され、半導体チップ
１１の裏面電極は金属層３１２、バンプ１７及び電導路
１８１を介して外部端子用バンプ２０に接続される。
尚、各実施例における突起部は、４隅に設けた例である
が、突起部は任意の位置の設けることができるのはいう
までもない。
【００１６】
【発明の効果】本発明によれば、半導体チップの裏面に
裏面電極を形成することと裏面からの放熱とを同時に行
うことができる。裏面電極を形成することにより、チッ
プサイズの小型化につながる。また、裏面電極を含め半
導体チップに形成された電極を導電路形成部材にバンプ
を介して接続することができ、高密度実装を図ることが
できる。
【図面の簡単な説明】
【図１】本発明による第１の実施例を模式的に示す断面
図（ａ）と、（ａ）中の半導体チップ搭載板部分を拡大
した断面図（ｂ）と、（ａ）を半導体チップ表面方向か
らみた部分平面図（ｃ）である。
【図２】本発明による第２の実施例を模式的に示す断面
図（ａ）と、（ａ）を半導体チップ表面方向からみた部
分平面図（ｂ）である。
【図３】本発明による第３の実施例を模式的に示す断面
図である。
【図４】従来における半導体装置を示す断面図である。
【符号の説明】
１１…半導体チップ、１２…導電性接着剤、１３…半導
体チップ搭載板 １３ａ…突起部、１３１…絶縁性板、１３２…金属層 １４…接着剤、１５…放熱板、１６，１７…バンプ １８…導電路形成部材、１８１…導電路 １９…封止樹脂、２０…外部端子用バンプ ２１…半導体チップ搭載部、２１ａ…突起部 ３１…半導体チップ搭載部、３１ａ…突起部 ３１１…絶縁性板、３３２…金属層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板電位を与えるための裏面電極を有す
    る半導体チップと、上記半導体チップの裏面を接合しか
    つ少なくとも上記半導体チップと接合する第１の面が金
    属でありかつ上記第１の面の周辺部分に少なくとも突起
    部を有する半導体搭載部と、上記半導体搭載部の第２の
    面に接続される放熱板と、上記半導体チップ及び上記半
    導体搭載部と接続しかつ表面及び内部に導電路を有する
    導電路形成部材とを具備する半導体装置。
  2. 【請求項２】 上記突起部の表面と上記半導体チップの
    表面とは同じ高さに位置することを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 上記突起部と上記半導体チップに設けれ
    たパッド電極は、それぞれバンプを介して上記導電路に
    接続されることを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 上記半導体搭載部は、セラミック系の絶
    縁性板と上記半導体チップと対向する面を被覆する金属
    層からなることを特徴とする請求項１記載の半導体装
    置。
  5. 【請求項５】 上記半導体搭載部と上記放熱板とは一体
    成形され、かつ放熱性の高い金属からなることを特徴と
    する請求項１記載の半導体装置。
  6. 【請求項６】 上記半導体搭載部と上記放熱板とは一体
    成形され、かつセラミック系の絶縁性板と上記半導体チ
    ップと対向する面を被覆する金属層からなることを特徴
    とする請求項１記載の半導体装置。
JP05337420A 1993-12-28 1993-12-28 半導体装置 Expired - Fee Related JP3073644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05337420A JP3073644B2 (ja) 1993-12-28 1993-12-28 半導体装置
US08/688,823 US5619070A (en) 1993-12-28 1996-07-31 Semiconductor device which radiates heat and applies substrate potential from rear surface of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05337420A JP3073644B2 (ja) 1993-12-28 1993-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH07202064A true JPH07202064A (ja) 1995-08-04
JP3073644B2 JP3073644B2 (ja) 2000-08-07

Family

ID=18308469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05337420A Expired - Fee Related JP3073644B2 (ja) 1993-12-28 1993-12-28 半導体装置

Country Status (2)

Country Link
US (1) US5619070A (ja)
JP (1) JP3073644B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US7122887B2 (en) 2000-04-04 2006-10-17 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
USRE39426E1 (en) 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置
US7368325B2 (en) 2005-04-21 2008-05-06 International Rectifier Corporation Semiconductor package
US7397137B2 (en) 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7524701B2 (en) 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
USRE41559E1 (en) 2001-10-10 2010-08-24 International Rectifier Corporation Semiconductor device package with improved cooling
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
JP2014049689A (ja) * 2012-09-03 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
CN103887251A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5789813A (en) * 1996-09-30 1998-08-04 Lsi Logic Corporation Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6130477A (en) * 1999-03-17 2000-10-10 Chen; Tsung-Chieh Thin enhanced TAB BGA package having improved heat dissipation
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6262489B1 (en) * 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
JP4386522B2 (ja) * 2000-01-26 2009-12-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
CN100521171C (zh) * 2004-10-21 2009-07-29 财团法人工业技术研究院 一种元件的封装接合结构
TWI296424B (en) * 2006-05-10 2008-05-01 Siliconware Precision Industries Co Ltd Semiconductor device, chip structure thereof and method for manufacturing the same
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8241964B2 (en) 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
TW201417649A (zh) * 2012-10-29 2014-05-01 Via Tech Inc 晶片封裝結構及封裝用線路板製造方法
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US9576942B1 (en) 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820013A (en) * 1987-01-06 1989-04-11 Alps Electric Co., Ltd. LED array head
US5444300A (en) * 1991-08-09 1995-08-22 Sharp Kabushiki Kaisha Semiconductor apparatus with heat sink
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE39426E1 (en) 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US7122887B2 (en) 2000-04-04 2006-10-17 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7253090B2 (en) 2000-04-04 2007-08-07 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7476979B2 (en) 2000-04-04 2009-01-13 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
USRE41559E1 (en) 2001-10-10 2010-08-24 International Rectifier Corporation Semiconductor device package with improved cooling
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7524701B2 (en) 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US8097938B2 (en) 2005-04-20 2012-01-17 International Rectifier Corporation Conductive chip-scale package
US7368325B2 (en) 2005-04-21 2008-05-06 International Rectifier Corporation Semiconductor package
US8061023B2 (en) 2005-04-21 2011-11-22 International Rectifier Corporation Process of fabricating a semiconductor package
US9799623B2 (en) 2005-04-21 2017-10-24 Infineon Technologies Americas Corp. Semiconductor package with conductive clip
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置
JP2014049689A (ja) * 2012-09-03 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
CN103887251A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺
CN103887251B (zh) * 2014-04-02 2016-08-24 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺

Also Published As

Publication number Publication date
US5619070A (en) 1997-04-08
JP3073644B2 (ja) 2000-08-07

Similar Documents

Publication Publication Date Title
JP3073644B2 (ja) 半導体装置
US6933612B2 (en) Semiconductor device with improved heatsink structure
JP2003258166A (ja) 半導体装置
JP2931741B2 (ja) 半導体装置
JP2002270717A (ja) 半導体装置
JPH06177320A (ja) 半導体装置
JP2002217364A (ja) 半導体実装構造
JPH01117049A (ja) 集積回路素子冷却装置
JPH09199629A (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH07263618A (ja) 混成集積回路装置
JPH08264688A (ja) 半導体用セラミックパッケージ
JPH0382060A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JPH05315467A (ja) 混成集積回路装置
JPH0487354A (ja) 半導体装置
JPH08186199A (ja) 樹脂封止型半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2962575B2 (ja) 半導体装置
JP2000138340A (ja) ハイブリッドモジュール
JPH03191554A (ja) 半導体装置
JP2004247669A (ja) 半導体装置の実装構造
JPH0831986A (ja) 放熱板付半導体装置
JPH04320052A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees