TW201417649A - 晶片封裝結構及封裝用線路板製造方法 - Google Patents

晶片封裝結構及封裝用線路板製造方法 Download PDF

Info

Publication number
TW201417649A
TW201417649A TW101139966A TW101139966A TW201417649A TW 201417649 A TW201417649 A TW 201417649A TW 101139966 A TW101139966 A TW 101139966A TW 101139966 A TW101139966 A TW 101139966A TW 201417649 A TW201417649 A TW 201417649A
Authority
TW
Taiwan
Prior art keywords
wafer
bonding region
thermally conductive
conductive
bumps
Prior art date
Application number
TW101139966A
Other languages
English (en)
Inventor
Wen-Yuan Chang
Hung-Chieh Tsai
Kuo-Ying Tsai
Ting-You Wei
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW101139966A priority Critical patent/TW201417649A/zh
Priority to CN201210495592.XA priority patent/CN103794570A/zh
Publication of TW201417649A publication Critical patent/TW201417649A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

一種晶片封裝結構，其包括一線路板、一晶片結構以及一導熱蓋。線路板具有一晶片接合區、不重疊於晶片接合區的一導熱接合區、一導電圖案、一導熱圖案、多個導電擬凸塊、多個第一導熱擬凸塊及多個第二導熱擬凸塊。導電圖案位於晶片接合區內。導熱圖案從晶片接合區延伸至導熱接合區。導電擬凸塊及第一導熱擬凸塊位於晶片接合區內，且第二導熱擬凸塊位於導熱接合區內。晶片結構電耦接至導電擬凸塊，且熱耦接至第一導熱擬凸塊。導熱蓋罩覆於晶片結構，且熱耦接至第二導熱擬凸塊。上述之晶片封裝結構之封裝用線路板製造方法亦被提出。

Description

晶片封裝結構及封裝用線路板製造方法
本發明是有關於一種封裝結構及線路板製造方法，且特別是有關於一種晶片封裝結構及其封裝用線路板的製造方法。
在半導體產業中，積體電路(Integrated Circuits，IC)的生產，主要分為二個階段：積體電路的製作以及積體電路的封裝等。裸晶片係經由晶圓(Wafer)製作、電路設計、光罩製作以及切割晶圓等步驟而完成，而每一顆由晶圓切割所形成的裸晶片，經由裸晶片上之焊墊與外部訊號電性連接後，再以封膠材料將裸晶片包覆著。封裝之目的在於防止裸晶片受到濕氣、熱量、雜訊的影響，並提供裸晶片與外部電路，比如與印刷電路板或其他封裝用線路基板之間電性連接的媒介，如此即完成積體電路的封裝步驟。
為了連接上述之裸晶片和封裝用線路基板，通常會使用導線或凸塊作為接合之媒介。隨著晶片積集度的增加，多晶片模組(Multi-Chip Module，MCM)封裝已逐漸成為未來封裝型態的主要趨勢。多晶片模組封裝可將多個晶片堆疊地封裝在一塊封裝用線路基板上。然而，在上述之多晶片模組封裝中，由於多個晶片排列緊密且操作時各晶片均會產生熱，因此所產生的熱量遠比單一晶片封裝來得高許多。若是不能有效解決多晶片模組的散熱問題，將導致 模組溫度過高，最後會造成晶片無法運作。因此，如何提高散熱效率是多晶片模組封裝的重要課題。
本發明提供一種晶片封裝結構，其具有高散熱效率。
本發明提供一種封裝用線路板的製造方法，其所製作出的封裝用線路板可幫助封裝於其上之晶片散熱。
本發明提出一種晶片封裝結構，其包括一線路板、一晶片結構以及一導熱蓋。線路板具有一晶片接合區、不重疊於晶片接合區的一導熱接合區、一導電圖案、一導熱圖案、多個導電擬凸塊、多個第一導熱擬凸塊及多個第二導熱擬凸塊。導電圖案位於晶片接合區內。導熱圖案從晶片接合區延伸至導熱接合區。導電擬凸塊及第一導熱擬凸塊位於晶片接合區內，且第二導熱擬凸塊位於導熱接合區內。晶片結構電耦接至導電擬凸塊，且熱耦接至第一導熱擬凸塊。導熱蓋罩覆於晶片結構，且熱耦接至第二導熱擬凸塊。
本發明提出一種封裝用線路板製造方法，其包括下列步驟。首先，提供一線路板。線路板具有一晶片接合區、不重疊於晶片接合區的一導熱接合區、一導熱圖案及一防焊層。導熱圖案從晶片接合區延伸至導熱接合區。防焊層具有至少一第一防焊開口及至少一第二防焊開口。第一防焊開口暴露位在晶片接合區之部分導熱圖案，且第二防焊開口暴露位在導熱接合區之部分導熱圖案。接著，形成一 圖案化光阻層於防焊層上。圖案化光阻層具有一第一光阻開口及一第二光阻開口。第一光阻開口及第二光阻開口分別暴露第一防焊開口及第二防焊開口。同時填充導熱材料於第一光阻開口及第二光阻開口內，以形成一第一導熱擬凸塊及一第二導熱擬凸塊。接著，移除圖案化光阻層。
基於上述，本發明將線路板劃分為彼此不重疊之晶片接合區及導熱接合區，並利用由晶片接合區延伸至導熱接合區之導熱圖案以及與其熱耦接之第一導熱擬凸塊，將晶片結構所產生之熱能從晶片接合區傳導至位於導熱接合區之第二導熱擬凸塊，再透過與第二導熱擬凸塊熱耦接之導熱蓋將熱能傳導至外部，以進行散熱。因此，本發明提供了晶片結構額外的熱傳導路徑，進而提高晶片封裝結構的散熱效率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明之一實施例之一種晶片封裝結構的局部剖面示意圖。圖2是圖1之晶片封裝結構於區域A之局部放大示意圖。請同時參照圖1及圖2，在本實施例中，晶片封裝結構100包括一線路板110、一晶片結構120以及一導熱蓋130。線路板110具有一晶片接合區111、不重疊於晶片接合區111的一導熱接合區112、一導電圖案113、一導熱圖案114、多個導電擬凸塊115、多個第一導 熱擬凸塊116及多個第二導熱擬凸塊117。導電圖案113位於晶片接合區111內，在本發明之其他實施例中，導電圖案113亦可由晶片接合區111延伸至晶片接合區111外，以與其他外部電路電性連接。導熱圖案114則從晶片接合區111延伸至導熱接合區112。
圖3是依照本發明之一實施例之一種線路板之晶片接合區及導熱接合區的俯視示意圖。圖4是依照本發明之另一實施例之一種線路板之晶片接合區及導熱接合區的俯視示意圖。在本實施例中，線路板110之晶片接合區111及導熱接合區112可如圖3所示之方式配置，意即，導熱接合區112環繞晶片接合區111的周圍設置，且導熱接合區112不與晶片接合區111重疊。除此之外，線路板110之晶片接合區111及導熱接合區112亦可如圖4所示之方式配置，意即，導熱接合區112不連續地環繞晶片接合區111。在本發明之其他未繪示之實施例中，導熱接合區112更可僅設置於晶片接合區111之其中一側而不環繞晶片接合區111。在此須說明的是，圖3及圖4僅用以舉例說明，本發明並不限定導熱接合區112與晶片接合區111間之設置關係。只要導熱接合區112不與晶片接合區111重疊，且可使導熱圖案114從晶片接合區111延伸至導熱接合區112者，皆在本發明之保護範圍。
實際而言，導電圖案113及導熱圖案114可為同一圖案化金屬層，也就是說，導電圖案113及導熱圖案114可由同一金屬層經由圖案化步驟而同時形成。在本實施例 中，導熱圖案114例如為虛置圖案(dummy pattern)或接地圖案，意即，導熱圖案114可為不與其他線路做電性連接之圖案，或是與線路板110之電位參考點連接之圖案。如圖2所示，導電擬凸塊115及第一導熱擬凸塊116位於晶片接合區111內，且第二導熱擬凸塊117位於導熱接合區112內。在本實施例中，晶片封裝結構，更包括多個銲料凸塊140，晶片結構120可經由銲料凸塊140連接至導電擬凸塊115與第一導熱擬凸塊116。如此，晶片結構120即可經由部分銲料凸塊140電耦接至導電擬凸塊115，並經由其他銲料凸塊140熱耦接至第一導熱擬凸塊116。
承上述，導熱蓋130罩覆於晶片結構120，且熱耦接至第二導熱擬凸塊117。在本實施例中，導熱蓋130可經由一導熱層150熱耦接至第二導熱擬凸塊117，其中，導熱層150的材料包括環氧化合物(epoxy)或銲料(solder)等導熱材料。詳細而言，導熱蓋130可具有一肩部132，且肩部132熱搭接在晶片結構120的邊緣，因此晶片結構120所產生的熱能亦可由肩部132傳導至導熱蓋130，即另一熱傳導途徑。此外，晶片封裝結構100更包括至少一散熱鰭片160，其與導熱蓋130相連接，使晶片產生的熱能可傳導至導熱蓋130，再經由散熱鰭片160散逸至外部。在本實施例中，晶片結構120可包括依序堆疊之多個晶片，換句話說，晶片結構120可為一多晶片堆疊結構。具體而言，本實施例之多晶片堆疊封裝可包括多個動態隨機存取記憶體(dynamic random access memory，DRAM)晶 片以及一邏輯晶片。一般而言，邏輯晶片為晶片結構120中離線路板110最近之晶片，而邏輯晶片所產生的熱能通常較DRAM晶片所產生的熱能大。如此，離線路板110最近之晶片所產生之熱能便可透過第一導熱擬凸塊116、導熱圖案114以及第二導熱擬凸塊117所形成之熱傳導途徑將熱能傳導至導熱蓋130，而減少透過其上方之多個晶片將熱能往上傳導至覆蓋晶片結構120的導熱蓋130。
如此設置，晶片結構120所產生之熱能，即可經由與其熱耦接之第一導熱擬凸塊116傳導至導熱圖案114，而導熱圖案114再將熱能從晶片接合區111傳導至位於導熱接合區112之第二導熱擬凸塊117，再經由與第二導熱擬凸塊117熱耦接之導熱蓋130將熱能傳導至外部。因此，本實施例提供了晶片封裝結構100另一熱傳導路徑，進而增進了晶片封裝結構100的散熱效率。
圖5A至圖5F是依照本發明之一實施例之一種封裝用線路板製造方法的剖面示意圖。在此須說明的是，本實施例僅用以舉例說明前述實施例之晶片封裝結構100的部分製作流程，也就是前述實施例中用以封裝之線路板的部份製作流程。本實施例之封裝用線路板製造方法包括下列步驟：首先，提供如圖5A所示之一線路板110。線路板110具有一晶片接合區111、不重疊於晶片接合區111的一導熱接合區112、一導熱圖案114及一防焊層170。導熱圖案114從晶片接合區111延伸至導熱接合區112。防焊層170具有至少一第一防焊開口172及至少一第二防焊開口 174，其中，第一防焊開口172暴露位在晶片接合區111之部分導熱圖案114，且第二防焊開口174暴露位在導熱接合區112之部分導熱圖案114。
承上述，請接續參照圖5B，形成一電鍍種子層190，其中，電鍍種子層190覆蓋圖案化光阻層180及被暴露之導熱圖案114上。接著，再如圖5C所示，形成一圖案化光阻層180於防焊層170及覆蓋防焊層170之電鍍種子層190上。圖案化光阻層180具有一第一光阻開口182及一第二光阻開口184。第一光阻開口182及第二光阻開口184分別暴露第一防焊開口172及第二防焊開口174。接著，請再參照圖5D，藉由電鍍種子層190進行電鍍，以同時填充導熱材料於第一光阻開口182及第二光阻開口184內，以形成一第一導熱擬凸塊116及一第二導熱擬凸塊117。接著，請同時參照圖5E及圖5F，移除圖案化光阻層180，之後，再移除防焊層170上未被第一導熱擬凸塊116及第二導熱擬凸塊117所覆蓋的部分電鍍種子層190。如此，即同時完成晶片封裝結構100中之第一導熱擬凸塊116及第二導熱擬凸塊117的製作。在本實施例中，導電擬凸塊115可與第一導熱擬凸塊116及第二導熱擬凸塊117同時形成。
綜上所述，本發明將線路板劃分為彼此不重疊之晶片接合區及導熱接合區，並利用由晶片接合區延伸至導熱接合區之導熱圖案以及與其熱耦接之第一導熱擬凸塊，將晶片結構所產生之熱能從晶片接合區傳導至位於導熱接合區 之第二導熱擬凸塊，再透過與第二導熱擬凸塊熱耦接之導熱蓋將熱能傳導至外部，以進行散熱。因此，本發明提供了晶片結構額外的熱傳導路徑，進而提高晶片封裝結構的散熱效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片封裝結構
110‧‧‧線路板
111‧‧‧晶片接合區
112‧‧‧導熱接合區
113‧‧‧導電圖案
114‧‧‧導熱圖案
115‧‧‧導電擬凸塊
116‧‧‧第一導熱擬凸塊
117‧‧‧第二導熱擬凸塊
120‧‧‧晶片結構
130‧‧‧導熱蓋
132‧‧‧肩部
140‧‧‧銲料凸塊
150‧‧‧導熱層
160‧‧‧散熱鰭片
170‧‧‧防焊層
172‧‧‧第一防焊開口
174‧‧‧第二防焊開口
180‧‧‧圖案化光阻層
182‧‧‧第一光阻開口
184‧‧‧第二光阻開口
190‧‧‧電鍍種子層
圖1是依照本發明之一實施例之一種晶片封裝結構的局部剖面示意圖。
圖2是圖1之晶片封裝結構於區域A之局部放大示意圖。
圖3是依照本發明之一實施例之一種線路板之晶片接合區及導熱接合區的俯視示意圖。
圖4是依照本發明之另一實施例之一種線路板之晶片接合區及導熱接合區的俯視示意圖。
圖5A至圖5F是依照本發明之一實施例之一種封裝用線路板製造方法的剖面示意圖。
100‧‧‧晶片封裝結構
110‧‧‧線路板
111‧‧‧晶片接合區
112‧‧‧導熱接合區
113‧‧‧導電圖案
114‧‧‧導熱圖案
115‧‧‧導電擬凸塊
116‧‧‧第一導熱擬凸塊
117‧‧‧第二導熱擬凸塊
120‧‧‧晶片結構
130‧‧‧導熱蓋
132‧‧‧肩部
140‧‧‧銲料凸塊
150‧‧‧導熱層

Claims (20)

  1. 一種晶片封裝結構，包括：一線路板，具有一晶片接合區、不重疊於該晶片接合區的一導熱接合區、一導電圖案、一導熱圖案、多個導電擬凸塊、多個第一導熱擬凸塊及多個第二導熱擬凸塊，該導電圖案位於該晶片接合區內，該導熱圖案從該晶片接合區延伸至該導熱接合區，該些導電擬凸塊及該些第一導熱擬凸塊位於該晶片接合區內，且該些第二導熱擬凸塊位於該導熱接合區內；一晶片結構，電耦接至該些導電擬凸塊，且熱耦接至該些第一導熱擬凸塊；以及一導熱蓋，罩覆於該晶片結構，且熱耦接至該些第二導熱擬凸塊。
  2. 如申請專利範圍第1項所述之晶片封裝結構，其中該導熱圖案為虛置圖案(dummy pattern)或接地圖案。
  3. 如申請專利範圍第1項所述之晶片封裝結構，其中該導電圖案及該導熱圖案為同一圖案化金屬層。
  4. 如申請專利範圍第1項所述之晶片封裝結構，其中該導熱蓋具有一肩部，且該肩部熱搭接在該晶片結構的邊緣，而構成另一熱傳導途徑。
  5. 如申請專利範圍第1項所述之晶片封裝結構，更包括：多個銲料凸塊，該晶片結構經由部份該些銲料凸塊電耦接至該些導電擬凸塊，以及該晶片結構經由其他該些銲 料凸塊熱耦接至該些第一導熱擬凸塊。
  6. 如申請專利範圍第1項所述之晶片封裝結構，更包括：多個導熱層，該導熱蓋經由該些導熱層熱耦接至該些第二導熱擬凸塊。
  7. 如申請專利範圍第6項所述之晶片封裝結構，其中該些導熱層的材料包括環氧化合物或銲料。
  8. 如申請專利範圍第1項所述之晶片封裝結構，其中該導熱接合區環繞該晶片接合區的周圍設置。
  9. 如申請專利範圍第1項所述之晶片封裝結構，其中該導熱接合區不連續地環繞該晶片接合區的周圍設置。
  10. 如申請專利範圍第1項所述之晶片封裝結構，其中該導熱接合區設置於該晶片接合區之其中一側。
  11. 如申請專利範圍第1項所述之晶片封裝結構，其中該晶片結構包括依序堆疊之多個晶片。
  12. 如申請專利範圍第11項所述之晶片封裝結構，其中該晶片結構包括一邏輯晶片，該邏輯晶片為該些晶片中離該線路板最近之晶片。
  13. 如申請專利範圍第1項所述之晶片封裝結構，更包括：至少一散熱鰭片，與該導熱蓋相連接。
  14. 一種封裝用線路板製造方法，包括：提供一線路板，該線路板具有一晶片接合區、不重疊於該晶片接合區的一導熱接合區、一導熱圖案及一防焊 層，該導熱圖案從該晶片接合區延伸至該導熱接合區，該防焊層具有至少一第一防焊開口及至少一第二防焊開口，該第一防焊開口暴露位在該晶片接合區之部分該導熱圖案，且該第二防焊開口暴露位在該導熱接合區之部分該導熱圖案；形成一圖案化光阻層於該防焊層上，該圖案化光阻層具有一第一光阻開口及一第二光阻開口，該第一光阻開口及該第二光阻開口分別暴露該第一防焊開口及該第二防焊開口；同時填充導熱材料於該第一光阻開口及該第二光阻開口內，以形成一第一導熱擬凸塊及一第二導熱擬凸塊；以及移除該圖案化光阻層。
  15. 如申請專利範圍第14項所述之封裝用線路板製造方法，其中該些導熱圖案為虛置圖案(dummy pattern)或接地圖案。
  16. 如申請專利範圍第14項所述之封裝用線路板製造方法，更包括：在形成該圖案化光阻層於該防焊層上之前，形成一電鍍種子層，覆蓋該圖案化光阻層及被暴露之該導熱圖案上；以及在移除該圖案化光阻層之後，移除該防焊層上未被該第一導熱擬凸塊及該第二導熱擬凸塊所覆蓋的部分該電鍍種子層。
  17. 如申請專利範圍第14項所述之封裝用線路板製造方法，其中同時填充該導熱材料於該第一導熱孔及該第二導熱孔內的步驟包括電鍍。
  18. 如申請專利範圍第14項所述之封裝用線路板製造方法，其中該導熱接合區環繞該晶片接合區的周圍設置。
  19. 如申請專利範圍第14項所述之封裝用線路板製造方法，其中該導熱接合區不連續地環繞該晶片接合區的周圍設置。
  20. 如申請專利範圍第14項所述之封裝用線路板製造方法，其中該導熱接合區設置於該晶片接合區之其中一側。
TW101139966A 2012-10-29 2012-10-29 晶片封裝結構及封裝用線路板製造方法 TW201417649A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101139966A TW201417649A (zh) 2012-10-29 2012-10-29 晶片封裝結構及封裝用線路板製造方法
CN201210495592.XA CN103794570A (zh) 2012-10-29 2012-11-28 芯片封装结构及封装用线路板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101139966A TW201417649A (zh) 2012-10-29 2012-10-29 晶片封裝結構及封裝用線路板製造方法

Publications (1)

Publication Number Publication Date
TW201417649A true TW201417649A (zh) 2014-05-01

Family

ID=50670101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139966A TW201417649A (zh) 2012-10-29 2012-10-29 晶片封裝結構及封裝用線路板製造方法

Country Status (2)

Country Link
CN (1) CN103794570A (zh)
TW (1) TW201417649A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728284B2 (en) * 2021-07-16 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
TWI362093B (en) * 2006-11-21 2012-04-11 Chipmos Technologies Inc Carrier film and semiconductor package improving thermal dissipation
US7787252B2 (en) * 2008-12-04 2010-08-31 Lsi Corporation Preferentially cooled electronic device

Also Published As

Publication number Publication date
CN103794570A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
TWI747127B (zh) 晶片封裝結構及其製造方法
US8004079B2 (en) Chip package structure and manufacturing method thereof
US11515290B2 (en) Semiconductor package
TWI469283B (zh) 封裝結構以及封裝製程
TW201826461A (zh) 堆疊型晶片封裝結構
TWI671861B (zh) 半導體封裝結構及其製作方法
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
TWI524482B (zh) 晶片封裝結構及其製造方法
TWI669762B (zh) 晶片封裝方法及封裝結構
US20080012111A1 (en) Semiconductor package and fabrication method thereof
US11610850B2 (en) Electronic package and fabrication method thereof
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
TWI674647B (zh) 晶片封裝陣列以及晶片封裝體
TW202117949A (zh) 半導體封裝
TWI706523B (zh) 電子封裝件
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
TW202103271A (zh) 電子封裝件及其製法
US20140077387A1 (en) Semiconductor package and fabrication method thereof
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
TWI607530B (zh) 封裝裝置與其製作方法
TW201417649A (zh) 晶片封裝結構及封裝用線路板製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
TWI553799B (zh) 半導體封裝結構
US20190035772A1 (en) Semicondcutor package, package on package structure and method of froming package on package structure