KR100447867B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100447867B1
KR100447867B1 KR10-2001-0061437A KR20010061437A KR100447867B1 KR 100447867 B1 KR100447867 B1 KR 100447867B1 KR 20010061437 A KR20010061437 A KR 20010061437A KR 100447867 B1 KR100447867 B1 KR 100447867B1
Authority
KR
South Korea
Prior art keywords
cpu chip
cover
heat dissipation
semiconductor package
chip
Prior art date
Application number
KR10-2001-0061437A
Other languages
English (en)
Other versions
KR20030028980A (ko
Inventor
권흥규
오세용
조태제
김민하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0061437A priority Critical patent/KR100447867B1/ko
Priority to US10/245,228 priority patent/US6952050B2/en
Priority to JP2002292954A priority patent/JP4434564B2/ja
Publication of KR20030028980A publication Critical patent/KR20030028980A/ko
Application granted granted Critical
Publication of KR100447867B1 publication Critical patent/KR100447867B1/ko
Priority to US10/957,176 priority patent/US7078800B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

본 발명은 CPU 칩이 내장된 반도체 패키지에 관한 것으로, CPU 칩이 구동 중 발생되는 핫 스팟(hot spot)에 따른 CPU 칩의 성능 저하와, CPU 칩, 열 매개 물질 및 덮개의 열팽창계수 차이에 따른 열적 기계적 스트레스를 완화시킬 수 있는 반도체 패키지를 제공한다. 즉, 본 발명은 배선기판에 CPU 칩을 플립 칩 본딩되고, CPU 칩의 배면에 열 매개 물질을 개재하여 덮개가 CPU 칩의 배면에 부착된 반도체 패키지에 있어서, CPU 칩의 구동 중에 발생되는 핫 스팟 효과를 억제하기 위해서 덮개와 CPU 칩 사이에 열분산 수단이 개재된 반도체 패키지를 제공한다. 열분산 수단으로는 약 1000W/mk 이상의 열전도도를 가지며, 4.0 이하의 열팽창계수를 갖는 소재, 예컨대 다이아몬드, 흑연(graphite), 합성 실리콘(synthetic silicon) 중에서 어느 하나로 제조하는 것이 바람직하다. 본 발명의 바람직한 실시양태에 있어서, 열분산 수단은 CPU 칩의 활성면을 제외한 외곽을 둘러싸는 형태의 열분산 케이스로 형성하거나, 열 매개 물질과 마주보는 상기 덮개의 하부면으로 열분산층 형태로 형성할 수 있다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 배선기판에 플립 칩 본딩된 CPU 칩의 배면에 덮개가 부착된 반도체 패키지에 관한 것이다.
CPU 칩이 내장된 반도체 패키지 기술은 최근까지 와이어 본딩법(wire bonding method)이 주류를 이루었으나, 스피드 향상을 위해서 플립 칩 본딩법(flip chip bonding method)이 현재에는 주류를 이루고 있다. 플립 칩 본딩법을 활용한 반도체 패키지는 구조에 따라서 CPU 칩에 덮개(lid)가 부착된 구조와, 덮개가 없는 구조로 나눌 수 있다. 전자는 열방출을 많이 필요로 하는 고주파(high frequency)용 CPU 칩을 내장한 반도체 패키지에 적용되고, 후자는 발열량이 상대적으로 크지 않은 저주파(low frequency)용 CPU 칩에 적용된다.
덮개(40)를 갖는 통상적인 반도체 패키지(100)가 도 1 및 도 2에 도시되어 있다. 배선기판(10) 상부면(12)의 기판 패드(16)에 CPU 칩(20)의 전극 범프(24)가 플립 칩 본딩법으로 본딩되고, CPU 칩(20)을 포함하도록 배선기판의 상부면(12)에 덮개(40)가 부착된다. CPU 칩(20)과 전기적으로 연결된 외부접속 핀(60)이 배선기판의 하부면(14)으로 돌출되어 있다. CPU 칩(20)의 플립 칩 본딩된 부분은 언더필 방법(underfill method)으로 제공된 에폭시 수지(52; epoxy resin)로 덮여진다.
덮개(40)는 열 방출 능력이 우수한 금속 재질로 제조되며, 덮개(40)를 통한 열 방출 능력을 극대화하기 위해서, 덮개(40)의 소자 실장 공간(48)의 바닥면(42)과 CPU 칩(20)의 배면 사이에 열 매개 물질(56; thermal interface material)이 개재된다. 그리고, 봉합용 비전도성 접착제(54; nonconductive adhesive) 예컨대, 비전도성의 열경화성 실리콘계 접착제로 덮개(40)를 배선기판의 상부면(12)에 부착한다. 따라서, 비전도성 접착제(54)를 배선기판(10) 외곽 둘레에 도포하고 덮개(40)를 부착한 이후에 경화시켜 CPU 칩(20)이 실장된 공간을 봉합한다.
열 매개 물질로는 써말 그리스 타입(thermal grease type)과, 에폭시(epoxy)나 솔더(solder)와 같은 리기드 타입(rigid type)이 주로 사용된다. 써말 그리스 타입의 열 매개 물질은 1 내지 6W/mk, 리기드 타입 중 에폭시는 10 내지 25W/mk 그리고 솔더는 25 내지 80W/mk의 열전도도를 갖는다.
그런데, 종래의 반도체 패키지(100)는 덮개(40)와 CPU 칩(20) 사이에 열 매개 물질(56)이 개재되기 때문에, 열 매개 물질(56)의 소재에 따라서 다양한 불량이 발생된다. 예컨대, 근래의 CPU 기술은 캐쉬 에스램(cache SRAM)을 원칩(one chip)화시켜 시스템 내에서의 인터페이스 속도를 향상시키는 것이 일반적인 추세인데, 이 경우 특히 우려되는 것이 핫 스팟(hot spot)과 같은 국지적인 열적 스트레스이다. 핫 스팟은 CPU 칩(20)의 특정 부분에서 다량의 열이 발생되는 현상이다. 핫 스팟의 영향은 디바이스 파워가 증가할수록 커지게 되며 일정 이상의 파워에서는 시스템 내의 여러 가지 열적 스트레스 인자 중에서 가장 그 영향력이 크게 된다. 이와 같은 핫 스팟의 영향에 의해 CPU 칩(20)의 성능이 떨어지는 것을 억제하기 위해서는 핫 스팟이 발생된 부분의 열을 CPU 칩(20) 전체로 골고루 분산시켜 외부로 방출시켜야 하지만, 기존의 100W/mk 이하의 열 매개 물질(56)로는 그와 같은 기능을 수행하기가 용이하지 않다.
그리고, 써말 그리스 타입의 열 매개 물질(56)은 덮개(40)와 CPU 칩(20) 계면에서 발생되는 열적 기계적 스트레스를 완충하는 역할은 하지만 열 방출 능력이 떨어진다. 리기드 타입의 열 매개 물질(56)은 열 방출 능력은 뛰어나지만 덮개(40)와 CPU 칩(20) 계면에서 발생되는 열적 기계적 스트레스를 완충하는 능력이 떨어지기 때문에, 열 매개 물질(56) 자체의 크랙 또는 CPU 칩(20)의 크랙 등의 치명적인 불량이 발생될 수 있다. 이와 같은 열적 기계적 스트레스는 덮개(40), CPU 칩(20) 및 열 매개 물질(56)의 열 팽창 계수의 차이에 기인한다.
따라서, 본 발명의 목적은 핫 스팟이 발생된 부분의 열을 CPU 칩 전체로 골고루 분산시켜 외부로 방출시킬 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 CPU 칩, 열 매개 물질 및 덮개 사이의 열적 기계적 스트레스를 완화시킬 수 있는 반도체 패키지를 제공하는 데 있다.
도 1은 종래기술에 따른 덮개를 갖는 반도체 패키지를 보여주는 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ선 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 덮개와 CPU 칩 사이에 열분산 케이스를 갖는 반도체 패키지를 보여주는 단면도이다.
도 4는 도 3의 CPU 칩 외곽에 열분산 케이스가 접합된 상태를 보여주는 부분 절개 사시도이다.
도 5는 본 발명의 제 2 실시예에 따른 덮개의 내측면에 열분산층이 형성된 반도체 패키지를 보여주는 단면도이다.
도 6은 도 5의 덮개의 내측면에 열분산층이 형성된 상태를 보여주는 부분 절개 사시도이다.
도 7은 본 발명의 제 3 실시예에 따른 덮개의 내측면에 열분산층이 형성된 반도체 패키지를 보여주는 단면도이다.
도 8은 도 7의 덮개의 내측면에 열분산층이 형성된 상태를 보여주는 부분 절개 사시도이다.
도 9는 본 발명의 제 4 실시예에 따른 덮개의 내측면이 열분산층이 형성된 반도체 패키지로서, 덮개와 배선기판 사이가 충전물로 충전된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 110, 210, 310, 410 : 배선기판
20, 120, 220, 320, 420 : CPU 칩
30, 130, 230, 330, 430 : 외부접속 핀
40, 140, 240, 340, 440 : 덮개
56, 156, 256, 356, 456 : 열 매개 물질
100, 200, 300, 400, 500 : 반도체 패키지
160 : 열분산 케이스 260, 360, 460 : 열분산층
262 : 금속기저층
상기 목적을 달성하기 위하여, 본 발명은 배선기판에 CPU 칩을 플립 칩 본딩되고, CPU 칩의 배면에 열 매개 물질을 개재하여 덮개가 CPU 칩의 배면에 부착된 반도체 패키지에 있어서, CPU 칩의 구동 중에 발생되는 핫 스팟 효과를 억제하기 위해서 덮개와 CPU 칩 사이에 열분산 수단이 개재된 반도체 패키지를 제공한다.
열분산 수단으로는 약 1000W/mk 이상의 열전도도를 가지며, 4.0 이하의 열팽창계수를 갖는 소재, 예컨대 다이아몬드(diamond), 흑연(graphite), 합성 실리콘(synthetic silicon) 중에서 어느 하나로 제조하는 것이 바람직하다.
본 발명의 바람직한 실시양태에 있어서, 열분산 수단은 CPU 칩의 활성면을 제외한 외곽을 둘러싸는 형태의 열분산 케이스로 형성하거나, 열 매개 물질과 마주보는 상기 덮개의 하부면으로 열분산층 형태로 형성할 수 있다.
그리고, CPU 칩에 걸리는 열적 기계적 스트레스를 분산시키기 위해서, 덮개와 배선기판 사이는 충전제로 충전시킬 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 제 1 실시예에 따른 덮개(140)와 CPU 칩(120) 사이에 열분산 케이스(160)를 갖는 반도체 패키지(200)를 보여주는 단면도이다. 도 4는 도 3의 CPU 칩(120) 외곽에 열분산 케이스(160)가 접합된 상태를 보여주는 도면이다.
도 3 및 도 4를 참조하면, 배선기판(110)의 상부면(112)에 CPU 칩(120)이 플립 칩 본딩법으로 본딩된다. 덮개(140)는 CPU 칩(120)을 포함하도록 배선기판의 상부면(112)에 부착된다. 덮개와 CPU 칩의 배면 사이에는 열 매개 물질이 개재된다. 그리고, CPU 칩(120)과 전기적으로 연결된 외부접속 핀(130)은 배선기판의 하부면(114)으로 돌출되어 있다. 이때, CPU 칩(120)의 플립 칩 본딩된 부분은 언더필 방법으로 제공된 에폭시 수지(152)로 덮여진다.
특히, 본 발명의 제 1 실시예에 따른 반도체 패키지(200)는 핫 스팟이 발생된 부분의 열을 CPU 칩(120) 전체로 골고루 분산시켜 외부로 방출시켜 핫 스팟에 따른 CPU 칩(120)의 성능 저하를 억제할 수 있도록, CPU 칩(120)의 활성면을 제외한 외곽은 열분산 케이스(160; thermal dispersion case)로 덮여진다. 열분산 케이스(160)로는 1000W/mk 이상의 열전도도를 가지고, 열팽창계수가 4.0이하로 낮은 소재, 예컨대 다이아몬드(diamond), 흑연(graphite), 합성 실리콘(synthetic silicon)으로 형성하는 것이 바람직하다. 열분산 케이스(160)는 소결(sintering)이나 인젝션 몰딩(injection molding), 다이 캐스팅(die casting) 등의 방법으로 형성할 수 있다.
열분산 케이스(160)가 형성된 CPU 칩(120)에 대한 플립 칩 본딩은, 예컨대 CPU 칩(120)의 전극 범프(124)가 형성된 면을 배선기판 상부면(112)의 기판 패드(116)에 안착시킨 다음, 350 내지 360℃에서 100초 정도 리플로우 공정을 진행하여 플립 칩 본딩시킨다. 다음으로 CPU 칩(120)과 배선기판(110) 사이에 액상의에폭시 수지(152)를 언더필 방법으로 충진시켜 소정의 온도에서 경화시킨다.
배선기판(110)은 회로배선패턴이 형성된 회로기판으로서, 인쇄회로기판, 세라믹 기판, 테이프 배선기판 등이 사용될 수 있다. 즉, 배선기판의 상부면(112)에는 CPU 칩의 전극 범프(124)가 접속되는 기판 패드(116)가 형성되어 있으며, 도시되지는 않았지만 배선기판(110)은 기판 패드(116)와 외부접속 핀(130)을 연결하는 회로배선패턴을 포함한다. 한편, 배선기판의 하부면(114)에는 외부접속 핀(130)이 형성되어 있지만, 핀 형태 대신에 볼(ball) 형태로 외부접속단자를 형성할 수도 있다.
덮개(140)는 열방출 능력이 우수한 금속 예컨대, 구리(Cu), 알루미늄(Al), 텅스텐구리(CuW), 탄화규소알루미늄(AlSiC), 질화알루미늄(AlN), 산화베릴륨(BeO) 등의 전도성 금속을 모재로, 표면에 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 크롬(Cr) 등의 전도성 금속을 코팅하여 제조되며, CPU 칩(120)을 포함할 수 있도록 안쪽으로 소자 실장 공간(148)이 형성되어 있다. 그리고 소자 실장 공간(148)이 형성된 부분의 외곽은 배선기판의 상부면(112)에 부착되는 부분이다.
열 매개 물질(156)과 접촉을 이루는 접합면과 덮개(140)는 산화 및 오염을 방지하기 위해서 (티타늄, 크롬)/니켈/(금, 은){(Ti, Cr)/Ni/(Au, Ag)}과 같은 보호층을 형성하거나, 에노다이징(anodizing)과 같은 표면처리를 할 수도 있다. 한편, 이하의 설명에 있어서 다층으로 구성된 금속층은, "A(B)/(C)/D"으로 표현하며, 슬레시(/)는 층간 금속을 구분하는 표현수단이며, A(B)는 A가 형성되지만 A 대신에 B가 형성될 수 있음을 나타내는 표현수단이고, (C)는 C를 형성할 수도 있고 형성하지 않을 수도 있음을 나타내는 표현수단으로 사용한다.
덮개(140)를 통한 열 방출 능력을 극대화하기 위해서, 덮개의 소자 실장 공간(148)의 바닥면(142)과 CPU 칩(120)의 배면 사이에 열 매개 물질(156)이 개재된다. 열 매개 물질(156)로는 디스펜싱 방법으로 도포할 수 있는 써말 그리스 타입과 리기드 타입 모두 사용할 수도 있다. 리기드 타입의 소재 중 납, 주석, 아연, 은, 비소, 안티몬, 금(Pb, Sn, In, Ag, Bi, Sb, Au)을 기초로 하는 솔더를 열 매개 물질(156)로 사용할 경우, 솔더와 접촉을 이루는 덮개의 소자 실장 공간의 바닥면(142)과 열분산 케이스(160)의 하부면에는 솔더와의 양호한 접합을 위해서, 티타늄(크롬)/니켈바나듐/금(은){Ti(Cr)/VNi/Au(Ag)}과 같은 금속기저층을 형성하는 것이 바람직하다. 하지만 써말 그리스 타입의 열 매개 물질을 사용할 경우는 전술된 바와 같은 금속기저층을 형성할 필요가 없다.
그리고, 소자 수납 공간(148)에 CPU 칩(120)이 포함되도록 덮개(140)를 봉합용 비전도성 접착제(154)를 개재하여 배선기판의 상부면(112)에 부착한다. 비전도성 접착제(154)로서는 비전도성의 열경화성 실리콘계 접착제가 사용된다. 즉, 비전도성 접착제(154)를 덮개(140)가 부착될 영역에 도포하고 덮개(140)를 부착한 이후에 경화시킴으로서 CPU 칩(120)이 실장된 부분을 봉합한다. 예컨대, 비전도성 접착제(154)의 경화공정은 100 내지 150℃에서 약 1시간 정도 진행된다.
따라서, 제 1 실시예에서는 CPU 칩(120)의 외곽을 열분산 케이스(160)로 둘러쌈으로서, CPU 칩(120)의 구동 중에 발생되는 핫 스팟은 열전도성이 우수한 열분산 케이스(160)에 의해 열이 분산되기 때문에, 핫 스팟에 의한 불량을 억제할 수있다. 더불어 열분산 케이스(160)를 열팽창계수가 낮은 소재로 사용함으로써, 열분산 케이스(160)는 CPU 칩(120), 열 매개 물질(156) 및 덮개(140) 사이의 열적 기계적 스트레스를 완화하는 역할도 담당한다.
본 발명의 제 1 실시예에서는 소자 수납 공간(148)을 갖는 덮개(140)를 사용하였지만, 소자 수납 공간이 없는 판 형태의 덮개를 사용할 수도 있다. 이때, CPU 칩이 플립 칩 본딩되는 배선기판의 외곽에 보강 링(stiffener ring 또는 pedestal)을 개재한 다음 판 형태의 덮개를 보강 링과 CPU 칩의 배면에 배치시킨다.
제 1 실시예에서는 핫 스팟 효과를 억제하기 위해서 CPU 칩(120)의 외곽에 열분산 케이스(160)를 형성하였지만, 도 5 및 도 6에 도시된 바와 같이, 덮개의 소자 실장 공간의 바닥면(242)에 열분산층(260)을 형성할 수도 있다.
도 5 및 도 6을 참조하면, 배선기판(210)의 상부면(212)에 CPU 칩(220)이 플립 칩 본딩법으로 본딩된다. 덮개(240)는 CPU 칩(220)을 포함하도록 배선기판의 상부면(212)에 부착된다. 덮개(240)와 CPU 칩(220)의 배면 사이에는 열 매개 물질(256)이 개재된 구조를 갖는다. 특히, 덮개의 소자 실장 공간의 바닥면(242)에 형성된 열분산층(260; thermal dispersion layer)이 열 매개 물질(256)과 접촉되어 있다.
제 2 실시예에 따른 열분산층(260)은 제 1 실시예에 따른 열분산 케이스와 동일하게 핫 스팟이 발생된 부분의 열을 분산시킨 후 외부로 방출시켜 핫 스팟에 따른 CPU 칩(220)의 성능 저하를 억제하는 기능을 수행한다. 열분산층(260) 소재는 제 1 실시예에 다른 열분산 케이스의 동일하다. 그리고, 덮개(240)에열분산층(260)을 형성하기 위해서 금속기저층(262)을 형성하는 단계를 먼저 진행하게 되며, 덮개(240)의 소재에 따라서 금속기저층(262)은 에노다이징 방법, 도금(plating) 방법, 스퍼터링(sputtering) 방법, 이베퍼레이션(evaporation) 방법 등으로 형성할 수 있다. 예컨대, 덮개(240)의 소재가 알루미늄(Al)인 경우 에노다이징 방법으로 금속기저층(262)을 형성하는 것이 바람직하다. 덮개(240)의 소재가 구리(Cu), 텅스텐구리(CuW), 탄화규소알루미늄(AlSiC), 몰리브덴구리(CuMo)인 경우 도금 방법으로 금속기저층(262)을 형성하는 것이 바람직하다. 그리고, 덮개(240)의 소재가 실리콘(Si), 산화실리콘(SiO2), 삼산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화베릴륨(BeO)은 스퍼터링 방법 또는 이베퍼레이션 방법으로 금속기저층(262)을 형성하는 것이 바람직하다. 한편, 금속기저층(262)은 크롬(티타늄)/니켈(바나듐7니켈93)/금(은, 팔라듐){Cr(Ti)/(V7Ni93)/Au(Ag, Pd)}, 크롬/니켈/구리/은(금, 팔라듐){Cr/Ni/Cu/Ag(Au, Pd)}, 텅스텐티타늄/니켈바나늄/금(은){TiW/VNi/Au(Ag)}, 니켈/금(은, 팔라듐){Ni/Au(Ag, Pd)} 등의 통상적인 솔더 또는 금 범프에 적용되는 금속기저층과 동일하다.
열분산층(260)이 형성된 덮개(240)의 외부로 노출된 부분은 산화 및 오염을 방지하기 위해서 니켈/(금, 은){Ni/(Au, Ag)}, (티타늄, 크롬)/니켈/(금, 은){(Ti, Cr)/Ni/(Au, Ag)}과 같은 보호층을 형성하는 것이 바람직하다.
납, 주석, 아연, 은, 비소, 안티몬, 금(Pb, Sn, In, Ag, Bi, Sb, Au)을 기초로 하는 솔더를 열 매개 물질(256)로 사용할 경우, 솔더와 접촉을 이루는 덮개의열반산층(260)과 CPU 칩(220)의 후면의 양호한 접합을 위해서, 티타늄(크롬)/니켈바나듐/금(은){Ti(Cr)/VNi/Au(Ag)}과 같은 금속기저층을 형성하는 것이 바람직하다.
제 2 실시예에서는 제조된 덮개(240)에 열분산층(260)을 형성하였지만, 도 7 및 도 8에 도시된 바와 같이, 덮개(340)를 제조하는 단계에서 열분산층(360)을 함께 형성할 수도 있다. 즉, 제 3 실시예에 따른 반도체 패키지(400)는, 덮개(340)를 제조하는 단계 예컨대, 소결, 인젝션 몰딩 또는 다이 캐스팅 공정에서 적용하여 열분산층(360)을 덮개(340)와 일체로 구현할 수 있다. 제 3 실시예에 따른 반도체 패키지(400)의 나머지 구조는 제 2 실시예와 동일하기 때문에, 상세한 설명은 생략한다.
제 1 내지 3 실시예에 따른 반도체 패키지에는 소자 수납 공간을 갖는 뚜껑 형태의 덮개가 적용되어 있지만, 도 9에 도시된 바와 같이, 판 형태의 덮개(440)를 사용할 수도 있다. 도 9를 참조하면, 배선기판(410)의 상부면(412)에 CPU 칩(420)이 플립 칩 본딩법으로 본딩된다. 덮개(440)는 CPU 칩(420)을 포함하도록 배선기판의 상부면(412)에 부착된다. 덮개(440)와 CPU 칩(420)의 배면 사이에는 열 매개 물질(456)이 개재된 구조를 갖는다. 덮개(440)는 판 형태로 제 3 실시예와 같이 덮개(440)와 열분산층(460)이 함께 형성되어 있으며, 덮개(440)의 바닥면(442)에 형성된 열분산층(460)이 열 매개 물질(456)과 접촉되어 있다.
특히, 덮개(440)와 배선기판(420) 사이의 공간은 충전제(458)로 충전된다. 충전제(458)로는 에폭시몰딩컴파운드(epoxy molding compound;EMC), 언더필용 에폭시, 실리콘 등이 사용될 수 있으며, 충전제(458)를 사용하는 이유는 CPU 칩(420)에 걸리는 열적 기계적 스트레스를 분산시키기 위해서이다.
제 4 실시예에 따른 반도체 패키지(500)는 플립 칩 본딩된 CPU 칩(420)에 대한 언더필 공정 없이 바로 덮개(440)와 배선기판(410) 사이의 공간에 충전제(458)를 투입하여 한번에 충전시킨 구조를 개시하였지만, 플립 칩 본딩된 CPU 칩에 대한 언더필을 진행한 다음 충전제로 덮개와 배선기판 사이의 공간을 충전시킬 수도 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어, 제 1 실시예에 따른 열분산 케이스가 형성된 CPU 칩을 배선기판에 플립 칩 본딩하고 통상적인 판 형태의 덮개를 적용한 다음 제 4 실시예와 동일하게 충전제를 충전하여 반도체 패키지를 구현할 수 있다. 그리고, 판 형태의 덮개의 바닥면에 제 2 실시예에 따른 열분산층을 형성한 덮개를 제 4 실시예에 적용하여 반도체 패키지를 구현할 수 있다.
따라서, 본 발명의 구조를 따르면 CPU 칩과 덮개 사이에 열분산 수단 예컨대, 열분산 케이스와 열분산층을 형성하여 핫 스팟이 발생된 부분의 열을 CPU 칩 전체로 골고루 분산시켜 외부로 방출시켜 핫 스팟에 따른 CPU 칩의 성능 저하를 억제할 수 있다.
더불어 열분산 수단으로 열팽창계수가 낮은 소재를 사용함으로써, CPU 칩, 열 매개 물질 및 덮개 사이의 열적 기계적 스트레스를 완화하는 장점도 있다.

Claims (12)

  1. 활성면에 복수개의 전극 범프를 갖는 CPU 칩과;
    상기 CPU 칩의 활성면을 제외한 외곽을 둘러싸며, 상기 CPU 칩의 구동중 발생되는 열을 분산시켜 핫 스팟 효과를 억제하는 열분산 케이스와;
    상기 CPU 칩이 플립 칩 본딩되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 배선기판과;
    상기 배선기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 외부접속단자와;
    상기 CPU 칩의 상부에 배치되며, 상기 CPU 칩에서 발생된 열을 외부로 방출시키는 덮개; 및
    상기 CPU 칩 상부의 상기 열분산 케이스 부분과 상기 덮개 사이에 개재되어 상기 CPU 칩에서 발생되는 열을 상기 덮개로 전달하는 열 매개 물질;을 포함하며,
    상기 열분산 케이스는 약 1000W/mk 이상의 열전도도를 가지며, 4.0 이하의 열팽창계수를 갖는 소재인 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 열분산 케이스의 소재는 다이아몬드(daimond), 흑연(graphite), 합성 실리콘(synthetic silicon) 중에서 어느 하나인 것을 특징으로 반도체 패키지.
  3. 제 2항에 있어서, 상기 열분산 케이스는 소결(sintering), 인젝션 몰딩(injection molding) 또는 다이 캐스팅(die casting) 방법으로 형성한 것을 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서, 상기 열 매개 물질은 솔더이며, 상기 솔더와 접촉을 이루는 상기 덮개의 바닥면과 상기 열분산 케이스의 하부면에는 금속기저층이 형성된 것을 특징으로 하는 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서, 상기 덮개는 구리(Cu), 알루미늄(Al), 텅스텐구리(CuW), 탄화규소알루미늄(AlSiC), 질화알루미늄(AlN) 또는 산화베릴륨(BeO)과 같은 전도성 금속을 모재로, 상기 모재 표면에 니켈(Ni), 금(Au), 은(Ag), 주석(Sn) 또는 크롬(Cr)과 같은 전도성 금속이 코팅된 것을 특징으로 하는 반도체 패키지.
  8. 제 1항에 있어서, 상기 덮개는 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 실장 공간이 형성되어 있고, 상기 소자 실장 공간이 형성된 부분의 외곽은 상기 배선기판의 상부면에 부착되는 것을 특징으로 하는 반도체 패키지.
  9. 삭제
  10. 삭제
  11. 제 1항에 있어서, 상기 덮개는 판 형태를 가지며, 상기 덮개와 배선기판 사이는 충전제로 충전된 것을 특징으로 하는 반도체 패키지.
  12. 제 1항에 있어서, 플립 칩 본딩된 상기 CPU 칩과 배선기판은 언더필 방법으로 제공된 에폭시 수지로 충전된 것을 특징으로 하는 반도체 패키지.
KR10-2001-0061437A 2001-10-05 2001-10-05 반도체 패키지 KR100447867B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0061437A KR100447867B1 (ko) 2001-10-05 2001-10-05 반도체 패키지
US10/245,228 US6952050B2 (en) 2001-10-05 2002-09-16 Semiconductor package
JP2002292954A JP4434564B2 (ja) 2001-10-05 2002-10-04 半導体パッケージ
US10/957,176 US7078800B2 (en) 2001-10-05 2004-09-30 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0061437A KR100447867B1 (ko) 2001-10-05 2001-10-05 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20030028980A KR20030028980A (ko) 2003-04-11
KR100447867B1 true KR100447867B1 (ko) 2004-09-08

Family

ID=19714899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061437A KR100447867B1 (ko) 2001-10-05 2001-10-05 반도체 패키지

Country Status (3)

Country Link
US (2) US6952050B2 (ko)
JP (1) JP4434564B2 (ko)
KR (1) KR100447867B1 (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6803654B1 (en) * 2003-06-25 2004-10-12 Advanced Thermal Technologies Heat-radiating device of chip
US7012326B1 (en) 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
US20050121776A1 (en) * 2003-12-05 2005-06-09 Deppisch Carl L. Integrated solder and heat spreader fabrication
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
US8028531B2 (en) * 2004-03-01 2011-10-04 GlobalFoundries, Inc. Mitigating heat in an integrated circuit
KR20070006682A (ko) * 2004-03-30 2007-01-11 허니웰 인터내셔널 인코포레이티드 히트 스프레더 구조물, 집적 회로, 및 그들의 제조방법
JP4411123B2 (ja) * 2004-03-31 2010-02-10 新光電気工業株式会社 放熱板の製造方法
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US20060091542A1 (en) * 2004-11-03 2006-05-04 Broadcom Corporation Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
JP4696621B2 (ja) * 2005-03-22 2011-06-08 ソニー株式会社 半導体装置
US7510108B2 (en) * 2005-07-26 2009-03-31 Delphi Technologies, Inc. Method of making an electronic assembly
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US20070076377A1 (en) * 2005-10-03 2007-04-05 Matteo Gravina Bi-Polar Thermal Managment
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US7652369B1 (en) * 2005-10-14 2010-01-26 Xilinx, Inc. Integrated circuit package and apparatus and method of producing an integrated circuit package
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
CN101410983B (zh) * 2006-03-30 2011-11-09 皇家飞利浦电子股份有限公司 辐射检测器阵列
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP4860695B2 (ja) * 2006-06-07 2012-01-25 富士通株式会社 半導体パッケージ
US8063482B2 (en) 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7439617B2 (en) * 2006-06-30 2008-10-21 Intel Corporation Capillary underflow integral heat spreader
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7446398B2 (en) * 2006-08-01 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bump pattern design for flip chip semiconductor package
TW200820401A (en) * 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
US20080142954A1 (en) * 2006-12-19 2008-06-19 Chuan Hu Multi-chip package having two or more heat spreaders
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
US7602060B2 (en) * 2007-06-25 2009-10-13 Intel Corporation Heat spreader in a flip chip package
US8143721B2 (en) * 2007-06-29 2012-03-27 Intel Corporation Package substrate dynamic pressure structure
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
KR100982102B1 (ko) * 2008-06-10 2010-09-13 콘티넨탈 오토모티브 시스템 주식회사 자동차의 전자 패키지 장치
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
US20110057216A1 (en) * 2009-09-10 2011-03-10 Tong Hsing Electric Industries Ltd. Low profile optoelectronic device package
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
TWI490117B (zh) * 2010-11-24 2015-07-01 Nat Univ Tsing Hua 具氮化鋁薄膜之熱擴散元件及其製作方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US9190341B2 (en) 2012-06-05 2015-11-17 Texas Instruments Incorporated Lidded integrated circuit package
KR101994931B1 (ko) 2012-07-19 2019-07-01 삼성전자주식회사 기억 장치
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103255383B (zh) * 2013-04-03 2015-07-01 河南理工大学 一种铝基碳化硅复合材料表面镀层制备方法
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP5892184B2 (ja) * 2014-03-18 2016-03-23 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9997676B2 (en) 2014-05-14 2018-06-12 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
US10439111B2 (en) 2014-05-14 2019-10-08 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
CN105098027A (zh) * 2014-05-14 2015-11-25 新世纪光电股份有限公司 发光元件封装结构及其制作方法
TWI557952B (zh) 2014-06-12 2016-11-11 新世紀光電股份有限公司 發光元件
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN106549092A (zh) 2015-09-18 2017-03-29 新世纪光电股份有限公司 发光装置及其制造方法
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9812410B2 (en) 2015-12-31 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lid structure for a semiconductor device package and method for forming the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN107968142A (zh) 2016-10-19 2018-04-27 新世纪光电股份有限公司 发光装置及其制造方法
US10177060B2 (en) 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
US10269669B2 (en) * 2016-12-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming the same
CN106986650B (zh) * 2017-04-07 2020-06-30 西安明科微电子材料有限公司 一种铝碳化硅材质的微波及混合电路管壳的制备方法
US10784423B2 (en) 2017-11-05 2020-09-22 Genesis Photonics Inc. Light emitting device
US10854780B2 (en) 2017-11-05 2020-12-01 Genesis Photonics Inc. Light emitting apparatus and manufacturing method thereof
SG10201810052WA (en) 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
CN109830465A (zh) * 2018-12-12 2019-05-31 南方科技大学 一种芯片封装结构及芯片封装方法
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
KR20210027567A (ko) 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
TWI722633B (zh) * 2019-10-31 2021-03-21 同欣電子工業股份有限公司 晶片封裝結構及晶片封裝模組
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
JP2022081872A (ja) * 2020-11-20 2022-06-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113594102A (zh) * 2021-07-26 2021-11-02 苏州通富超威半导体有限公司 散热盖及制作方法和芯片封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173152A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07202064A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
WO2001031082A1 (en) * 1999-10-28 2001-05-03 P1 Diamond, Inc. Improved diamond thermal management components

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5621615A (en) * 1995-03-31 1997-04-15 Hewlett-Packard Company Low cost, high thermal performance package for flip chips with low mechanical stress on chip
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173152A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07202064A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
WO2001031082A1 (en) * 1999-10-28 2001-05-03 P1 Diamond, Inc. Improved diamond thermal management components

Also Published As

Publication number Publication date
JP2003124411A (ja) 2003-04-25
US6952050B2 (en) 2005-10-04
US7078800B2 (en) 2006-07-18
US20030067070A1 (en) 2003-04-10
KR20030028980A (ko) 2003-04-11
US20050056928A1 (en) 2005-03-17
JP4434564B2 (ja) 2010-03-17

Similar Documents

Publication Publication Date Title
KR100447867B1 (ko) 반도체 패키지
KR100411206B1 (ko) 반도체 패키지
KR100443399B1 (ko) 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US6650006B2 (en) Semiconductor package with stacked chips
KR100231589B1 (ko) 반도체장치 및 그 실장구조
US7436071B2 (en) Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US20010050428A1 (en) Semiconductor device and a method of manufacturing the same
JPH11135691A (ja) 電子回路装置
JPH07176664A (ja) 半導体装置およびその製造方法
JPH0917827A (ja) 半導体装置
JP2003218253A (ja) 半導体素子収納用パッケージおよび半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP4544724B2 (ja) 半導体装置
TWI285945B (en) Thermal-enhance semiconductor package and manufacturing method thereof
JPH04299849A (ja) 半導体装置
JP2003163295A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS5835956A (ja) 混成集積回路装置
JPH08279533A (ja) 半導体装置及び半導体素子搭載用フィルム
CN117672993A (zh) 芯片组件
JPS61150251A (ja) 半導体装置
JP2003188293A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH05343549A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 16