CN117672993A - 芯片组件 - Google Patents

芯片组件 Download PDF

Info

Publication number
CN117672993A
CN117672993A CN202211056589.8A CN202211056589A CN117672993A CN 117672993 A CN117672993 A CN 117672993A CN 202211056589 A CN202211056589 A CN 202211056589A CN 117672993 A CN117672993 A CN 117672993A
Authority
CN
China
Prior art keywords
chip
layer
auxiliary heat
chip assembly
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211056589.8A
Other languages
English (en)
Inventor
王刚
王峰
梅娜
方建敏
欧阳可青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202211056589.8A priority Critical patent/CN117672993A/zh
Publication of CN117672993A publication Critical patent/CN117672993A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开提供一种芯片组件，所述芯片组件包括至少一个芯片和对至少一个所述芯片进行封装的封装结构，所述封装结构包括封装基板和与所述封装基板相对设置的散热盖，所述散热盖和所述封装基板之间形成有腔体，所述芯片设置在所述腔体中，至少一个所述芯片包括芯片本体和辅助散热件，所述芯片本体上与所述散热盖的顶板相对的表面上形成有容纳槽，所述辅助散热件设置在所述容纳槽，所述辅助散热件与所述散热盖的顶板相接触。

Description

芯片组件
技术领域
本公开涉及芯片技术领域，具体地，涉及一种芯片组件。
背景技术
随着电子设备集成度的增加，芯片封装尺寸也越来越趋近于微型化。焊球阵列封装(BGA，Ball Grid Arry)已经取代了传统的插针网格阵列封装(PGA，Pin Grid ArrayPackage)，用于进行处理器芯片的封装。
越高端的处理器能耗越大，对散热要求越高，因此，如何提高处理器芯片的散热性能也是本领域亟待解决的技术问题。
发明内容
本公开实施例提供一种芯片组件。
本公开提供一种芯片组件，所述芯片组件包括至少一个芯片和对至少一个所述芯片进行封装的封装结构，所述封装结构包括封装基板和与所述封装基板相对设置的散热盖，所述散热盖和所述封装基板之间形成有腔体，所述芯片设置在所述腔体中，其中，至少一个所述芯片包括芯片本体和辅助散热件，所述芯片本体上与所述散热盖的顶板相对的表面上形成有容纳槽，所述辅助散热件设置在所述容纳槽，所述辅助散热件与所述散热盖的顶板相接触。
本公开所提供的芯片组件可以采用BGA的方式进行封装，在进行回流焊时，即便回流焊的高温下造成辅助散热件融化，辅助散热件也会被限制在所述容纳槽中，而不会流出到芯片本体与散热盖的顶板之间的间隙之外，从而可以避免芯片组件中产生因辅助散热件熔化流出而导致的电路短路。
并且，辅助散热件被限制在容纳槽中，不会到处流动，因此，在封装结束、辅助散热件再次凝固后，辅助散热件的厚度变化较小、甚至不变，在没有材料损失的情况下，辅助散热件内部也不会产生影响散热效果的空洞，从而可以确保所述芯片组件具有良好的散热效果。
附图说明
图1是本公开所提供的芯片组件的一种实施方式的示意图；
图2a是本公开所提供的芯片组件中的封装盖的一种实施方式的示意图；
图2b是图2a中I处的放大示意图；
图3a是集成了电气元件、芯片本体的半成品的示意图；
图3b是图3a中II处的放大示意图；
图4是填充了底胶填充层的半成品的示意图；
图5是设置了焊剂的半成品的示意图；
图6是设置了散热盖的半成品的示意图。
具体实施方式
为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的芯片进行详细描述。
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
本公开提供一种芯片组件，如图1所示，所述芯片组件包括至少一个芯片100和对至少一个芯片100进行封装的封装结构，封装结构包括封装基板210和与封装基板210相对设置的散热盖220，散热盖220和封装基板210之间形成有腔体200a，芯片100设置在腔体200a中，其中，至少一个芯片100包括芯片本体110和辅助散热件120，该芯片本体110上与散热盖220的顶板相对的表面上形成有容纳槽，辅助散热件120设置在所述容纳槽内，辅助散热件120与散热盖220相接触。
在本公开中，芯片本体110的上设置有电路结构，所述容纳槽内的辅助散热件120与芯片本体110上的电路结构绝缘。作为一种可选实施方式，在芯片本体110朝向封装基板210的表面上设置电路结构。
辅助散热件120与散热盖220相接触，当芯片本体110上的电路结构产生热量时，可以通过芯片本体110传递给辅助散热件120，并通过辅助散热件120传递给散热盖220。
本公开所提供的芯片组件可以采用BGA的方式进行封装，在进行回流焊时，即便回流焊的高温下造成辅助散热件120融化，辅助散热件120也会被限制在所述容纳槽中，而不会流出到芯片本体110与散热盖220的顶板221之间的间隙之外，从而可以避免芯片组件中产生因辅助散热件120熔化流出而导致的电路短路。
并且，辅助散热件120被限制在容纳槽中，不会到处流动，因此，在封装结束、辅助散热件再次凝固后，辅助散热件120的厚度变化较小、甚至不变，在没有材料损失的情况下，辅助散热件120内部也不会产生影响散热效果的空洞，从而可以确保所述芯片组件具有良好的散热效果。
在本公开中，对如何形成容纳槽并不做特殊的限定。例如，可以通过等离子刻蚀的方式在芯片本体上形成容纳槽，也可以通过在芯片本体的表面上沉积本体材料层(例如，Si)，增加芯片本体上除了容纳槽区域之外的部分的厚度，从而获得容纳槽。
需要指出的是，在本公开中，一个芯片组件可以包括一个芯片100，也可以包括多个芯片100。在包括多个芯片100的情况下，多个芯片100中的至少一个包括辅助散热件120。
在本公开中，对辅助散热件120的材料不做特殊的限定。作为一种可选实施方式，辅助散热件120的材料可以选自铟、铟合金、锡合金、银合金中的一者或者几者。
金属铟的物理特性使其导热性能优异，虽然金属铟的熔点只有156℃，低于BGA工艺中回流焊时所需要的265℃，但是，由于辅助散热件120设置在芯片本体110上的容纳槽中，在回流焊的过程中，由金属铟制成的辅助散热件120熔化后被限制在容纳槽中不会到处流动。
通常，芯片本体由硅制成。在本公开中，可以通过刻蚀工艺在芯片本体上形成所述容纳槽。
在本公开中，对散热盖220的具体结构不做特殊的限定。如图2a中所示，散热盖220包括顶板221和环绕顶板221设置的侧板222，其中，侧板222与封装基板210固定连接。
顶板221可以包括依次层叠设置的顶板本体221a和第一润湿保护层221b，第一润湿层221b与辅助散热件120接触。
第一润湿层221b的作用是增加熔融状态的辅助散热件120的材料的润湿力，尽量避免熔融状态的辅助散热件120自由流动。此外，第一润湿保护层221b还可以避免辅助散热件120的材料与顶板本体221a发生反应、并避免对顶板本体221a造成腐蚀，延长芯片组件的使用寿命。
在本公开中，对保护第一润湿保护层221b的具体材料不做特殊的限定。作为一种可选实施方式，如图2b所示，第一润湿保护层221b包括层叠设置的第一阻挡层221b1和第一导电层221b2，所述第一阻挡层与所述顶板本体相接触，所述第一导电层与所述辅助散热件相接触。
在本公开中，第一导电层与熔融状态的辅助散热件120之间存在较好的润湿性，避免熔融状态人的辅助散热件120自由流动。第一阻挡层221b1可以避免顶板本体221a的材料与第一导电层221b2的材料之间发生扩散，从而避免第一导电层221b2与熔融状态的辅助散热件120之间的润湿性发生改变。
在本公开中，对第一阻挡层221b1的材料不做特殊的限定。作为一种可选实施方式，可以利用金属镍或者镍合金制成第一阻挡层221b1。
在本公开中，对第一导电层221b2的具体结构也不做特殊的限定。在本公开中，可以通过焊料将第一导电层221b2与辅助散热件120连结在一起，因此，要求第一导电层221b2具有性能稳定、不易氧化、导热性良好等特点。可选地，第一导电层221b2的材料可以为金和/或银。包括第一导电层221b2和第一阻挡层221b1的第一润湿保护层221b不仅具有良好的散热性能，又可以避免辅助散热件120熔化后与顶板本体221a发生反应。
为了进一步将熔融状态的辅助散热件120限制在容纳槽内，可选地，芯片100还包括设置在所述容纳槽的表面上的第二润湿保护层130，辅助散热件120设置在第二润湿保护层130上。
第二润湿保护层130的作用是增加熔融状态的辅助散热件120的材料的润湿力，尽量避免熔融状态的辅助散热件120自由流动，从而将熔融状态的辅助散热件120限制在容纳槽内。
在本公开中，对第二润湿保护层130的具体结构不做特殊的限定。作为一种可选实施方式，第二润湿保护层130包括依次层叠设置的粘结金属层131、第二阻挡层132和第二导电层133，粘结金属层131与所述容纳槽的底表面相接触，第二导电层133与辅助散热件120相接触，第二阻挡层132设置在粘结金属层131和第二导电层133之间。
通常，芯片本体由硅制成。为了使得第二润湿保护层130可以固定在容纳槽中，粘结金属层131与容纳槽的底部具有良好的润湿性。可选地，粘结金属层131的材料可以选自铝、铬、钒、钛中的至少一者。
第二阻挡层132的作用在于，防止粘结金属层131的材料与第二导电层133的材料之间发送互相扩散。可选地，第二阻挡层132的材料可以为镍。
第二导电层133与熔融的辅助散热件120之间具有良好的润湿性。
作为一种可选实施方式，如图3b中所示，对第二导电层133的具体结构也不做特殊的限定。在本公开中，可以通过焊料将第二导电层133与第二阻挡层132、以及辅助散热件120连结在一起，因此，要求第二导电层133具有性能稳定、不易氧化、导热性良好等特点。可选地，第二导电层133的材料可以为金和/或银。
当辅助散热件120再次凝固后，与第一润湿保护层221b、以及第二润湿保护层130之间形成共晶层，提升散热效果。
在本公开中，对如何将散热盖220固定在封装基板210上不做特殊的限定。例如，可以在侧板222和封装基板210之间设置粘结剂，将散热盖220粘结在封装基板210上。作为一种可选实施方式，侧板222和封装基板210之间的粘结剂可以为丙烯酸热熔胶(即，AD胶)。
在本公开中，对所述容纳槽的具体结构不做特殊的限定。作为一种可选实施方式，容纳槽的外轮廓可以与芯片的外轮廓为相似图形。例如，芯片为矩形芯片时，容纳槽可以为矩形槽，芯片为圆形芯片时，容纳槽可以为圆形槽。作为一种可选实施方式，所述容纳槽的侧壁与所述芯片的边缘之间的距离为200μm至300μm。
在图2a中所示的实施方式中，芯片为矩形芯片，容纳槽为矩形槽。
在本公开中，对所述容纳槽的深度也不做特殊的限定，可以根据芯片的散热需求、以及具体的应用场景确定容纳槽的深度。可选地，容纳槽的深度可以在100μm至200μm之间。
作为一种可选实施方式，在制造芯片的过程中，容纳槽的深度可以小于初始的辅助散热件的厚度，初始的辅助散热件的侧表面与容纳槽的侧壁之间可以存在间隙。可选地，初始的辅助散热件的侧表面与容纳槽的侧壁之间的间隙可以在50μm至100μm之间。在通过回流焊将芯片本体110、电气元件300与封装基板210焊接固连的过程中，初始的辅助散热件发生熔融，可以将初始的辅助散热件的侧表面与容纳槽的侧壁之间的间隙填满，并获得与容纳槽的深度相同或者略高的辅助散热件120。为了确保加工完成后获得的辅助散热件120与散热盖220的顶板接触，可选地，初始的辅助散热件的厚度可以比容纳槽的深度大50μm至100μm。
在本公开中，对芯片100的其他结构也不做特殊的限定。例如，芯片100还包括设置在芯片本体110上的多个凸起140。需要指出的是，“凸起”的英文为bump。为了便于将芯片与封装基本固定连接，可选地，可以通过焊接的方式将芯片本体110设置在封装基板210上。为了降低芯片本体110与封装基板210之间因热膨胀系数差异所造成的应力冲击，增强芯片本体110和封装基板210结合力，可选地，封装结构还可以包括填充胶层230，该填充胶层230设置在芯片本体110朝向封装基板210的表面、以及封装基板210之间，并且，凸起140嵌入在填充胶层内部。
可选地，所述芯片组件还包括至少一个电气元件300，该电气元件300设置在所述封装基板上，且位于腔体200a内。
在本公开中，每个电气元件300可以是电容、电阻、电感中的任意一者。
作为一种可选实施方式，所述芯片组件还包括多个焊球400，该焊球400设置在封装基板210背离所述芯片的表面上。
下面结合图3a至图6介绍芯片组件的制造方法，所述制造方法包括：
使用镭射或刻蚀将芯片本体110背面的Si材料区域部分减薄，形成容纳槽110a，该容纳槽110a的形状应在公差范围内大于初始的辅助散热件的尺寸，容纳槽110a的深度应在公差范围内小于初始的辅助散热件的厚度；
如图3a所示，在容纳槽的表面形成第二润湿保护层130；
如图3a所示，通过表面贴装技术，先将电容、电阻、电感等电气元件300贴装至封装基板210上的芯片100的周边的元器件位置焊盘上，然后将芯片本体110正面的凸起140蘸取助焊剂后贴装至封装基板210的焊盘的芯片位置上；
通过回流焊将芯片本体110、电气元件300与封装基板210焊接固连；
通过清洗设备对经过回流焊焊接的封装半成品进行清洗，去除掉封装基板210表面的助焊剂残留；
使用等离子清洗设备对封装半成品进行清洗，增加封装基板表面的润湿性；
如图4所示，使用底部填充胶对芯片本体110底部狭窄间距进行填充，以降低芯片本体110与封装基板210之间因热膨胀系数差异所造成的应力冲击，增强芯片本体110和封装基板210结合力，底部填充胶层主要成分为环氧树脂和二氧化硅；
如图5所示，依次在芯片100的上方涂覆助焊剂、贴附辅助散热件120和涂覆助焊剂，其中上下两层助焊剂能够使辅助散热件120与芯片本体110和上方散热盖220形成的散热结构更好的熔融连接在一起；助焊剂的材料为本领域中常见的助焊剂材料，可以根据散热层金属材料的不同选择不同的助焊剂材料，在此不做进一步的限定。然后根据封装结构，在封装基板210上与散热盖220接合的位置划AD胶102，划AD胶102的轨迹不应为闭合线路，应预留相应排气空间；
如图6所示，通过AD胶102将散热盖220的侧壁222的下表面与封装基板210四周粘结固连；再过回流焊炉，经过高温真空负压回流焊炉，在助焊剂100-1和100-2作用下，第一润湿保护层221b、以及第二润湿保护层130与辅助散热件120形成共晶层，同时，助焊剂100-1和100-2受热挥发，初始的辅助散热件在芯片本体110背面的容纳槽内高温熔化，避免了初始的辅助散热件熔化后溅射出芯片本体110区域至电气元件300的引脚上，一方面避免了元器件短路，另一方面可有效避免导热材料产生空洞，提高芯片组件的散热性能。再次凝固后最终获得的辅助散热件120与散热盖相接触。
如图1所示，在封装基板210的背面焊盘上植焊球400，过回流焊炉焊接焊球400。由于金属铟的熔点较低，正常植焊球的温度245℃，可能会造成辅助散热件120二次重熔产生空洞。在本公开中，可以使用低温球作为焊球400后，植球温度降低可以避免辅助散热件120二次重熔，提高了封装产品的品质。
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。

Claims (12)

1.一种芯片组件，所述芯片组件包括至少一个芯片和对至少一个所述芯片进行封装的封装结构，所述封装结构包括封装基板和与所述封装基板相对设置的散热盖，所述散热盖和所述封装基板之间形成有腔体，所述芯片设置在所述腔体中，其特征在于，至少一个所述芯片包括芯片本体和辅助散热件，所述芯片本体上与所述散热盖的顶板相对的表面上形成有容纳槽，所述辅助散热件设置在所述容纳槽，所述辅助散热件与所述散热盖的顶板相接触。
2.根据权利要求1所述的芯片组件，其特征在于，所述散热盖的顶板包括依次层叠的顶板本体和第一润湿保护层，所述第一润湿保护层与所述辅助散热件相接触。
3.根据权利要求2所述的芯片组件，其特征在于，所述第一润湿保护层包括层叠设置的第一阻挡层和第一导电层，所述第一阻挡层与所述顶板本体相接触，所述第一导电层与所述辅助散热件相接触。
4.根据权利要求3所述的芯片组件，其特征在于，所述第一阻挡层的材料为镍；和/或
所述导电层的材料为金和/或银。
5.根据权利要求2所述的芯片组件，其特征在于，所述芯片还包括设置在所述容纳槽的表面上的第二润湿保护层，所述辅助散热件设置在所述第二润湿保护层上。
6.根据权利要求5所述的芯片组件，其特征在于，所述第二润湿保护层包括依次层叠设置的粘结金属层、第二阻挡层和第二导电层，所述粘结金属层与所述容纳槽的底表面相接触，所述第二导电层与所述辅助散热件相接触，所述第二阻挡层设置在所述粘结金属层和所述第二导电层之间。
7.根据权利要求6所述的芯片组件，其特征在于，所述第二润湿保护层的材料满足以下条件中的至少一者：
所述粘结金属层的材料选自铝、铬、钒、钛中的至少一者；
所述第二阻挡层的材料为镍；
所述第二导电层的材料为金和/或银。
8.根据权利要求1至7中任意一项所述的芯片组件，其特征在于，所述容纳槽的深度小于所述辅助散热件的厚度。
9.根据权利要求1至7中任意一项所述的芯片组件，其特征在于，所述辅助散热件的材料选自以下材料中的任意一种或几种：
铟、铟合金、锡合金、银合金。
10.根据权利要求1至7中任意一项所述的芯片组件，其特征在于，所述芯片还包括多个凸起，多个所述凸起设置在所述芯片本体朝向所述封装基板的表面上，所述封装结构还包括填充胶层，所述填充胶层设置在所述芯片本体朝向所述封装基板的表面以及所述封装基板之间，所述凸起嵌入所述填充胶层内。
11.根据权利要求1至7中任意一项所述的芯片组件，其特征在于，所述芯片组件还包括至少一个电气元件，所述电气元件设置在所述封装基板上，且位于所述腔体内。
12.根据权利要求1至7中任意一项所述的芯片组件，其特征在于，所述芯片组件还包括多个焊球，所述焊球设置在所述封装基板背离所述芯片的表面上。
CN202211056589.8A 2022-08-31 2022-08-31 芯片组件 Pending CN117672993A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211056589.8A CN117672993A (zh) 2022-08-31 2022-08-31 芯片组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211056589.8A CN117672993A (zh) 2022-08-31 2022-08-31 芯片组件

Publications (1)

Publication Number Publication Date
CN117672993A true CN117672993A (zh) 2024-03-08

Family

ID=90079447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211056589.8A Pending CN117672993A (zh) 2022-08-31 2022-08-31 芯片组件

Country Status (1)

Country Link
CN (1) CN117672993A (zh)

Similar Documents

Publication Publication Date Title
US8853851B2 (en) Semiconductor device and method of manufacturing the same
US7902678B2 (en) Semiconductor device and manufacturing method thereof
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
TWI529878B (zh) 集成電路封裝件及其裝配方法
US8334591B2 (en) Semiconductor device and method of manufacturing the same
US5578869A (en) Components for housing an integrated circuit device
US7005320B2 (en) Method for manufacturing flip chip package devices with a heat spreader
US20060022320A1 (en) Semiconductor device and manufacturing method thereof
US20050263887A1 (en) Circuit carrier and fabrication method thereof
US20040177997A1 (en) Electronic apparatus
US7807510B2 (en) Method of manufacturing chip integrated substrate
TWI414049B (zh) 半導體裝置之製造方法
KR20010091916A (ko) 반도체 장치 및 그 제조방법
CN110931479A (zh) 半导体封装体
US20130134574A1 (en) Semiconductor device and method for fabricating the same
WO2001071806A1 (fr) Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US7498199B2 (en) Method for fabricating semiconductor package
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
CN111403349A (zh) 一种被动元件保护结构及芯片封装组件
WO1996030942A1 (en) Components for housing an integrated circuit device
CN117672993A (zh) 芯片组件
CN114678343A (zh) 一种车规芯片封装结构及封装方法
JP2003218253A (ja) 半導体素子収納用パッケージおよび半導体装置
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Country or region after: China

Address after: 518055, 2nd Floor, ZTE Industrial Park, No. 2 Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, China

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information