JP2003218253A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置Info
- Publication number
- JP2003218253A JP2003218253A JP2002010612A JP2002010612A JP2003218253A JP 2003218253 A JP2003218253 A JP 2003218253A JP 2002010612 A JP2002010612 A JP 2002010612A JP 2002010612 A JP2002010612 A JP 2002010612A JP 2003218253 A JP2003218253 A JP 2003218253A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- frame body
- lid
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の動作および使用環境の変化に伴
って熱が繰り返し付加される環境下で、２次実装用の半
田ボールの接合信頼性が充分高い、半導体素子収納用パ
ッケージおよび半導体装置を提供する。 【解決手段】 上面中央部に半導体素子５の搭載部を有
する基板３と、この基板３の上面にこの搭載部を取り囲
んで取着された、半導体素子５を内部に収容するための
開口部が形成された枠体４と、この枠体４の上面に枠体
４の開口部を覆うように取着される蓋体６とを具備し、
枠体４の上面およびこれに対向する蓋体６の下面、なら
びに枠体４の下面およびこれに対向する基板３の上面
に、一方に前記開口部を取り囲む環状の溝部を、他方に
溝部と噛み合う形状の環状の凸部を形成した半導体素子
収納用パッケージ１およびこの半導体素子収納用パッケ
ージを用いた半導体装置２とする。
って熱が繰り返し付加される環境下で、２次実装用の半
田ボールの接合信頼性が充分高い、半導体素子収納用パ
ッケージおよび半導体装置を提供する。 【解決手段】 上面中央部に半導体素子５の搭載部を有
する基板３と、この基板３の上面にこの搭載部を取り囲
んで取着された、半導体素子５を内部に収容するための
開口部が形成された枠体４と、この枠体４の上面に枠体
４の開口部を覆うように取着される蓋体６とを具備し、
枠体４の上面およびこれに対向する蓋体６の下面、なら
びに枠体４の下面およびこれに対向する基板３の上面
に、一方に前記開口部を取り囲む環状の溝部を、他方に
溝部と噛み合う形状の環状の凸部を形成した半導体素子
収納用パッケージ１およびこの半導体素子収納用パッケ
ージを用いた半導体装置２とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ接続によって搭載される半導体素子収納用パ
ッケージおよびこの半導体素子収納用パッケージを用い
た半導体装置に適用して、使用耐久性・信頼性に優れた
ものとするのに有効な技術に関するものである。
ップチップ接続によって搭載される半導体素子収納用パ
ッケージおよびこの半導体素子収納用パッケージを用い
た半導体装置に適用して、使用耐久性・信頼性に優れた
ものとするのに有効な技術に関するものである。
【０００２】
【従来の技術】近年、マイクロプロセッサやＡＳＩＣ
（Application Specific Integrated Circuit）等に代
表される半導体素子が搭載される半導体装置において
は、半導体素子の高集積化に伴い、この素子およびこの
素子を搭載する半導体素子収納用パッケージの小型化に
対応できるフリップチップ実装に移行している。
（Application Specific Integrated Circuit）等に代
表される半導体素子が搭載される半導体装置において
は、半導体素子の高集積化に伴い、この素子およびこの
素子を搭載する半導体素子収納用パッケージの小型化に
対応できるフリップチップ実装に移行している。
【０００３】この方法は、まず、半導体チップの表面に
スパッタリング法でＢＬＭ（Ball Limiting Metallurg
y）重ね膜を堆積し、次いで、フォトリソグラフィ技術
を用いたエッチング法でＢＬＭ重ね膜をパターニングし
て、パッド上にＢＬＭ電極を形成する。
スパッタリング法でＢＬＭ（Ball Limiting Metallurg
y）重ね膜を堆積し、次いで、フォトリソグラフィ技術
を用いたエッチング法でＢＬＭ重ね膜をパターニングし
て、パッド上にＢＬＭ電極を形成する。
【０００４】次に、フォトレジストを用いたリフトオフ
法で円錐台状の半田をＢＬＭ電極上に形成した後、これ
を溶融させて、球状の半田ボールを形成する。
法で円錐台状の半田をＢＬＭ電極上に形成した後、これ
を溶融させて、球状の半田ボールを形成する。
【０００５】次に、この半田ボールを融解（リフロー）
し、半導体素子収納用パッケージ上に形成された電極と
反応させて、半導体素子を半導体素子収納用パッケージ
に接続する。
し、半導体素子収納用パッケージ上に形成された電極と
反応させて、半導体素子を半導体素子収納用パッケージ
に接続する。
【０００６】最後に、半導体素子が搭載されたこの半導
体素子収納用パッケージに蓋体を封止部において位置合
わせして、樹脂等の封止材で封止することにより半導体
装置が完成する。
体素子収納用パッケージに蓋体を封止部において位置合
わせして、樹脂等の封止材で封止することにより半導体
装置が完成する。
【０００７】ここで、半導体素子収納用パッケージには
セラミック基板やプリント基板等の樹脂基板が用いられ
る。特に、半導体素子収納用パッケージが樹脂基板の場
合は、この樹脂基板の剛性を高めるために、枠体と呼ば
れる、半導体素子を内部に収納するための開口部が形成
された、樹脂または金属部材から成る枠状部材が樹脂基
板に接合されて用いられる。
セラミック基板やプリント基板等の樹脂基板が用いられ
る。特に、半導体素子収納用パッケージが樹脂基板の場
合は、この樹脂基板の剛性を高めるために、枠体と呼ば
れる、半導体素子を内部に収納するための開口部が形成
された、樹脂または金属部材から成る枠状部材が樹脂基
板に接合されて用いられる。
【０００８】さらに、蓋体は、半導体素子の保護だけで
はなく、半導体素子で発生する熱を外部へ放熱する放熱
板としての機能も有する。このため、この蓋体には熱伝
導率の高い材質の部材が使用される。
はなく、半導体素子で発生する熱を外部へ放熱する放熱
板としての機能も有する。このため、この蓋体には熱伝
導率の高い材質の部材が使用される。
【０００９】しかしながら、この半導体装置をいわゆる
ＢＧＡ（Ball Grid Array）構造やＬＧＡ（Land Grid A
rray）構造でプリント配線板に実装した形態では、半導
体素子の動作および使用環境の変化に伴って熱が繰り返
し付加された場合に、半導体素子と樹脂基板との熱膨張
率の違いによって、樹脂基板の、搭載された半導体素子
よりも外側の部分が変形し、この半導体装置とプリント
配線板の外部電気回路との接続端子である半田ボールの
うち、半導体素子の外辺に位置する半田ボールにストレ
スが集中し、その結果、この半田ボールが破壊され、半
導体装置が正常な機能を果たさなくなるという問題が発
生する。
ＢＧＡ（Ball Grid Array）構造やＬＧＡ（Land Grid A
rray）構造でプリント配線板に実装した形態では、半導
体素子の動作および使用環境の変化に伴って熱が繰り返
し付加された場合に、半導体素子と樹脂基板との熱膨張
率の違いによって、樹脂基板の、搭載された半導体素子
よりも外側の部分が変形し、この半導体装置とプリント
配線板の外部電気回路との接続端子である半田ボールの
うち、半導体素子の外辺に位置する半田ボールにストレ
スが集中し、その結果、この半田ボールが破壊され、半
導体装置が正常な機能を果たさなくなるという問題が発
生する。
【００１０】この対策としては、蓋体と枠体とによって
樹脂基板の変形を防止することが有効である。
樹脂基板の変形を防止することが有効である。
【００１１】これについて、特開平11−284097号公報に
おいては、蓋体材に熱膨張率が基板に近いメタルプレー
トを使用し、各部材の熱膨張率のミスマッチによって発
生する応力から半導体素子と樹脂基板間の接合部の破損
を防ぐための構造が提案されている。
おいては、蓋体材に熱膨張率が基板に近いメタルプレー
トを使用し、各部材の熱膨張率のミスマッチによって発
生する応力から半導体素子と樹脂基板間の接合部の破損
を防ぐための構造が提案されている。
【００１２】しかしながら、蓋体材にメタルプレートの
ような金属を使用した場合、半導体素子との熱膨張率の
差が大きくなり、蓋体と半導体素子の間の、半導体素子
で発生した熱を蓋体に伝えるために充填された樹脂製の
接合部材が破壊され、半導体素子で発生した熱が蓋体に
充分伝わらないという問題が発生する。
ような金属を使用した場合、半導体素子との熱膨張率の
差が大きくなり、蓋体と半導体素子の間の、半導体素子
で発生した熱を蓋体に伝えるために充填された樹脂製の
接合部材が破壊され、半導体素子で発生した熱が蓋体に
充分伝わらないという問題が発生する。
【００１３】この対策としては、特開平８−148592号公
報にて提案されているように、蓋体に熱膨張率が半導体
素子（熱膨張率：２〜４×10-6（１／℃））に近い窒化
アルミニウム質焼結体やムライト質焼結体等の材料（熱
膨張率：４〜５×10-6（１／℃））を使用することが有
効である。
報にて提案されているように、蓋体に熱膨張率が半導体
素子（熱膨張率：２〜４×10-6（１／℃））に近い窒化
アルミニウム質焼結体やムライト質焼結体等の材料（熱
膨張率：４〜５×10-6（１／℃））を使用することが有
効である。
【００１４】
【発明が解決しようとする課題】しかしながら、このよ
うな場合においては、半導体素子の動作および使用環境
の変化に伴って熱が繰り返し付加された場合に、熱膨張
率の違いが原因で発生する蓋体と枠体との接合部の応力
によってこの接合部が破壊してしまい、半導体素子で発
生した熱を良好に放熱できなくなり、この半導体素子が
正常に動作しなくなるという問題が発生してしまう。
うな場合においては、半導体素子の動作および使用環境
の変化に伴って熱が繰り返し付加された場合に、熱膨張
率の違いが原因で発生する蓋体と枠体との接合部の応力
によってこの接合部が破壊してしまい、半導体素子で発
生した熱を良好に放熱できなくなり、この半導体素子が
正常に動作しなくなるという問題が発生してしまう。
【００１５】この対策としては、枠体に蓋体と熱膨張係
率が近い材質から成るものを使用することが有効である
が、この場合は、半導体素子の動作および使用環境の変
化に伴って熱が繰り返し付加された場合に、枠体と基板
の熱膨張率の違いが原因で発生する枠体と基板との接合
部の応力によってこの接合部が破壊してしまい、半導体
素子で発生し、基板に伝達した熱を良好に放熱できなく
なり、この半導体素子が正常に動作しなくなるという問
題が発生してしまう。
率が近い材質から成るものを使用することが有効である
が、この場合は、半導体素子の動作および使用環境の変
化に伴って熱が繰り返し付加された場合に、枠体と基板
の熱膨張率の違いが原因で発生する枠体と基板との接合
部の応力によってこの接合部が破壊してしまい、半導体
素子で発生し、基板に伝達した熱を良好に放熱できなく
なり、この半導体素子が正常に動作しなくなるという問
題が発生してしまう。
【００１６】従って、半導体素子の動作および使用環境
の変化に伴って熱が繰り返し付加された場合に、樹脂基
板の変形を防止し、かつ、蓋体と半導体素子との間、蓋
体と枠体との間、および枠体と基板との間の接合信頼性
をいずれも満足する構造が必要とされる。
の変化に伴って熱が繰り返し付加された場合に、樹脂基
板の変形を防止し、かつ、蓋体と半導体素子との間、蓋
体と枠体との間、および枠体と基板との間の接合信頼性
をいずれも満足する構造が必要とされる。
【００１７】本発明は、上記のような問題に鑑み案出さ
れたものであり、その目的は、半導体素子の動作および
使用環境の変化といった温度付加が繰り返される環境下
においても、樹脂基板の変形を防止することによって、
半導体装置とプリント配線板を接合する半田ボールの接
合信頼性を保ちながら、蓋体と半導体素子との間、蓋体
と枠体との間、および枠体と基板との間の接合信頼性を
確保することができる半導体素子収納用パッケージおよ
び半導体装置を提供することにある。
れたものであり、その目的は、半導体素子の動作および
使用環境の変化といった温度付加が繰り返される環境下
においても、樹脂基板の変形を防止することによって、
半導体装置とプリント配線板を接合する半田ボールの接
合信頼性を保ちながら、蓋体と半導体素子との間、蓋体
と枠体との間、および枠体と基板との間の接合信頼性を
確保することができる半導体素子収納用パッケージおよ
び半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面中央部に半導体素子の搭載部を有
する基板と、この基板の上面に前記搭載部を取り囲んで
取着された、前記半導体素子を内部に収容するための開
口部が形成された枠体と、この枠体の上面に前記開口部
を覆うように取着される蓋体とを具備し、前記枠体の上
面およびこれに対向する前記蓋体の下面に、ならびに前
記枠体の下面およびこれに対向する前記基板の上面に、
一方に前記搭載部を取り囲む環状の溝部が、他方に前記
溝部と噛み合う形状の環状の凸部が形成されていること
を特徴とするものである。
用パッケージは、上面中央部に半導体素子の搭載部を有
する基板と、この基板の上面に前記搭載部を取り囲んで
取着された、前記半導体素子を内部に収容するための開
口部が形成された枠体と、この枠体の上面に前記開口部
を覆うように取着される蓋体とを具備し、前記枠体の上
面およびこれに対向する前記蓋体の下面に、ならびに前
記枠体の下面およびこれに対向する前記基板の上面に、
一方に前記搭載部を取り囲む環状の溝部が、他方に前記
溝部と噛み合う形状の環状の凸部が形成されていること
を特徴とするものである。
【００１９】また、本発明の半導体素子収納用パッケー
ジは、上記構成において、前記枠体の上面および前記蓋
体の下面ならびに前記枠体の下面および前記基板の上面
と、それに形成された前記溝部の側面および前記凸部の
側面とのなす角度が45°〜90°であることを特徴とする
ものである。
ジは、上記構成において、前記枠体の上面および前記蓋
体の下面ならびに前記枠体の下面および前記基板の上面
と、それに形成された前記溝部の側面および前記凸部の
側面とのなす角度が45°〜90°であることを特徴とする
ものである。
【００２０】また、本発明の半導体装置は、上記構成の
本発明の半導体素子収納用パッケージの前記搭載部に半
導体素子が搭載されるとともに、前記枠体の上面に前記
開口部を覆うように前記蓋体が取着されて成ることを特
徴とするものである。
本発明の半導体素子収納用パッケージの前記搭載部に半
導体素子が搭載されるとともに、前記枠体の上面に前記
開口部を覆うように前記蓋体が取着されて成ることを特
徴とするものである。
【００２１】また、本発明の半導体装置は、上記構成に
おいて、前記枠体の熱膨張率をα１、ヤング率をＥ１、
前記基板の熱膨張率をα２、ヤング率をＥ２としたと
き、α１＞α２かつＥ１≧Ｅ２であることを特徴とする
ものである。
おいて、前記枠体の熱膨張率をα１、ヤング率をＥ１、
前記基板の熱膨張率をα２、ヤング率をＥ２としたと
き、α１＞α２かつＥ１≧Ｅ２であることを特徴とする
ものである。
【００２２】また、本発明の半導体装置は、上記構成に
おいて、前記蓋体が窒化アルミニウム質焼結体から成
り、前記枠体が銅またはアルミニウムから成ることを特
徴とするものである。
おいて、前記蓋体が窒化アルミニウム質焼結体から成
り、前記枠体が銅またはアルミニウムから成ることを特
徴とするものである。
【００２３】本発明の半導体素子収納用パッケージによ
れば、上面中央部に半導体素子の搭載部を有する基板
と、この基板の上面に搭載部を取り囲んで取着された、
半導体素子を内部に収容するための開口部が形成された
枠体と、この枠体の上面に開口部を覆うように取着され
る蓋体とを具備し、蓋体の下面およびこれに対向する枠
体の上面に、ならびに枠体の下面およびこれに対向する
基板の上面に、一方に搭載部を取り囲む環状の溝部が、
他方にこの溝部と噛み合う形状の環状の凸部が形成され
ていることから、半導体素子の動作および使用環境の変
化に伴って熱が繰り返し付加された場合に、蓋体と枠体
および枠体と基板との熱膨張率の違いが原因で発生する
せん断応力に対して、この互いに噛み合った溝部と凸部
がアンカーの役割を果たすため、蓋体と枠体と基板とが
強固に接合されるので、半導体素子と基板との熱膨張率
の違いが原因で基板のうち半導体素子よりも外側の部分
が変形するのを防止することができ、半導体素子の外辺
の位置に当たる半田ボールにストレスが集中してこの半
田ボールが破壊されることによって半導体装置が正常な
機能を果たさなくなる問題を有効に防止することが可能
となる。その結果として、半導体装置とプリント配線板
との接合に関して好適な半導体装置を提供することが可
能となる。
れば、上面中央部に半導体素子の搭載部を有する基板
と、この基板の上面に搭載部を取り囲んで取着された、
半導体素子を内部に収容するための開口部が形成された
枠体と、この枠体の上面に開口部を覆うように取着され
る蓋体とを具備し、蓋体の下面およびこれに対向する枠
体の上面に、ならびに枠体の下面およびこれに対向する
基板の上面に、一方に搭載部を取り囲む環状の溝部が、
他方にこの溝部と噛み合う形状の環状の凸部が形成され
ていることから、半導体素子の動作および使用環境の変
化に伴って熱が繰り返し付加された場合に、蓋体と枠体
および枠体と基板との熱膨張率の違いが原因で発生する
せん断応力に対して、この互いに噛み合った溝部と凸部
がアンカーの役割を果たすため、蓋体と枠体と基板とが
強固に接合されるので、半導体素子と基板との熱膨張率
の違いが原因で基板のうち半導体素子よりも外側の部分
が変形するのを防止することができ、半導体素子の外辺
の位置に当たる半田ボールにストレスが集中してこの半
田ボールが破壊されることによって半導体装置が正常な
機能を果たさなくなる問題を有効に防止することが可能
となる。その結果として、半導体装置とプリント配線板
との接合に関して好適な半導体装置を提供することが可
能となる。
【００２４】また、本発明の半導体素子収納用パッケー
ジによれば、蓋体の下面および枠体の上面とそれに形成
された溝部の側面および凸部の側面とのなす角度、なら
びに枠体の下面および基板の上面とそれに形成された溝
部の側面および凸部の側面とのなす角度を45°〜90°に
したときには、蓋体と枠体とを接合する接合部材および
枠体と基板とを接合する接合部材に働く応力について、
せん断応力よりも引っ張り応力を大きくすることがで
き、この蓋体と枠体および枠体と基板との接合界面にお
ける接合部材のクラックの発生を防ぐことが可能とな
る。
ジによれば、蓋体の下面および枠体の上面とそれに形成
された溝部の側面および凸部の側面とのなす角度、なら
びに枠体の下面および基板の上面とそれに形成された溝
部の側面および凸部の側面とのなす角度を45°〜90°に
したときには、蓋体と枠体とを接合する接合部材および
枠体と基板とを接合する接合部材に働く応力について、
せん断応力よりも引っ張り応力を大きくすることがで
き、この蓋体と枠体および枠体と基板との接合界面にお
ける接合部材のクラックの発生を防ぐことが可能とな
る。
【００２５】また、本発明の半導体装置によれば、上記
本発明の半導体素子収納用パッケージの搭載部に半導体
素子が搭載されるとともに、基板の上面に搭載部を覆う
ように枠体が取着され、さらに、枠体の上面に開口部を
覆うように蓋体が取着されて成ることから、蓋体と枠体
と基板との強い接合力によって、半導体素子と基板との
熱膨張率の違いが原因で発生する基板の変形に対して、
蓋体と枠体が基板と一体となって基板の変形を抑える役
割を果たすため、この応力によって基板のうち半導体素
子よりも外側の部分が変形し、半導体素子の外辺の位置
に当たるこの半導体素子をプリント配線板に実装した半
田ボールにストレスが集中して、この半田ボールが破壊
されることによって半導体装置が正常な機能を果たさな
くなる問題を有効に防止することが可能となる。その結
果として、半導体装置とプリント配線板との接合に関し
て好適な半導体装置を提供することが可能となる。
本発明の半導体素子収納用パッケージの搭載部に半導体
素子が搭載されるとともに、基板の上面に搭載部を覆う
ように枠体が取着され、さらに、枠体の上面に開口部を
覆うように蓋体が取着されて成ることから、蓋体と枠体
と基板との強い接合力によって、半導体素子と基板との
熱膨張率の違いが原因で発生する基板の変形に対して、
蓋体と枠体が基板と一体となって基板の変形を抑える役
割を果たすため、この応力によって基板のうち半導体素
子よりも外側の部分が変形し、半導体素子の外辺の位置
に当たるこの半導体素子をプリント配線板に実装した半
田ボールにストレスが集中して、この半田ボールが破壊
されることによって半導体装置が正常な機能を果たさな
くなる問題を有効に防止することが可能となる。その結
果として、半導体装置とプリント配線板との接合に関し
て好適な半導体装置を提供することが可能となる。
【００２６】また、本発明の半導体装置によれば、枠体
の熱膨張率をα１、ヤング率をＥ１、基板の熱膨張率を
α２、ヤング率をＥ２としたとき、α１＞α２かつＥ１
≧Ｅ２とすることにより、半導体素子の動作および使用
環境の変化に伴って熱が繰り返し付加された場合に、枠
体と基板の熱膨張率の違いによって発生する応力が、半
導体素子と基板の熱膨張率の違い（半導体素子の熱膨張
率：２〜４×10-6（１／℃）、基板の熱膨張率：10〜15
×10-6（１／℃））が原因で発生する基板の変形と反対
方向に基板を変形しようとするため、結果的に基板の変
形を抑える役割を果たし、半導体素子と基板との熱膨張
率の違いによって発生する半導体素子よりも外側の基板
の変形によって半導体素子の外辺に位置する半田ボール
にストレスが集中して、この半田ボールが破壊されるこ
とにより半導体装置が正常な機能を果たさなくなる問題
を有効に防止することが可能となる。その結果として、
半導体装置とプリント配線板との接合に関して好適な半
導体装置を提供することが可能となる。
の熱膨張率をα１、ヤング率をＥ１、基板の熱膨張率を
α２、ヤング率をＥ２としたとき、α１＞α２かつＥ１
≧Ｅ２とすることにより、半導体素子の動作および使用
環境の変化に伴って熱が繰り返し付加された場合に、枠
体と基板の熱膨張率の違いによって発生する応力が、半
導体素子と基板の熱膨張率の違い（半導体素子の熱膨張
率：２〜４×10-6（１／℃）、基板の熱膨張率：10〜15
×10-6（１／℃））が原因で発生する基板の変形と反対
方向に基板を変形しようとするため、結果的に基板の変
形を抑える役割を果たし、半導体素子と基板との熱膨張
率の違いによって発生する半導体素子よりも外側の基板
の変形によって半導体素子の外辺に位置する半田ボール
にストレスが集中して、この半田ボールが破壊されるこ
とにより半導体装置が正常な機能を果たさなくなる問題
を有効に防止することが可能となる。その結果として、
半導体装置とプリント配線板との接合に関して好適な半
導体装置を提供することが可能となる。
【００２７】また、本発明の半導体装置によれば、蓋体
が窒化アルミニウム質焼結体から成り、枠体が銅または
アルミニウムから成るときには、発熱した半導体素子か
ら基板へ伝わった熱を、高熱伝導材料である銅またはア
ルミニウムから成る枠体を通して外部への放熱体として
機能する蓋体へ効率良く逃がすことが可能となり、ま
た、放熱体として機能する蓋体が高熱伝導材料である窒
化アルミニウム質焼結体から成るため、高熱伝導材料か
ら成る放熱体の蓋体に直接熱を逃がすことが可能とな
り、長期的に安定した高放熱特性の半導体装置を提供す
ることが可能となる。
が窒化アルミニウム質焼結体から成り、枠体が銅または
アルミニウムから成るときには、発熱した半導体素子か
ら基板へ伝わった熱を、高熱伝導材料である銅またはア
ルミニウムから成る枠体を通して外部への放熱体として
機能する蓋体へ効率良く逃がすことが可能となり、ま
た、放熱体として機能する蓋体が高熱伝導材料である窒
化アルミニウム質焼結体から成るため、高熱伝導材料か
ら成る放熱体の蓋体に直接熱を逃がすことが可能とな
り、長期的に安定した高放熱特性の半導体装置を提供す
ることが可能となる。
【００２８】
【発明の実施の形態】以下、本発明の半導体素子収納用
パッケージおよび半導体装置について添付図面に基づき
詳細に説明する。図１は、本発明の半導体素子収納用パ
ッケージを用いた本発明の半導体装置の実施の形態の一
例を示す断面図であり、図２は、その枠体と基板との接
合部の拡大断面図であり、図３は、その蓋体と枠体との
接合部の拡大断面図である。
パッケージおよび半導体装置について添付図面に基づき
詳細に説明する。図１は、本発明の半導体素子収納用パ
ッケージを用いた本発明の半導体装置の実施の形態の一
例を示す断面図であり、図２は、その枠体と基板との接
合部の拡大断面図であり、図３は、その蓋体と枠体との
接合部の拡大断面図である。
【００２９】図１では、半導体素子収納用パッケージ１
としてＢＧＡ型パッケージを用いた場合の例を示してお
り、１は半導体素子収納用パッケージ、２はこの半導体
素子収納用パッケージ１を用いた半導体装置を示し、３
は基板、４は枠体、５は半導体素子、６は蓋体、７は基
板３と枠体４とを接合する第１の接合部材、８は枠体４
と蓋体６とを接合する第２の接合部材、９は半導体素子
５と蓋体６とを接合する第３の接合部材、12は外部電気
回路との接続端子となる半田ボールである。
としてＢＧＡ型パッケージを用いた場合の例を示してお
り、１は半導体素子収納用パッケージ、２はこの半導体
素子収納用パッケージ１を用いた半導体装置を示し、３
は基板、４は枠体、５は半導体素子、６は蓋体、７は基
板３と枠体４とを接合する第１の接合部材、８は枠体４
と蓋体６とを接合する第２の接合部材、９は半導体素子
５と蓋体６とを接合する第３の接合部材、12は外部電気
回路との接続端子となる半田ボールである。
【００３０】半導体素子収納用パッケージ１は、少なく
とも基板３と、その基板３の上面にその上面中央部の半
導体素子搭載部を取り囲むように第１の接合部材７によ
り取着された、半導体素子５を内部に収容するための開
口部が形成された枠体４と、枠体４の開口部を覆うよう
に枠体４の上面に第２の接合部材８により取着される蓋
体６とから構成される。この図１の例においては、半導
体素子収納用パッケージ１は、下面の外部接続用電極
（図示せず）に外部接続端子となる半田ボール12等が接
続された基板３と、その基板３の上面中央部の半導体素
子搭載部を取り囲むように第１の接合部材７により取着
された、半導体素子５を内部に収容するための開口部が
形成された枠体４と、枠体４の開口部を覆うように枠体
４の上面に第２の接合部材８により取着された蓋体６
と、から構成されている。
とも基板３と、その基板３の上面にその上面中央部の半
導体素子搭載部を取り囲むように第１の接合部材７によ
り取着された、半導体素子５を内部に収容するための開
口部が形成された枠体４と、枠体４の開口部を覆うよう
に枠体４の上面に第２の接合部材８により取着される蓋
体６とから構成される。この図１の例においては、半導
体素子収納用パッケージ１は、下面の外部接続用電極
（図示せず）に外部接続端子となる半田ボール12等が接
続された基板３と、その基板３の上面中央部の半導体素
子搭載部を取り囲むように第１の接合部材７により取着
された、半導体素子５を内部に収容するための開口部が
形成された枠体４と、枠体４の開口部を覆うように枠体
４の上面に第２の接合部材８により取着された蓋体６
と、から構成されている。
【００３１】本発明の半導体装置２は例えば、図１に示
したように、本発明の半導体素子収納用パッケージ１の
半導体素子搭載部上に形成された半導体素子接続用パッ
ド（図示せず）にＳｎ−Ｐｂ等の半田等から成る導体バ
ンプにより半導体素子５がフリップチップ実装され、こ
の半導体素子５と基板３との間に、この実装部の補強の
ために熱硬化性樹脂を含有する充填剤、いわゆるアンダ
ーフィルが充填され、さらに、蓋体６が、枠体４の開口
部を覆うように枠体４の上面に第２の接合部材８によ
り、および半導体素子５の上面に第３の接合部材９によ
り、それぞれ取着されることにより完成する。
したように、本発明の半導体素子収納用パッケージ１の
半導体素子搭載部上に形成された半導体素子接続用パッ
ド（図示せず）にＳｎ−Ｐｂ等の半田等から成る導体バ
ンプにより半導体素子５がフリップチップ実装され、こ
の半導体素子５と基板３との間に、この実装部の補強の
ために熱硬化性樹脂を含有する充填剤、いわゆるアンダ
ーフィルが充填され、さらに、蓋体６が、枠体４の開口
部を覆うように枠体４の上面に第２の接合部材８によ
り、および半導体素子５の上面に第３の接合部材９によ
り、それぞれ取着されることにより完成する。
【００３２】この構造においては、半導体素子５で発生
した熱は、主に第３の接合部材９を通して蓋体６から外
部へ放熱され、さらに、導体バンプを通して基板３へ伝
わった熱が枠体４から蓋体６へ伝わり、外部へ放熱され
る。
した熱は、主に第３の接合部材９を通して蓋体６から外
部へ放熱され、さらに、導体バンプを通して基板３へ伝
わった熱が枠体４から蓋体６へ伝わり、外部へ放熱され
る。
【００３３】基板３は、例えばガラスエポキシ系やビス
マレイミド系材質から成る基板であったり、または、こ
の基板上にポリイミド，エポキシ樹脂，フッ素樹脂，ポ
リノルボルネンまたはベンゾシクロブテン等の有機絶縁
材料を使用したり、あるいはセラミックス粉末等の無機
絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して
成る複合絶縁材料等の電気絶縁材料を使用して形成され
る内部配線を有した多層基板構造とされている。
マレイミド系材質から成る基板であったり、または、こ
の基板上にポリイミド，エポキシ樹脂，フッ素樹脂，ポ
リノルボルネンまたはベンゾシクロブテン等の有機絶縁
材料を使用したり、あるいはセラミックス粉末等の無機
絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して
成る複合絶縁材料等の電気絶縁材料を使用して形成され
る内部配線を有した多層基板構造とされている。
【００３４】この基板３は以下のようにして作製され
る。例えばエポキシ樹脂から成る場合であれば、一般に
酸化アルミニウム質焼結体から成るセラミックスやガラ
ス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成
されるガラスエポキシ樹脂等から成る絶縁層の上面に、
有機樹脂前駆体をスピンコート法もしくはカーテンコー
ト法等の塗布技術により被着させ、これを熱硬化処理す
ることによって形成されるエポキシ樹脂等の有機樹脂か
ら成る絶縁層（図示せず）と、銅を無電解めっき法や蒸
着法等の薄膜形成技術で被着しこれにフォトリソグラフ
ィ技術を採用することによって形成される薄膜配線導体
層（図示せず）とを交互に積層し、約170℃程度の温度
で加熱硬化することによって製作される。
る。例えばエポキシ樹脂から成る場合であれば、一般に
酸化アルミニウム質焼結体から成るセラミックスやガラ
ス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成
されるガラスエポキシ樹脂等から成る絶縁層の上面に、
有機樹脂前駆体をスピンコート法もしくはカーテンコー
ト法等の塗布技術により被着させ、これを熱硬化処理す
ることによって形成されるエポキシ樹脂等の有機樹脂か
ら成る絶縁層（図示せず）と、銅を無電解めっき法や蒸
着法等の薄膜形成技術で被着しこれにフォトリソグラフ
ィ技術を採用することによって形成される薄膜配線導体
層（図示せず）とを交互に積層し、約170℃程度の温度
で加熱硬化することによって製作される。
【００３５】また、基板３の上面には、枠体の下面と対
向する部位に、半導体素子５の搭載部を取り囲む環状の
溝部または凸部が形成されている。溝部の場合は、上記
のようにスピンコート法もしくはカーテンコート法等の
塗布技術により被着させた有機樹脂前駆体を、フォトリ
ソグラフィ技術を採用することによって、半導体素子５
の搭載部を取り囲む環状に形成されたり、または、上記
のようにして作製された基板３の上面にドリル等の研削
装置を用いて加工したりすることにより形成される。凸
部の場合も同様に、上記のような基板３の作製時にフォ
トリソグラフィ技術を採用することによって、半導体素
子５の搭載部を取り囲む環状の凸部を残すように形成さ
れたり、または、上記のようにして作製された基板３の
上面を研削装置を用いて環状の凸部を残すように加工し
て形成したり、あるいは、環状に形成された樹脂基板
を、上記のようにして作製された基板上面に耐熱性に優
れる熱硬化性接着剤等を用いて接合することにより形成
される。
向する部位に、半導体素子５の搭載部を取り囲む環状の
溝部または凸部が形成されている。溝部の場合は、上記
のようにスピンコート法もしくはカーテンコート法等の
塗布技術により被着させた有機樹脂前駆体を、フォトリ
ソグラフィ技術を採用することによって、半導体素子５
の搭載部を取り囲む環状に形成されたり、または、上記
のようにして作製された基板３の上面にドリル等の研削
装置を用いて加工したりすることにより形成される。凸
部の場合も同様に、上記のような基板３の作製時にフォ
トリソグラフィ技術を採用することによって、半導体素
子５の搭載部を取り囲む環状の凸部を残すように形成さ
れたり、または、上記のようにして作製された基板３の
上面を研削装置を用いて環状の凸部を残すように加工し
て形成したり、あるいは、環状に形成された樹脂基板
を、上記のようにして作製された基板上面に耐熱性に優
れる熱硬化性接着剤等を用いて接合することにより形成
される。
【００３６】また、各薄膜配線導体層は、例えば銅（Ｃ
ｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃ
ｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎ
ｂ）やそれらの合金等の金属材料の薄膜等により形成す
ればよい。具体的には、例えば金属材料の薄膜で形成す
る場合は、スパッタリング法，真空蒸着法またはメッキ
法により金属膜を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成することができる。この
基板３の上面には半導体素子５が接続される素子用電極
（図示せず）が形成され、またその下面には外部接続端
子となる半田ボール12が接続される外部接続用電極（図
示せず）が形成されている。この基板３の熱膨張率は、
例えば10〜15×10-6（１／℃）となっている。
ｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃ
ｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎ
ｂ）やそれらの合金等の金属材料の薄膜等により形成す
ればよい。具体的には、例えば金属材料の薄膜で形成す
る場合は、スパッタリング法，真空蒸着法またはメッキ
法により金属膜を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成することができる。この
基板３の上面には半導体素子５が接続される素子用電極
（図示せず）が形成され、またその下面には外部接続端
子となる半田ボール12が接続される外部接続用電極（図
示せず）が形成されている。この基板３の熱膨張率は、
例えば10〜15×10-6（１／℃）となっている。
【００３７】半導体素子５はフリップチップ型のもの
で、シリコン（Ｓｉ）系等の半導体材料から成り、その
下面(基板３と対向する面)には多数の接続用バンプ（図
示せず）が形成されている。この半導体素子５の熱膨張
率は、例えば２〜４×10-6（１／℃）となっている。
で、シリコン（Ｓｉ）系等の半導体材料から成り、その
下面(基板３と対向する面)には多数の接続用バンプ（図
示せず）が形成されている。この半導体素子５の熱膨張
率は、例えば２〜４×10-6（１／℃）となっている。
【００３８】そして、この半導体素子５は、基板３の上
面に搭載され、導体バンプを基板３の半導体素子５接続
用の半導体素子接続用パッド（図示せず）に載置当接さ
せ、しかる後、約250ないし400℃の温度で加熱して導体
バンプを溶接させることにより、基板３と電気的に接続
されている。この半導体素子５が基板３に実装された部
分には、この実装部の補強のために熱硬化性樹脂を含有
する充填剤、いわゆるアンダーフィルが充填されてい
る。
面に搭載され、導体バンプを基板３の半導体素子５接続
用の半導体素子接続用パッド（図示せず）に載置当接さ
せ、しかる後、約250ないし400℃の温度で加熱して導体
バンプを溶接させることにより、基板３と電気的に接続
されている。この半導体素子５が基板３に実装された部
分には、この実装部の補強のために熱硬化性樹脂を含有
する充填剤、いわゆるアンダーフィルが充填されてい
る。
【００３９】蓋体６は、半導体素子５と熱膨張率が近
く、かつ熱伝導率の良いセラミックス等から成り、例え
ばセラミックスから成る粉体をプレスで成形したもの
や、セラミックスの粉にバインダを混ぜてペースト状に
した原料をシート状に成形した後に多層化したものを、
1000℃を超える高温にて焼成して作製される。
く、かつ熱伝導率の良いセラミックス等から成り、例え
ばセラミックスから成る粉体をプレスで成形したもの
や、セラミックスの粉にバインダを混ぜてペースト状に
した原料をシート状に成形した後に多層化したものを、
1000℃を超える高温にて焼成して作製される。
【００４０】蓋体６の下面には、枠体４の上面に形成さ
れた半導体素子５の搭載部を取り囲む環状の溝部または
凸部と噛み合う形状の環状の凸部または溝部が形成され
ている。この凸部または溝部は、前述の蓋体６の作製工
程において焼成前の成形体を作製する際に同時に形成し
ておくとよい。例えばセラミック粉体をプレス成形加工
して成形体を作製する場合であれば、溝部または凸部が
形成されるようなプレス用の金型を用いることで焼成前
の成形体が作製され、それを焼成することで蓋体６が作
製される。
れた半導体素子５の搭載部を取り囲む環状の溝部または
凸部と噛み合う形状の環状の凸部または溝部が形成され
ている。この凸部または溝部は、前述の蓋体６の作製工
程において焼成前の成形体を作製する際に同時に形成し
ておくとよい。例えばセラミック粉体をプレス成形加工
して成形体を作製する場合であれば、溝部または凸部が
形成されるようなプレス用の金型を用いることで焼成前
の成形体が作製され、それを焼成することで蓋体６が作
製される。
【００４１】蓋体６は、特に窒化アルミニウム質焼結体
から成るものとするとよい。放熱体として機能する蓋体
６を高熱伝導材料である窒化アルミニウム質焼結体（熱
伝導率：150Ｗ／（ｍ・Ｋ）以上）から成るものとする
と、より冷却能力の高い半導体装置を提供することが可
能となる。また、半導体素子５から高熱伝導材料である
窒化アルミニウム質焼結体から成る放熱体の蓋体６に直
接熱を逃がすことが可能となり、さらには半導体素子５
と蓋体６との間の熱応力が小さいものとなり、長期的に
安定した高放熱特性の半導体装置２を提供することが可
能となる。
から成るものとするとよい。放熱体として機能する蓋体
６を高熱伝導材料である窒化アルミニウム質焼結体（熱
伝導率：150Ｗ／（ｍ・Ｋ）以上）から成るものとする
と、より冷却能力の高い半導体装置を提供することが可
能となる。また、半導体素子５から高熱伝導材料である
窒化アルミニウム質焼結体から成る放熱体の蓋体６に直
接熱を逃がすことが可能となり、さらには半導体素子５
と蓋体６との間の熱応力が小さいものとなり、長期的に
安定した高放熱特性の半導体装置２を提供することが可
能となる。
【００４２】蓋体６と半導体素子５とを接合する第３の
接合部材９は、熱伝導性の良いグリースまたはゲル状樹
脂が望ましい。
接合部材９は、熱伝導性の良いグリースまたはゲル状樹
脂が望ましい。
【００４３】枠体４は、基板３よりも熱膨張率の大きな
銅またはアルミニウムから成るものとするとよく、プレ
ス加工や切削加工または研削加工等により、半導体素子
５を内部に収容するための開口部を持つ形状に成形され
るとともに、その下面に、基板３の上面に形成された半
導体素子５の搭載部を取り囲む環状の溝部または凸部と
噛み合う形状の環状の凸部または溝部が形成される。枠
体４が銅またはアルミニウムから成るときには、発熱し
た半導体素子５から基板３へ伝わった熱を、高熱伝導材
料である銅（熱伝導率：400Ｗ／（ｍ・ｋ））またはア
ルミニウム（熱伝導率：200Ｗ／（ｍ・ｋ））から成る
枠体４を通して外部への放熱体として機能する蓋体６へ
効率良く逃がすことが可能となる。
銅またはアルミニウムから成るものとするとよく、プレ
ス加工や切削加工または研削加工等により、半導体素子
５を内部に収容するための開口部を持つ形状に成形され
るとともに、その下面に、基板３の上面に形成された半
導体素子５の搭載部を取り囲む環状の溝部または凸部と
噛み合う形状の環状の凸部または溝部が形成される。枠
体４が銅またはアルミニウムから成るときには、発熱し
た半導体素子５から基板３へ伝わった熱を、高熱伝導材
料である銅（熱伝導率：400Ｗ／（ｍ・ｋ））またはア
ルミニウム（熱伝導率：200Ｗ／（ｍ・ｋ））から成る
枠体４を通して外部への放熱体として機能する蓋体６へ
効率良く逃がすことが可能となる。
【００４４】基板３と枠体４とを接合する第１の接合部
材７は、耐熱性に優れる熱硬化性接着剤または金属ロウ
材が望ましい。
材７は、耐熱性に優れる熱硬化性接着剤または金属ロウ
材が望ましい。
【００４５】また、蓋体６と枠体４とを接合する第２の
接合部材８は、耐熱性に優れ、かつ蓋体６と枠体４との
熱膨張率のミスマッチにより発生する応力を吸収できる
エポキシ等の柔らかい熱硬化性樹脂が望ましい。
接合部材８は、耐熱性に優れ、かつ蓋体６と枠体４との
熱膨張率のミスマッチにより発生する応力を吸収できる
エポキシ等の柔らかい熱硬化性樹脂が望ましい。
【００４６】本発明の半導体素子収納用パッケージ１に
は、上記のような構成において、半導体素子５の動作お
よび使用環境の変化に伴って熱が繰り返し付加された場
合に、半導体素子５と基板３との熱膨張率の違いによっ
て発生する、半導体素子５よりも外側の基板の変形によ
って、半導体素子５とプリント配線板（図示せず）の外
部電気回路との接続端子となる半田ボール12のうち半導
体素子５の外辺の位置に当たるに部分にストレスが集中
し、この半田ボール12が破壊されることによって半導体
装置２が正常な機能を果たさなくなることを防止するた
めに、枠体４の上面およびこれに対向する蓋体６の下面
に、ならびに枠体４の下面およびこれに対向する基板３
の上面に、一方に半導体素子５の搭載部を取り囲む環状
の溝部を、他方にこの溝部と噛み合う形状の環状の凸部
が形成されている。これにより、本発明の半導体素子収
納用パッケージ１によれば、半導体素子５の動作および
使用環境の変化に伴って熱が繰り返し付加された場合
に、蓋体６と枠体４および枠体４と基板３との熱膨張率
の違いが原因で発生するせん断応力に対して、この互い
に噛み合った溝部と凸部がアンカーの役割を果たすた
め、蓋体６と枠体４と基板３とが強固に接合され、半導
体素子５と基板３との熱膨張率の違いが原因で、基板３
のうち半導体素子５よりも外側の部分が変形し、半導体
素子５の外辺の位置に当たる、この半導体素子５とプリ
ント配線板の外部電気回路との接続端子である半田ボー
ル12にストレスが集中し、この半田ボール12が破壊され
ることによって半導体装置２が正常な機能を果たさなく
なる問題を有効に防止することが可能となる。その結果
として、半導体装置２とプリント配線板との接合に関し
て好適な半導体装置２を提供することが可能となる。
は、上記のような構成において、半導体素子５の動作お
よび使用環境の変化に伴って熱が繰り返し付加された場
合に、半導体素子５と基板３との熱膨張率の違いによっ
て発生する、半導体素子５よりも外側の基板の変形によ
って、半導体素子５とプリント配線板（図示せず）の外
部電気回路との接続端子となる半田ボール12のうち半導
体素子５の外辺の位置に当たるに部分にストレスが集中
し、この半田ボール12が破壊されることによって半導体
装置２が正常な機能を果たさなくなることを防止するた
めに、枠体４の上面およびこれに対向する蓋体６の下面
に、ならびに枠体４の下面およびこれに対向する基板３
の上面に、一方に半導体素子５の搭載部を取り囲む環状
の溝部を、他方にこの溝部と噛み合う形状の環状の凸部
が形成されている。これにより、本発明の半導体素子収
納用パッケージ１によれば、半導体素子５の動作および
使用環境の変化に伴って熱が繰り返し付加された場合
に、蓋体６と枠体４および枠体４と基板３との熱膨張率
の違いが原因で発生するせん断応力に対して、この互い
に噛み合った溝部と凸部がアンカーの役割を果たすた
め、蓋体６と枠体４と基板３とが強固に接合され、半導
体素子５と基板３との熱膨張率の違いが原因で、基板３
のうち半導体素子５よりも外側の部分が変形し、半導体
素子５の外辺の位置に当たる、この半導体素子５とプリ
ント配線板の外部電気回路との接続端子である半田ボー
ル12にストレスが集中し、この半田ボール12が破壊され
ることによって半導体装置２が正常な機能を果たさなく
なる問題を有効に防止することが可能となる。その結果
として、半導体装置２とプリント配線板との接合に関し
て好適な半導体装置２を提供することが可能となる。
【００４７】また、本発明の半導体素子収納用パッケー
ジ１および半導体装置２によれば、この枠体４と基板３
とを接合する第１の接合部材７および蓋体６と枠体４と
を接合する第２の接合部材８に関して、樹脂が一般的に
せん断応力に弱く引っ張り応力に強い性質を利用して、
枠体４の下面および基板３の上面と、それに形成された
溝部の側面および凸部の側面とのなす角度10、図２に示
す例では枠体４の下面と枠体４に形成された凸部の側面
とのなす角度10、ならびに蓋体６の下面および枠体４の
上面と、それに形成された溝部の側面および凸部の側面
とのなす角度11、図３に示す例では枠体４の上面と枠体
４に形成された凸部の側面とのなす角度11を45°〜90°
にすることにより、この第１の接合部材７および第２の
接合部材８に働く応力について、せん断応力よりも引っ
張り応力を大きくする構造となっている。この場合、こ
の角度10および角度11が45°未満または90°を超える角
度となると、この第１の接合部材７および第２の接合部
材８に働く応力について、せん断応力の方が引っ張り応
力よりも大きくなり、この接合部材７および接合部材８
にクラックが発生し、蓋体６と枠体４と基板３の間で剥
がれが生じてしまい、半導体素子５で発生した熱を効率
よく蓋体６へ逃がすことが困難となるおそれがある。
ジ１および半導体装置２によれば、この枠体４と基板３
とを接合する第１の接合部材７および蓋体６と枠体４と
を接合する第２の接合部材８に関して、樹脂が一般的に
せん断応力に弱く引っ張り応力に強い性質を利用して、
枠体４の下面および基板３の上面と、それに形成された
溝部の側面および凸部の側面とのなす角度10、図２に示
す例では枠体４の下面と枠体４に形成された凸部の側面
とのなす角度10、ならびに蓋体６の下面および枠体４の
上面と、それに形成された溝部の側面および凸部の側面
とのなす角度11、図３に示す例では枠体４の上面と枠体
４に形成された凸部の側面とのなす角度11を45°〜90°
にすることにより、この第１の接合部材７および第２の
接合部材８に働く応力について、せん断応力よりも引っ
張り応力を大きくする構造となっている。この場合、こ
の角度10および角度11が45°未満または90°を超える角
度となると、この第１の接合部材７および第２の接合部
材８に働く応力について、せん断応力の方が引っ張り応
力よりも大きくなり、この接合部材７および接合部材８
にクラックが発生し、蓋体６と枠体４と基板３の間で剥
がれが生じてしまい、半導体素子５で発生した熱を効率
よく蓋体６へ逃がすことが困難となるおそれがある。
【００４８】なお、図２においては枠体４の下面と枠体
４の下面に形成された凸部の側面とのなす角度10をその
部分のハッチングを除いて示しているが、この角度10に
ついては、この例で基板３の上面とその上面に枠体４の
凸部と噛み合う形状で形成された溝部の側面とのなす角
度についても同様である。また、枠体４の下面に溝部を
形成し、基板３の上面にその溝部と噛み合う形状の凸部
を形成した場合の基板３の上面とそれに形成された凸部
の側面とのなす角度および枠体４の下面とそれに形成さ
れた溝部の側面とのなす角度についても同様である。
４の下面に形成された凸部の側面とのなす角度10をその
部分のハッチングを除いて示しているが、この角度10に
ついては、この例で基板３の上面とその上面に枠体４の
凸部と噛み合う形状で形成された溝部の側面とのなす角
度についても同様である。また、枠体４の下面に溝部を
形成し、基板３の上面にその溝部と噛み合う形状の凸部
を形成した場合の基板３の上面とそれに形成された凸部
の側面とのなす角度および枠体４の下面とそれに形成さ
れた溝部の側面とのなす角度についても同様である。
【００４９】さらに、図３においては枠体４の上面と枠
体４の上面に形成された凸部の側面とのなす角度11をそ
の部分のハッチングを除いて示しているが、この角度11
については、この例で蓋体６の下面とその下面に枠体４
の凸部と噛み合う形状で形成された溝部の側面とのなす
角度についても同様である。また、枠体４の上面に溝部
を形成し、蓋体６の下面にその溝部と噛み合う形状の凸
部を形成した場合の枠体４の上面とそれに形成された溝
部の側面とのなす角度および蓋体６の下面とそれに形成
された凸部の側面とのなす角度についても同様である。
体４の上面に形成された凸部の側面とのなす角度11をそ
の部分のハッチングを除いて示しているが、この角度11
については、この例で蓋体６の下面とその下面に枠体４
の凸部と噛み合う形状で形成された溝部の側面とのなす
角度についても同様である。また、枠体４の上面に溝部
を形成し、蓋体６の下面にその溝部と噛み合う形状の凸
部を形成した場合の枠体４の上面とそれに形成された溝
部の側面とのなす角度および蓋体６の下面とそれに形成
された凸部の側面とのなす角度についても同様である。
【００５０】また、本発明の半導体装置２においては、
枠体４の熱膨張率をα１、ヤング率をＥ１、基板３の熱
膨張率をα２、ヤング率をＥ２としたとき、α１＞α２
かつＥ１≧Ｅ２となるよう構成することが好ましい。こ
のようにすることにより、枠体４と基板３の熱膨張率の
違いによって発生する応力が、半導体素子５と基板３の
熱膨張率の違い（半導体素子５の熱膨張率：２〜４×10
-6（１／℃）、基板３の熱膨張率：10〜15×10-6（１／
℃））が原因で発生する基板３の変形を妨げる方向の応
力を発生し、結果的に基板３の変形を抑える役割を果た
すため、半導体素子５と基板３との熱膨張率の違いによ
って発生する半導体素子５よりも外側の基板３の変形に
よって、半導体素子５の外辺に位置する半田ボール12に
ストレスが集中し、この半田ボール12が破壊されること
によって半導体装置２が正常な機能を果たさなくなる問
題を有効に防止することが可能となる。その結果とし
て、半導体装置２とプリント配線板との接合に関して好
適な半導体装置２を提供することが可能となる。
枠体４の熱膨張率をα１、ヤング率をＥ１、基板３の熱
膨張率をα２、ヤング率をＥ２としたとき、α１＞α２
かつＥ１≧Ｅ２となるよう構成することが好ましい。こ
のようにすることにより、枠体４と基板３の熱膨張率の
違いによって発生する応力が、半導体素子５と基板３の
熱膨張率の違い（半導体素子５の熱膨張率：２〜４×10
-6（１／℃）、基板３の熱膨張率：10〜15×10-6（１／
℃））が原因で発生する基板３の変形を妨げる方向の応
力を発生し、結果的に基板３の変形を抑える役割を果た
すため、半導体素子５と基板３との熱膨張率の違いによ
って発生する半導体素子５よりも外側の基板３の変形に
よって、半導体素子５の外辺に位置する半田ボール12に
ストレスが集中し、この半田ボール12が破壊されること
によって半導体装置２が正常な機能を果たさなくなる問
題を有効に防止することが可能となる。その結果とし
て、半導体装置２とプリント配線板との接合に関して好
適な半導体装置２を提供することが可能となる。
【００５１】各部材の熱膨張率の関係がα１≦α２また
はＥ１＜Ｅ２となると、半導体素子５の動作および使用
環境の変化に伴って熱が繰り返し付加された場合に、枠
体４と基板３の熱膨張率の違いによって、半導体素子５
と基板３との熱膨張率の差によって発生する、半導体素
子５よりも外側の基板３の変形を増大させる方向の応力
が発生してしまい、結果的に基板３が大きく変形し、半
導体素子５の外辺に位置する半田ボール12にストレスが
集中し、この半田ボール12が破壊されてしまうおそれが
ある。
はＥ１＜Ｅ２となると、半導体素子５の動作および使用
環境の変化に伴って熱が繰り返し付加された場合に、枠
体４と基板３の熱膨張率の違いによって、半導体素子５
と基板３との熱膨張率の差によって発生する、半導体素
子５よりも外側の基板３の変形を増大させる方向の応力
が発生してしまい、結果的に基板３が大きく変形し、半
導体素子５の外辺に位置する半田ボール12にストレスが
集中し、この半田ボール12が破壊されてしまうおそれが
ある。
【００５２】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、以上の例では半導体素子収納用パッケージ１として
ＢＧＡ型パッケージを用いた場合の例を示したが、半導
体素子収納用パッケージ１としてＬＧＡ型パッケージを
用いたりした場合であってもよい。
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、以上の例では半導体素子収納用パッケージ１として
ＢＧＡ型パッケージを用いた場合の例を示したが、半導
体素子収納用パッケージ１としてＬＧＡ型パッケージを
用いたりした場合であってもよい。
【００５３】
【発明の効果】本発明の半導体素子収納用パッケージ
は、上面中央部に半導体素子の搭載部を有する基板と、
この基板の上面に前記搭載部を取り囲んで取着された、
前記半導体素子を内部に収容するための開口部が形成さ
れた枠体と、この枠体の上面に前記開口部を覆うように
取着される蓋体とを具備し、前記枠体の上面およびこれ
に対向する前記蓋体の下面に、ならびに前記枠体の下面
およびこれに対向する前記基板の上面に、一方に前記搭
載部を取り囲む環状の溝部が、他方にこの溝部と噛み合
う形状の環状の凸部が形成されていることから、半導体
素子の動作および使用環境の変化に伴って熱が繰り返し
付加された場合に、蓋体と枠体および枠体と基板との熱
膨張率の違いが原因で発生するせん断応力に対して、こ
の互いに噛み合った溝部と凸部がアンカーの役割を果た
すため、蓋体と枠体と基板とが強固に接合され、半導体
素子と基板との熱膨張率の違いが原因で、基板のうち半
導体素子よりも外側の部分が変形し、半導体素子の外辺
の位置に当たる、この半導体素子とプリント配線板の外
部電気回路との接続端子である半田ボールにストレスが
集中し、この半田ボールが破壊されることによって半導
体装置が正常な機能を果たさなくなる問題を有効に防止
することが可能となる。その結果として、半導体装置と
プリント配線板との接合に関して好適な半導体装置を提
供することが可能となる。
は、上面中央部に半導体素子の搭載部を有する基板と、
この基板の上面に前記搭載部を取り囲んで取着された、
前記半導体素子を内部に収容するための開口部が形成さ
れた枠体と、この枠体の上面に前記開口部を覆うように
取着される蓋体とを具備し、前記枠体の上面およびこれ
に対向する前記蓋体の下面に、ならびに前記枠体の下面
およびこれに対向する前記基板の上面に、一方に前記搭
載部を取り囲む環状の溝部が、他方にこの溝部と噛み合
う形状の環状の凸部が形成されていることから、半導体
素子の動作および使用環境の変化に伴って熱が繰り返し
付加された場合に、蓋体と枠体および枠体と基板との熱
膨張率の違いが原因で発生するせん断応力に対して、こ
の互いに噛み合った溝部と凸部がアンカーの役割を果た
すため、蓋体と枠体と基板とが強固に接合され、半導体
素子と基板との熱膨張率の違いが原因で、基板のうち半
導体素子よりも外側の部分が変形し、半導体素子の外辺
の位置に当たる、この半導体素子とプリント配線板の外
部電気回路との接続端子である半田ボールにストレスが
集中し、この半田ボールが破壊されることによって半導
体装置が正常な機能を果たさなくなる問題を有効に防止
することが可能となる。その結果として、半導体装置と
プリント配線板との接合に関して好適な半導体装置を提
供することが可能となる。
【００５４】また、本発明の半導体素子収納用パッケー
ジによれば、枠体の上面および蓋体の下面ならびに枠体
の下面および基板の上面と、それに形成された溝部の側
面および凸部の側面とのなす角度を45°〜90°にしたと
きには、蓋体と枠体とを接合する接合部材、および枠体
と基板とを接合する接合部材に働く応力について、せん
断応力よりも引っ張り応力を大きくすることができ、こ
の枠体と基板との接合界面における接合部材のクラック
の発生を防ぐことが可能となる。
ジによれば、枠体の上面および蓋体の下面ならびに枠体
の下面および基板の上面と、それに形成された溝部の側
面および凸部の側面とのなす角度を45°〜90°にしたと
きには、蓋体と枠体とを接合する接合部材、および枠体
と基板とを接合する接合部材に働く応力について、せん
断応力よりも引っ張り応力を大きくすることができ、こ
の枠体と基板との接合界面における接合部材のクラック
の発生を防ぐことが可能となる。
【００５５】また、本発明の半導体装置によれば、上記
本発明の半導体素子収納用パッケージの搭載部に半導体
素子が搭載されるとともに、枠体の上面に開口部を覆う
ように蓋体が取着されて成ることから、蓋体と枠体と基
板との強い接合力によって、半導体素子と基板との熱膨
張率の違いが原因で発生する基板の変形に対して、蓋体
と枠体が基板と一体となって基板の変形を抑える役割を
果たすため、この応力によって、基板のうち半導体素子
よりも外側の部分が変形し、半導体素子の外辺の位置に
当たる、この半導体素子とプリント配線板の外部電気回
路との接続端子である半田ボールにストレスが集中し、
この半田ボールが破壊されることによって半導体装置が
正常な機能を果たさなくなる問題を有効に防止すること
が可能となる。その結果として、半導体装置とプリント
配線板との接合に関して好適な半導体装置を提供するこ
とが可能となる。
本発明の半導体素子収納用パッケージの搭載部に半導体
素子が搭載されるとともに、枠体の上面に開口部を覆う
ように蓋体が取着されて成ることから、蓋体と枠体と基
板との強い接合力によって、半導体素子と基板との熱膨
張率の違いが原因で発生する基板の変形に対して、蓋体
と枠体が基板と一体となって基板の変形を抑える役割を
果たすため、この応力によって、基板のうち半導体素子
よりも外側の部分が変形し、半導体素子の外辺の位置に
当たる、この半導体素子とプリント配線板の外部電気回
路との接続端子である半田ボールにストレスが集中し、
この半田ボールが破壊されることによって半導体装置が
正常な機能を果たさなくなる問題を有効に防止すること
が可能となる。その結果として、半導体装置とプリント
配線板との接合に関して好適な半導体装置を提供するこ
とが可能となる。
【００５６】また、本発明の半導体装置によれば、枠体
の熱膨張率をα１、ヤング率をＥ１、基板の熱膨張率を
α２、ヤング率をＥ２としたとき、α１＞α２かつＥ１
≧Ｅ２とすることにより、半導体素子の動作および使用
環境の変化に伴って熱が繰り返し付加された場合に、枠
体と基板の熱膨張率の違いによって発生する応力が、半
導体素子と基板の熱膨張率の違い（半導体素子の熱膨張
率：２〜４×10-6（１／℃）、基板の熱膨張率：10〜15
×10-6（１／℃））が原因で発生する基板の変形と反対
方向に基板を変形しようとするため、結果的に基板の変
形を抑える役割を果たし、半導体素子と基板との熱膨張
率の違いによって発生する半導体素子よりも外側の基板
の変形によって、半導体素子の外辺に位置する半田ボー
ルにストレスが集中し、この半田ボールが破壊されるこ
とによって半導体装置が正常な機能を果たさなくなる問
題を有効に防止することが可能となる。その結果とし
て、半導体装置とプリント配線板との接合に関して好適
な半導体装置を提供することが可能となる。
の熱膨張率をα１、ヤング率をＥ１、基板の熱膨張率を
α２、ヤング率をＥ２としたとき、α１＞α２かつＥ１
≧Ｅ２とすることにより、半導体素子の動作および使用
環境の変化に伴って熱が繰り返し付加された場合に、枠
体と基板の熱膨張率の違いによって発生する応力が、半
導体素子と基板の熱膨張率の違い（半導体素子の熱膨張
率：２〜４×10-6（１／℃）、基板の熱膨張率：10〜15
×10-6（１／℃））が原因で発生する基板の変形と反対
方向に基板を変形しようとするため、結果的に基板の変
形を抑える役割を果たし、半導体素子と基板との熱膨張
率の違いによって発生する半導体素子よりも外側の基板
の変形によって、半導体素子の外辺に位置する半田ボー
ルにストレスが集中し、この半田ボールが破壊されるこ
とによって半導体装置が正常な機能を果たさなくなる問
題を有効に防止することが可能となる。その結果とし
て、半導体装置とプリント配線板との接合に関して好適
な半導体装置を提供することが可能となる。
【００５７】また、本発明の半導体装置によれば、蓋体
が窒化アルミニウム質焼結体から成り、枠体が銅または
アルミニウムから成るときには、発熱した半導体素子か
ら基板へ伝わった熱を、高熱伝導材料である銅またはア
ルミニウムから成る枠体を通して外部への放熱体として
機能する蓋体へ効率良く逃がすことが可能となり、ま
た、放熱体として機能する蓋体が高熱伝導材料である窒
化アルミニウム質焼結体から成るため、高熱伝導材料か
ら成る放熱体の蓋体に直接熱を逃がすことが可能とな
り、さらには半導体素子と蓋体との間の熱応力が小さい
ものとなるため、長期的に安定した高放熱特性の半導体
装置を提供することが可能となる。
が窒化アルミニウム質焼結体から成り、枠体が銅または
アルミニウムから成るときには、発熱した半導体素子か
ら基板へ伝わった熱を、高熱伝導材料である銅またはア
ルミニウムから成る枠体を通して外部への放熱体として
機能する蓋体へ効率良く逃がすことが可能となり、ま
た、放熱体として機能する蓋体が高熱伝導材料である窒
化アルミニウム質焼結体から成るため、高熱伝導材料か
ら成る放熱体の蓋体に直接熱を逃がすことが可能とな
り、さらには半導体素子と蓋体との間の熱応力が小さい
ものとなるため、長期的に安定した高放熱特性の半導体
装置を提供することが可能となる。
【図１】本発明の半導体素子収納用パッケージおよび半
導体装置の実施の形態の一例を示す断面図である。
導体装置の実施の形態の一例を示す断面図である。
【図２】本発明の半導体装置における枠体と基板との接
合部の拡大断面図である。
合部の拡大断面図である。
【図３】本発明の半導体装置における蓋体と枠体との接
合部の拡大断面図である。
合部の拡大断面図である。
１：半導体素子収納用パッケージ
２：半導体装置
３：基板
４：枠体
５：半導体素子
６：蓋体
７：第１の接合部材
８：第２の接合部材
９：第３の接合部材
10：枠体の下面および基板の上面と、それに形成された
溝部の側面および凸部の側面とのなす角度 11：蓋体の下面および枠体の上面と、それに形成された
溝部の側面および凸部の側面とのなす角度 12：半田ボール
溝部の側面および凸部の側面とのなす角度 11：蓋体の下面および枠体の上面と、それに形成された
溝部の側面および凸部の側面とのなす角度 12：半田ボール
Claims (5)
- 【請求項１】 上面中央部に半導体素子の搭載部を有す
る基板と、該基板の上面に前記搭載部を取り囲んで取着
された、前記半導体素子を内部に収容するための開口部
が形成された枠体と、該枠体の上面に前記開口部を覆う
ように取着される蓋体とを具備し、前記枠体の上面およ
びこれに対向する前記蓋体の下面に、ならびに前記枠体
の下面およびこれに対向する前記基板の上面に、一方に
前記搭載部を取り囲む環状の溝部が、他方に前記溝部と
噛み合う形状の環状の凸部が形成されていることを特徴
とする半導体素子収納用パッケージ。 - 【請求項２】 前記枠体の上面および前記蓋体の下面な
らびに前記枠体の下面および前記基板の上面と、それに
形成された前記溝部の側面および前記凸部の側面とのな
す角度が４５°〜９０°であることを特徴とする請求項
１記載の半導体素子収納用パッケージ。 - 【請求項３】 請求項１または請求項２記載の半導体素
子収納用パッケージの前記搭載部に半導体素子が搭載さ
れるとともに、前記枠体の上面に前記開口部を覆うよう
に前記蓋体が取着されて成ることを特徴とする半導体装
置。 - 【請求項４】 前記枠体の熱膨張率をα１、ヤング率を
Ｅ１、前記基板の熱膨張率をα２、ヤング率をＥ２とし
たとき、α１＞α２かつＥ１≧Ｅ２であることを特徴と
する請求項３記載の半導体装置。 - 【請求項５】 前記蓋体が窒化アルミニウム質焼結体か
ら成り、前記枠体が銅またはアルミニウムから成ること
を特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010612A JP2003218253A (ja) | 2002-01-18 | 2002-01-18 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010612A JP2003218253A (ja) | 2002-01-18 | 2002-01-18 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218253A true JP2003218253A (ja) | 2003-07-31 |
Family
ID=27648302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002010612A Pending JP2003218253A (ja) | 2002-01-18 | 2002-01-18 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218253A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005212017A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
| WO2008117434A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | 半導体部品および半導体部品の製造方法 |
| JP2013243339A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、電子モジュールおよびこれらの製造方法。 |
| KR101364020B1 (ko) * | 2011-11-02 | 2014-02-18 | 에스케이하이이엔지 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2018088555A (ja) * | 2012-04-27 | 2018-06-07 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法 |
-
2002
- 2002-01-18 JP JP2002010612A patent/JP2003218253A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005212017A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
| WO2008117434A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | 半導体部品および半導体部品の製造方法 |
| US7999374B2 (en) | 2007-03-27 | 2011-08-16 | Fujitsu Limited | Semiconductor component having adhesive squeeze-out prevention configuration and method of manufacturing the same |
| JP5126219B2 (ja) * | 2007-03-27 | 2013-01-23 | 富士通株式会社 | 半導体部品および半導体部品の製造方法 |
| US8421219B2 (en) | 2007-03-27 | 2013-04-16 | Fujitsu Limited | Semiconductor component having adhesive squeeze-out prevention configuration and method of manufacturing the same |
| KR101364020B1 (ko) * | 2011-11-02 | 2014-02-18 | 에스케이하이이엔지 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2013243339A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、電子モジュールおよびこれらの製造方法。 |
| JP2018088555A (ja) * | 2012-04-27 | 2018-06-07 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法 |
| JP2020025135A (ja) * | 2012-04-27 | 2020-02-13 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法 |
| JP7059237B2 (ja) | 2012-04-27 | 2022-04-25 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101489325B1 (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| KR100414383B1 (ko) | 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법 | |
| US8134237B2 (en) | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board | |
| US7005320B2 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| US8053284B2 (en) | Method and package for circuit chip packaging | |
| TW200834853A (en) | Wiring board and semiconductor device | |
| US20020113306A1 (en) | Semiconductor packages | |
| US6635962B2 (en) | Chip on chip semiconductor device | |
| JP2000269371A (ja) | 半導体装置および半導体実装構造体 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| CN114388458A (zh) | 散热基板及其制造方法、封装结构及其制造方法 | |
| JP2003218253A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| KR101418399B1 (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법 | |
| JP2003163295A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004063532A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004356218A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003188293A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH08279533A (ja) | 半導体装置及び半導体素子搭載用フィルム | |
| JP2003142652A (ja) | 半導体装置およびその製造方法 | |
| JP2000340707A (ja) | 配線基板およびその実装構造 |