JP2003188293A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003188293A
JP2003188293A JP2001388432A JP2001388432A JP2003188293A JP 2003188293 A JP2003188293 A JP 2003188293A JP 2001388432 A JP2001388432 A JP 2001388432A JP 2001388432 A JP2001388432 A JP 2001388432A JP 2003188293 A JP2003188293 A JP 2003188293A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
lid
frame body
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001388432A
Other languages
English (en)
Inventor
Michio Shinozaki
道生 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001388432A priority Critical patent/JP2003188293A/ja
Publication of JP2003188293A publication Critical patent/JP2003188293A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の動作および使用環境の変化に伴
って熱が繰り返し付加される環境下で、蓋体と半導体素
子間、蓋体と枠体間および枠体と基板間の接合信頼性が
充分高い、半導体素子収納用パッケージおよび半導体装
置を提供する。 【解決手段】 上面中央部に半導体素子5の搭載部を有
する基板3と、この基板3の上面にこの搭載部を取り囲
んで取着された、半導体素子5を内部に収容するための
開口部が形成された枠体4と、この枠体4の上面に枠体
の開口部を覆うように取着される蓋体6とを具備し、枠
体4の下面およびこれに対向する基板3の上面に、一方
に前記開口部を取り囲む環状の溝部を、他方に溝部と噛
み合う形状の環状の凸部を形成した半導体素子収納用パ
ッケージ1およびこの半導体素子収納用パッケージを用
いた半導体装置2とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ接続によって搭載される半導体素子収納用パ
ッケージおよびこの半導体素子収納用パッケージを用い
た半導体装置に適用して、使用耐久性・信頼性に優れた
ものとするのに有効な技術に関するものである。
【0002】
【従来の技術】近年、マイクロプロセッサやASIC
(Application Specific Integrated Circuit)等に代
表される半導体素子が搭載される半導体装置において
は、半導体素子の高集積化に伴い、この素子およびこの
素子を搭載する半導体素子収納用パッケージの小型化に
対応できるフリップチップ実装に移行している。
【0003】この方法は、まず、半導体チップの表面に
スパッタリング法でBLM(Ball Limiting Metallurg
y)重ね膜を堆積し、次いで、フォトリソグラフィ技術
を用いたエッチング法でBLM重ね膜をパターニングし
て、パッド上にBLM電極を形成する。
【0004】次に、フォトレジストを用いたリフトオフ
法で円錐台状の半田をBLM電極上に形成した後、これ
を溶融させて、球状の半田バンプを形成する。
【0005】次に、この半田バンプを融解(リフロー)
し、半導体素子収納用パッケージ上に形成された電極と
反応させて、半導体素子を半導体素子収納用パッケージ
に接続する。
【0006】最後に、半導体素子が搭載されたこの半導
体素子収納用パッケージに蓋体を封止部において位置合
わせして、樹脂等の封止材で封止することにより半導体
装置が完成する。
【0007】ここで、半導体素子収納用パッケージには
セラミック基板やプリント基板等の樹脂基板が用いられ
る。特に、半導体素子収納用パッケージが樹脂基板の場
合は、この樹脂基板の剛性を高めるために、枠体と呼ば
れる、半導体素子を内部に収納するための開口部が形成
された、樹脂基板と熱膨張率の近い樹脂または金属部材
から成る枠状部材が樹脂基板に接合されて用いられる。
【0008】さらに、蓋体は、半導体素子の保護だけで
はなく、半導体素子で発生する熱を外部へ放熱する放熱
板としての機能も有する。このため、この蓋体には熱伝
導率の優れる材質の部材が使用される。
【0009】これについて、特開平11−284097号公報に
おいては、蓋体材にメタルプレートを使用し、各部材の
熱膨張率のミスマッチによって発生する応力から半導体
素子と樹脂基板間の接合部の破損を防ぐための構造が提
案されている。
【0010】しかしながら、蓋体材にメタルプレートの
ような金属を使用した場合、半導体素子との熱膨張率の
差が大きくなり、蓋体と半導体素子の間の、半導体素子
で発生した熱を蓋体に伝えるために充填された樹脂製の
接合部材が破壊され、半導体素子で発生した熱が蓋体に
充分伝わらないという問題が発生する。
【0011】この対策としては、特開平8−148592号公
報にて提案されているように、蓋体に熱膨張率が半導体
素子(熱膨張率:2〜4×10-6(1/℃))に近い窒化
アルミニウム質焼結体やムライト質焼結体等の材料(熱
膨張率:4〜5×10-6(1/℃))を使用することが有
効である。
【0012】
【発明が解決しようとする課題】しかしながら、このよ
うな場合においては、半導体素子の動作および使用環境
の変化に伴って熱が繰り返し付加された場合に、熱膨張
率の違いが原因で発生する蓋体と枠体との接合部の応力
によってこの接合部が破壊してしまい、半導体素子で発
生した熱を良好に放熱できなくなり、この半導体素子が
正常に動作しなくなるという問題が発生してしまう。
【0013】この対策としては、枠体に蓋体と熱膨張係
率が近い材質から成るものを使用することが有効である
が、この場合は、半導体素子の動作および使用環境の変
化に伴って熱が繰り返し付加された場合に、枠体と基板
の熱膨張率の違いが原因で発生する枠体と基板との接合
部の応力によってこの接合部が破壊してしまい、半導体
素子で発生し、基板に伝達した熱を良好に放熱できなく
なり、この半導体素子が正常に動作しなくなるという問
題が発生してしまう。
【0014】従って、蓋体と半導体素子との間、蓋体と
枠体との間、および枠体と基板との間の接合信頼性をい
ずれも満足する構造が必要とされる。
【0015】本発明は、上記のような問題に鑑み案出さ
れたものであり、その目的は、半導体素子の動作および
使用環境の変化といった温度付加が繰り返される環境下
においても、蓋体と半導体素子との間、蓋体と枠体との
間、および枠体と基板との間の接合信頼性を確保するこ
とができる半導体素子収納用パッケージおよび半導体装
置を提供することにある。
【0016】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面中央部に半導体素子の搭載部を有
する基板と、この基板の上面に前記搭載部を取り囲んで
取着された、半導体素子を内部に収容するための開口部
が形成された枠体と、この枠体の上面に前記開口部を覆
うように取着される蓋体とを具備し、この枠体の下面お
よびこれに対向する基板の上面に、一方に前記搭載部を
取り囲む環状の溝部が、他方に溝部と噛み合う形状の環
状の凸部が形成されていることを特徴とするものであ
る。
【0017】また、本発明の半導体素子収納用パッケー
ジは、上記構成において、前記枠体の下面および前記基
板の上面とそれに形成された前記溝部の側面および前記
凸部の側面とのなす角度が45°〜90°であることを特徴
とするものである。
【0018】また、本発明の半導体装置は、上記構成の
本発明の半導体素子収納用パッケージの前記搭載部に半
導体素子が搭載されるとともに、前記枠体の上面に前記
開口部を覆うように前記蓋体が取着されて成ることを特
徴とするものである。
【0019】また、本発明の半導体装置は、上記構成に
おいて、前記基板の熱膨張率をα1、前記枠体の熱膨張
率をα2、前記蓋体の熱膨張率をα3としたとき、|α
1−α2|>|α2−α3|であることを特徴とするも
のである。
【0020】また、本発明の半導体装置は、上記構成に
おいて、前記蓋体および前記枠体が窒化アルミニウム質
焼結体から成ることを特徴とするものである。
【0021】本発明の半導体素子収納用パッケージによ
れば、上面中央部に半導体素子の搭載部を有する基板
と、この基板の上面に前記搭載部を取り囲んで取着され
た、前記半導体素子を内部に収容するための開口部が形
成された枠体と、この枠体の上面に前記開口部を覆うよ
うに取着される蓋体とを具備し、枠体の下面およびこれ
に対向する基板の上面に、一方に前記搭載部を取り囲む
環状の溝部が、他方にこの溝部と噛み合う形状の環状の
凸部が形成されていることから、半導体素子の動作およ
び使用環境の変化に伴って熱が繰り返し付加された場合
に、枠体と基板との熱膨張率の違いが原因で発生するせ
ん断応力に対して、この互いに噛み合った溝部と凸部が
アンカーの役割を果たすため、この応力によってこの接
合部が破壊してしまい、半導体素子と蓋体との間に発生
するの熱応力を吸収できなくなり、その結果として半導
体素子と蓋体との間に充填された樹脂製の接合部材にク
ラックが発生してしまい、半導体素子で発生した熱を良
好に放熱できなくなってこの半導体素子が正常に動作し
なくなるという問題を有効に防止することが可能とな
る。その結果として、半導体素子で発生した熱を蓋体に
効率良く逃がすことが可能となり、半導体素子の冷却に
関して好適な半導体装置を提供することが可能となる。
【0022】また、本発明の半導体素子収納用パッケー
ジによれば、枠体の下面および基板の上面とそれに形成
された溝部の側面および凸部の側面とのなす角度を45°
〜90°にしたときには、枠体と基板とを接合する接合部
材に働く応力について、せん断応力よりも引っ張り応力
を大きくすることができ、この枠体と基板との接合界面
における接合部材のクラックの発生を防ぐことが可能と
なる。
【0023】また、本発明の半導体装置によれば、上記
本発明の半導体素子収納用パッケージの搭載部に半導体
素子が搭載されるとともに、基板の上面に搭載部を覆う
ように枠体が取着されて成ることから、枠体と基板との
強い接合力によって、蓋体と半導体素子との間に充填さ
れた樹脂製の接合部材についても高い接合信頼性を保つ
ことが可能となるため、半導体素子で発生した熱を効率
良く蓋体に逃がすことが可能となる。
【0024】また、本発明の半導体装置によれば、基板
の熱膨張率をα1、前記枠体の熱膨張率をα2、前記蓋
体の熱膨張率をα3としたとき、|α1−α2|>|α
2−α3|とすることにより、接合力を高めた枠体と基
板との間に最も大きな熱応力が発生するようになり、蓋
体と半導体素子との間および蓋体と枠体との間の熱応力
が相対的に小さくなり、蓋体と半導体素子との間に充填
された樹脂製の接合部材についても高い接合信頼性を保
つことが可能となるため、半導体素子で発生した熱を効
率良く蓋体に逃がすことのできる半導体装置を提供する
ことが可能となる。
【0025】また、本発明の半導体装置によれば、蓋体
および枠体が窒化アルミニウム質焼結体から成るときに
は、半導体素子が樹脂製の接合部材によって直接接合さ
れる蓋体が窒化アルミニウム質焼結体から成るため、高
熱伝導材料から成る放熱体の蓋体に直接熱を逃がすこと
が可能となり、また、半導体素子から基板へ伝わった熱
を、高熱伝導材料である窒化アルミニウム質焼結体から
成る枠体を通して外部への放熱体として機能する蓋体へ
効率良く逃がすことが可能となるため、より冷却能力の
高い半導体装置を提供することが可能となる。さらには
半導体素子と蓋体との間の熱応力が小さいものとなり、
長期的に安定した高放熱特性の半導体装置を提供するこ
とが可能となる。
【0026】
【発明の実施の形態】以下、本発明の半導体素子収納用
パッケージおよび半導体装置について添付図面に基づき
詳細に説明する。図1は、本発明の半導体素子収納用パ
ッケージを用いた本発明の半導体装置の実施の形態の一
例を示す断面図であり、図2は、その枠体と基板との接
合部の拡大断面図である。
【0027】図1では、半導体素子収納用パッケージ1
としてBGA型パッケージを用いた場合の例を示してお
り、1は半導体素子収納用パッケージ、2はこの半導体
素子収納用パッケージ1を用いた半導体装置を示し、3
は基板、4は枠体、5は半導体素子、6は蓋体、7は基
板3と枠体4とを接合する第1の接合部材、8は枠体4
と蓋体6とを接合する第2の接合部材、9は半導体素子
5と蓋体6とを接合する第3の接合部材、11は外部電気
回路との接続端子となる半田ボールである。
【0028】半導体素子収納用パッケージ1は、少なく
とも基板3と、その基板3の上面にその上面中央部の半
導体素子搭載部を取り囲むように第1の接合部材7によ
り取着された、半導体素子5を内部に収容するための開
口部が形成された枠体4と、枠体4の開口部を覆うよう
に枠体4の上面に第2の接合部材8により取着される蓋
体6とから構成される。この図1の例においては、半導
体素子収納用パッケージ1は、下面の外部接続用電極
(図示せず)に外部接続端子となる半田ボール11等が接
続された基板3と、その基板3の上面中央部の半導体素
子搭載部を取り囲むように第1の接合部材7により取着
された、半導体素子5を内部に収容するための開口部が
形成された枠体4と、枠体4の開口部を覆うように枠体
4の上面に第2の接合部材8により取着された蓋体6
と、から構成されている。
【0029】本発明の半導体装置2は例えば、図1に示
したように、本発明の半導体素子収納用パッケージ1の
半導体素子搭載部上に形成された半導体素子接続用パッ
ド(図示せず)にSn−Pb等の半田等から成る導体バ
ンプにより半導体素子5がフリップチップ実装され、こ
の半導体素子5と基板3との間に、この実装部の補強の
ために熱硬化性樹脂を含有する充填剤、いわゆるアンダ
ーフィルが充填され、さらに、蓋体6が、枠体4の開口
部を覆うように枠体4の上面に第2の接合部材8によ
り、および半導体素子5の上面に第3の接合部材9によ
り、それぞれ取着されることにより完成する。
【0030】この構造においては、半導体素子5で発生
した熱は、主に第3の接合部材9を通して蓋体6から外
部へ放熱され、さらに、導体バンプを通して基板3へ伝
わった熱が枠体4から蓋体6へ伝わり、外部へ放熱され
る。
【0031】基板3は、例えばガラスエポキシ系やビス
マレイミド系材質から成る基板であったり、または、こ
の基板上にポリイミド,エポキシ樹脂,フッ素樹脂,ポ
リノルボルネンまたはベンゾシクロブテン等の有機絶縁
材料を使用したり、あるいはセラミックス粉末等の無機
絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して
成る複合絶縁材料等の電気絶縁材料を使用して形成され
る内部配線を有した多層基板構造とされている。
【0032】この基板3は以下のようにして作製され
る。例えばエポキシ樹脂から成る場合であれば、一般に
酸化アルミニウム質焼結体から成るセラミックスやガラ
ス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成
されるガラスエポキシ樹脂等から成る絶縁層の上面に、
有機樹脂前駆体をスピンコート法もしくはカーテンコー
ト法等の塗布技術により被着させ、これを熱硬化処理す
ることによって形成されるエポキシ樹脂等の有機樹脂か
ら成る絶縁層(図示せず)と、銅を無電解めっき法や蒸
着法等の薄膜形成技術で被着しこれにフォトリソグラフ
ィ技術を採用することによって形成される薄膜配線導体
層(図示せず)とを交互に積層し、約170℃程度の温度
で加熱硬化することによって製作される。
【0033】また、基板3の上面には、枠体の下面と対
向する部位に、半導体素子5の搭載部を取り囲む環状の
溝部または凸部が形成されている。溝部の場合は、上記
のようにスピンコート法もしくはカーテンコート法等の
塗布技術により被着させた有機樹脂前駆体を、フォトリ
ソグラフィ技術を採用することによって、半導体素子5
の搭載部を取り囲む環状に形成されたり、または、上記
のようにして作製された基板3の上面にドリル等の研削
装置を用いて加工したりすることにより形成される。凸
部の場合も同様に、上記のような基板3の作製時にフォ
トリソグラフィ技術を採用することによって、半導体素
子5の搭載部を取り囲む環状の凸部を残すように形成さ
れたり、または、上記のようにして作製された基板3の
上面を研削装置を用いて環状の凸部を残すように加工し
て形成したり、あるいは、環状に形成された樹脂基板
を、上記のようにして作製された基板上面に耐熱性に優
れる熱硬化性接着剤等を用いて接合することにより形成
される。
【0034】また、各薄膜配線導体層は、例えば銅(C
u),銀(Ag),ニッケル(Ni),クロム(C
r),チタン(Ti),金(Au)またはニオブ(N
b)やそれらの合金等の金属材料の薄膜等により形成す
ればよい。具体的には、例えば金属材料の薄膜で形成す
る場合は、スパッタリング法,真空蒸着法またはメッキ
法により金属膜を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成することができる。この
基板3の上面には半導体素子5が接続される素子用電極
(図示せず)が形成され、またその下面には外部接続端
子となる半田ボール11が接続される外部接続用電極(図
示せず)が形成されている。この基板3の熱膨張率は、
例えば10〜15×10-6(1/℃)となっている。
【0035】半導体素子5はフリップチップ型のもの
で、シリコン(Si)系等の半導体材料から成り、その
下面(基板3と対向する面)には多数の接続用バンプ(図
示せず)が形成されている。この半導体素子5の熱膨張
率は、例えば2〜4×10-6(1/℃)となっている。
【0036】そして、この半導体素子5は、基板3の上
面に搭載され、導体バンプを基板3の半導体素子5接続
用の半導体素子接続用パッド(図示せず)に載置当接さ
せ、しかる後、約250ないし400℃の温度で加熱して導体
バンプを溶接させることにより、基板3と電気的に接続
されている。この半導体素子5が基板3に実装された部
分には、この実装部の補強のために熱硬化性樹脂を含有
する充填剤、いわゆるアンダーフィルが充填されてい
る。
【0037】蓋体6は、半導体素子5と熱膨張率が近
く、かつ熱伝導率の良いセラミックス等から成り、例え
ばセラミックスから成る粉体をプレスで成形したもの
や、セラミックスの粉にバインダを混ぜてペースト状に
した原料をシート状に成形した後に多層化したものを、
1000℃を超える高温にて焼成して作製される。
【0038】蓋体6は、特に窒化アルミニウム質焼結体
から成るものとするとよい。放熱体として機能する蓋体
6を高熱伝導材料である窒化アルミニウム質焼結体(熱
伝導率:150W/(m・K)以上)から成るものとする
と、より冷却能力の高い半導体装置を提供することが可
能となる。また、半導体素子5から高熱伝導材料である
窒化アルミニウム質焼結体から成る放熱体の蓋体6に直
接熱を逃がすことが可能となり、さらには半導体素子5
と蓋体6との間の熱応力が小さいものとなり、長期的に
安定した高放熱特性の半導体装置2を提供することが可
能となる。
【0039】蓋体6と半導体素子5とを接合する第3の
接合部材9は、熱伝導性の良いグリースまたはゲル状樹
脂が望ましい。
【0040】枠体4は、半導体素子5で発生し、基板3
を通して伝わった熱を高熱伝導材料から成る放熱体の蓋
体6へ効率良く伝えるためには、蓋体6と熱膨張率が近
く、かつ熱伝導率の良いセラミックス等から成るものと
するとよく、蓋体6と同様、例えばセラミックスから成
る粉体をプレスで半導体素子5を内部に収容するための
開口部を持つ形状に成形したものや、セラミックスの粉
にバインダを混ぜてペースト状にした原料をシート状に
成形し、半導体素子5を内部に収容するための開口部を
持つ形状に加工し多層化したものを、1000℃を超える高
温にて焼成して作製される。
【0041】枠体4の下面には、基板3の上面に形成さ
れた半導体素子5の搭載部を取り囲む環状の溝部または
凸部と噛み合う形状の環状の凸部または溝部が形成され
ている。この凸部または溝部は、前述の枠体4の作製工
程において焼成前の成形体を作製する際に同時に形成し
ておくとよい。例えばセラミック粉体をプレス成形加工
して成形体を作製する場合であれば、溝部または凸部が
形成されるようなプレス用の金型を用いることで焼成前
の成形体が作製され、それを焼成することで枠体4が作
製される。
【0042】また枠体4は、特に蓋体6と共に窒化アル
ミニウム質焼結体から成るものとするとよい。これによ
り半導体素子5から基板3へ伝わった熱を、高熱伝導材
料である窒化アルミニウム質焼結体(熱伝導率:150(W
/(m・K)以上)から成る枠体4を通して外部への放
熱体として機能する蓋体6へ効率良く逃がすことが可能
となる。
【0043】基板3と枠体4とを接合する第1の接合部
材7は、耐熱性に優れる熱硬化性接着剤または金属ロウ
材が望ましい。
【0044】また、蓋体6と枠体4とを接合する第2の
接合部材8は、耐熱性に優れ、かつ蓋体6と枠体4との
熱膨張率のミスマッチにより発生する応力を吸収できる
エポキシ等の柔らかい熱硬化性樹脂が望ましい。
【0045】本発明の半導体素子収納用パッケージ1に
は、上記のような構成において、半導体素子5の動作お
よび使用環境の変化に伴って熱が繰り返し付加された場
合に、枠体4と基板3との熱膨張率の違いが原因で発生
する応力によって、枠体4と基板3との接合界面に位置
した第1の接合部材7にクラックが発生することを防止
するために、枠体4の下面およびこれに対向する基板3
の上面に、一方に半導体素子の搭載部を取り囲む環状の
溝部を、他方にこの溝部と噛み合う形状の環状の凸部が
形成されている。これにより、本発明の半導体素子収納
用パッケージ1によれば、半導体素子5の動作および使
用環境の変化に伴って熱が繰り返し付加された場合に、
枠体4と基板3との熱膨張率の違いが原因で発生するせ
ん断応力に対して、この互いに噛み合った溝部および凸
部がアンカーの役割を果たすため、この応力によってこ
の接合部が破壊してしまい、半導体素子5と蓋体6との
間に発生するの熱応力を吸収できなくなり、その結果と
して半導体素子5と蓋体6との間に充填された第3の接
合部材9にクラックが発生してしまい、半導体素子5で
発生した熱を良好に放熱できなくなってこの半導体素子
5が正常に動作しなくなるという問題を有効に防止する
ことが可能となる。そして、半導体素子5で発生した熱
を蓋体6に効率良く逃がすことが可能となり、半導体素
子5の冷却に関して好適な半導体装置2を提供すること
が可能となる。
【0046】また、本発明の半導体素子収納用パッケー
ジ1および半導体装置2によれば、この枠体4と基板3
とを接合する第1の接合部材7に関して、樹脂が一般的
にせん断応力に弱く引っ張り応力に強い性質を利用し
て、枠体4の下面および基板3の上面と、それに形成さ
れた溝部の側面および凸部の側面とのなす角度10、図2
に示す例では枠体4の下面と枠体4に形成された凸部の
側面とのなす角度10を45°〜90°にすることにより、こ
の第1の接合部材7に働く応力について、せん断応力よ
りも引っ張り応力を大きくする構造となっている。この
場合、この角度10が45°未満または90°を超える角度と
なると、この第1の接合部材7に働く応力について、せ
ん断応力の方が引っ張り応力よりも大きくなり、この接
合部材7にクラックが発生し、枠体4が基板3から剥が
れてしまい、半導体素子5で発生した熱を効率よく蓋体
6へ逃がすことが困難となる恐れがある。
【0047】なお、図2においては枠体4の下面と枠体
4の下面に形成された凸部の側面とのなす角度10をその
部分のハッチングを除いて示しているが、この角度10に
ついては、この例で基板3の上面と、その上面に枠体4
の凸部と噛み合う形状で形成された溝部の側面とのなす
角度についても同様である。また、枠体4の下面に溝部
を形成し、基板3の上面にその溝部と噛み合う形状の凸
部を形成した場合の基板3の上面とそれに形成された凸
部の側面とのなす角度および枠体4の下面とそれに形成
された溝部の側面とのなす角度についても同様である。
【0048】また、本発明の半導体装置2においては、
基板の熱膨張率をα1、枠体の熱膨張率をα2、蓋体の
熱膨張率をα3としたとき、|α1−α2|>|α2−
α3|となるよう構成することが好ましい。このように
することにより、接合力を高めた枠体4と基板3との間
に最も大きな熱応力が発生するようになり、蓋体6と半
導体素子5との間および蓋体6と枠体4との間の熱応力
が相対的に小さくなり、蓋体6と半導体素子5との間も
第3の接合部材9による高い接合信頼性を保つことが可
能となるため、半導体素子5で発生した熱を効率良く蓋
体6に逃がすことのできる半導体装置2を提供すること
が可能となる。
【0049】各部材の熱膨張率の関係が|α1−α2|
≦|α2−α3|となると、半導体素子5の動作および
使用環境の変化に伴って熱が繰り返し付加された場合
に、蓋体6と枠体4との熱膨張率の差によって、この界
面に位置した第2の接合部材8に繰り返しの応力が集中
し、蓋体6が枠体4から剥がれてしまうおそれがある。
【0050】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、以上の例では半導体素子収納用パッケージ1として
BGA型パッケージを用いた場合の例を示したが、半導
体素子収納用パッケージ1としてLGA型パッケージを
用いたり、PGA型パッケージを用いたりした場合であ
ってもよい。
【0051】
【発明の効果】本発明の半導体素子収納用パッケージ
は、上面中央部に半導体素子の搭載部を有する基板と、
この基板の上面に前記搭載部を取り囲んで取着された、
前記半導体素子を内部に収容するための開口部が形成さ
れた枠体と、この枠体の上面に前記開口部を覆うように
取着される蓋体とを具備し、前記枠体の下面およびこれ
に対向する前記基板の上面に、一方に前記搭載部を取り
囲む環状の溝部が、他方に前記溝部と噛み合う形状の環
状の凸部が形成されていることから、半導体素子の動作
および使用環境の変化に伴って熱が繰り返し付加された
場合に、枠体と基板との熱膨張率の違いが原因で発生す
るせん断応力に対して、この互いに噛み合った溝部と凸
部がアンカーの役割を果たすため、この応力によってこ
の接合部が破壊してしまい、半導体素子と蓋体との間に
発生するの熱応力を吸収できなくなり、その結果として
半導体素子と蓋体との間に充填された樹脂製の接合部材
にクラックが発生してしまい、半導体素子で発生した熱
を良好に放熱できなくなってこの半導体素子が正常に動
作しなくなるという問題を有効に防止することが可能と
なる。その結果として、半導体素子で発生した熱を高熱
伝導材料から成る放熱体の蓋体に効率良く逃がすことが
可能となり、半導体素子の冷却に関して好適な半導体装
置を提供することが可能となる。
【0052】また、本発明の半導体素子収納用パッケー
ジによれば、枠体の下面および基板の上面と、それに形
成された溝部の側面および凸部の側面とのなす角度を45
°〜90°にしたときには、枠体と基板とを接合する接合
部材に働く応力について、せん断応力よりも引っ張り応
力を大きくすることができ、この枠体と基板との接合界
面における接合部材のクラックの発生を防ぐことが可能
となる。
【0053】また、本発明の半導体装置によれば、上記
本発明の半導体素子収納用パッケージの搭載部に半導体
素子が搭載されるとともに、枠体の上面に開口部を覆う
ように蓋体が取着されて成ることから、枠体と基板との
強い接合力によって、蓋体と半導体素子との間に充填さ
れた樹脂製の接合部材についても高い接合信頼性を保つ
ことが可能となるため、半導体素子で発生した熱を効率
良く高熱伝導材料から成る放熱体の蓋体に逃がすことが
可能となる。
【0054】また、本発明の半導体装置によれば、基板
の熱膨張率をα1、枠体の熱膨張率をα2、蓋体の熱膨
張率をα3としたとき、|α1−α2|>|α2−α3
|とすることにより、接合力を高めた枠体と基板との間
に最も大きな熱応力が発生するようになり、蓋体と半導
体素子との間および蓋体と枠体との間の熱応力が相対的
に小さくなり、蓋体と半導体素子との間に充填された樹
脂製の接合部材についても高い接合信頼性を保つことが
可能となるため、半導体素子で発生した熱を効率良く高
熱伝導材料から成る放熱体の蓋体に逃がすことのできる
半導体装置を提供することが可能となる。
【0055】また、本発明の半導体装置によれば、蓋体
および枠体が窒化アルミニウム質焼結体から成るときに
は、半導体素子が樹脂製の接合部材によって直接接合さ
れる蓋体が窒化アルミニウム質焼結体から成るため、高
熱伝導材料から成る放熱体の蓋体に直接熱を逃がすこと
が可能となり、また、半導体素子から基板へ伝わった熱
を、高熱伝導材料である窒化アルミニウム質焼結体から
成る枠体を通して外部への放熱体として機能する蓋体へ
効率良く逃がすことが可能となるため、より冷却能力の
高い半導体装置を提供することが可能となる。また、半
導体素子が樹脂製の接合部材によって直接接合される蓋
体が窒化アルミニウム質焼結体から成るため、高熱伝導
材料から成る放熱体の蓋体に直接熱を逃がすことが可能
となり、さらには半導体素子と蓋体との間の熱応力が小
さいものとなり、長期的に安定した高放熱特性の半導体
装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体収納用パッケージおよび半導体
装置の実施の形態の一例を示す断面図である。
【図2】本発明の半導体装置における枠体と基板との接
合部の拡大断面図である。
【符号の説明】
1:半導体素子収納用パッケージ 2:半導体装置 3:基板 4:枠体 5:半導体素子 6:蓋体 7:第1の接合部材 8:第2の接合部材 9:第3の接合部材 10:枠体の下面および基板の上面と、それに形成された
溝部の側面および凸部の側面とのなす角度 11:半田ボール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 上面中央部に半導体素子の搭載部を有す
    る基板と、該基板の上面に前記搭載部を取り囲んで取着
    された、前記半導体素子を内部に収容するための開口部
    が形成された枠体と、該枠体の上面に前記開口部を覆う
    ように取着される蓋体とを具備し、前記枠体の下面およ
    びこれに対向する前記基板の上面に、一方に前記搭載部
    を取り囲む環状の溝部が、他方に前記溝部と噛み合う形
    状の環状の凸部が形成されていることを特徴とする半導
    体素子収納用パッケージ。
  2. 【請求項2】 前記枠体の下面および前記基板の上面と
    それに形成された前記溝部の側面および前記凸部の側面
    とのなす角度が45°〜90°であることを特徴とする
    請求項1記載の半導体素子収納用パッケージ。
  3. 【請求項3】 請求項1または請求項2記載の半導体素
    子収納用パッケージの前記搭載部に半導体素子が搭載さ
    れるとともに、前記枠体の上面に前記開口部を覆うよう
    に前記蓋体が取着されて成ることを特徴とする半導体装
    置。
  4. 【請求項4】 前記基板の熱膨張率をα1、前記枠体の
    熱膨張率をα2、前記蓋体の熱膨張率をα3としたと
    き、|α1−α2|>|α2−α3|であることを特徴
    とする請求項3記載の半導体装置。
  5. 【請求項5】 前記蓋体および前記枠体が窒化アルミニ
    ウム質焼結体から成ることを特徴とする請求項3記載の
    半導体装置。
JP2001388432A 2001-12-20 2001-12-20 半導体素子収納用パッケージおよび半導体装置 Pending JP2003188293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001388432A JP2003188293A (ja) 2001-12-20 2001-12-20 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001388432A JP2003188293A (ja) 2001-12-20 2001-12-20 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2003188293A true JP2003188293A (ja) 2003-07-04

Family

ID=27596951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001388432A Pending JP2003188293A (ja) 2001-12-20 2001-12-20 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003188293A (ja)

Similar Documents

Publication Publication Date Title
US5737191A (en) Structure and process for mounting semiconductor chip
US6952050B2 (en) Semiconductor package
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7393771B2 (en) Method for mounting an electronic part on a substrate using a liquid containing metal particles
US8053284B2 (en) Method and package for circuit chip packaging
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
EP1427016A2 (en) Semiconductor device and circuit board mounted with the same
KR100443399B1 (ko) 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
TW200834853A (en) Wiring board and semiconductor device
JP2011082293A (ja) インターポーザ実装配線基板及び電子部品装置
KR20010078174A (ko) 반도체 장치 및 그 제조 방법
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10256429A (ja) 半導体パッケージ
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
CN114388458A (zh) 散热基板及其制造方法、封装结构及其制造方法
JP2003100924A (ja) 半導体装置
JP2003218253A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2011187635A (ja) 半導体装置およびその製造方法
JP2003163295A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003188293A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003124251A (ja) 半導体装置と実装構造及びその製造方法
JP2004063532A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH10275878A (ja) 半導体パッケージ
JP2004356218A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129