JP2003124251A - 半導体装置と実装構造及びその製造方法 - Google Patents
半導体装置と実装構造及びその製造方法Info
- Publication number
- JP2003124251A JP2003124251A JP2001312459A JP2001312459A JP2003124251A JP 2003124251 A JP2003124251 A JP 2003124251A JP 2001312459 A JP2001312459 A JP 2001312459A JP 2001312459 A JP2001312459 A JP 2001312459A JP 2003124251 A JP2003124251 A JP 2003124251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- target member
- electrode
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/81409—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】狭ピッチやエリア配列の実装に対応し、高周波
特性にも優れた、高密度な実装構造の提供。 【解決手段】実装対象部材７にフリップチップ実装され
る半導体装置１Ａにおいて、実装対象部材１に当接する
当接面に、実装対象部材７との電気的接続に用いられる
接続材料３、４が接着する接着部１２Ａを設ける。
特性にも優れた、高密度な実装構造の提供。 【解決手段】実装対象部材７にフリップチップ実装され
る半導体装置１Ａにおいて、実装対象部材１に当接する
当接面に、実装対象部材７との電気的接続に用いられる
接続材料３、４が接着する接着部１２Ａを設ける。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置の実装構造、及び半導体装置の実装構造の製造方
法に関する。 【０００２】 【従来の技術】携帯用電子機器の小型化、高性能化に伴
い半導体デバイスなどの小型化、高性能化がますます求
められている。そのため端子ピン数が増加し、狭ピッチ
化あるいはエリア配列にすることが重要となっている。
しかし、狭ピッチ化にも限界があり、今以上の狭ピッチ
化を進める必要がある一方で、素子あるいは配線上にも
パッドを設けて実装することが重要となっている。ま
た、実装形態においてもさらなる高密度実装の要求から
３次元的な実装技術が必要となっている。 【０００３】このような要求に応えた実装構造としてス
タックドＣＳＰ（Chip-Size-Package）と呼ばれるもの
がある。これは、半導体装置をフェイスアップで重ね、
それぞれからワイヤボンディングで回路基板の入出力端
子電極上に実装する技術である。 【０００４】また、近い将来の光通信技術における実装
技術においては高周波特性を確保するための実装技術が
重要となっており、フリップチップ実装が有効となって
いる。フリップチップ実装の中でも狭ピッチ接続が可能
な実装技術として金属接合があり、代表的なものがＡｕ
−Ａｕ接合である。これは、基板の入出力端子電極（Ａ
ｕ）に対して突起電極（Ａｕ）を熱あるいは超音波を使
用して圧着する実装である。 【０００５】一方、半田実装においては、リフローによ
り半田を溶融させるため、狭ピッチで半田を供給しにく
く、また接続においてもエリア配列での実装において
は、半田バンプの径が大きいこと、基板などのプロセス
の微細化の必要性やパッケージとしての信頼性を考える
と、現在２５０μｍピッチ前後が実装限界となってい
る。しかも環境問題も懸念され、コストも高い。 【０００６】これら以外には、突起電極に電解めっき、
あるいは無電解めっきで生成された例えばＡｕ、Ｎｉな
どで構成されたものを用い、接合層には異方性導電膜
（ACF:Anisotropic Conductive Film）や異方性導電ペ
ーストなども用いた実装がある。ACFを用いた実装構造
の場合、接続の安定性や信頼性を確保するためには最大
で２００ｇ／ピン程度の荷重を必要とする。 【０００７】異方性導電膜（ＡＣＦ）の中に含まれてい
る導電粒子は例えばＮｉ粒子、Ａｕ（あるいはＮｉ−Ａ
ｕ）コートされた樹脂ボールなどを用いることができ
る。接着剤には例えばエポキシ系樹脂を用いることがで
きる。 【０００８】この異方性導電膜（ＡＣＦ）による実装で
は、導電粒子が３０μｍ間隔で膜中に分散しており、電
極間に１つでも挟まれれば接続を確保することができる
から、フリップチップ実装では最も狭ピッチ接続が可能
な工法である。しかし、異方性導電膜（ＡＣＦ）などの
熱圧着実装は、従来液晶分野では実績をあげてきたが、
一般的にはまだ普及しているとはいえない。それはＡＣ
Ｆの中に含まれている導電粒子や熱膨張係数を制御する
ために混入されているシリカフィラーが実装時に素子面
に応力を及ぼし、素子にダメージを与えたり、Ａｌ配線
が断線するなどの不良を発生させていたからである。 【０００９】 【発明が解決しようとする課題】このように、従来の実
装構造では、将来のピン数の増加に対応した狭ピッチ接
続やエリア配列の接続を実現するのは非常に困難であ
る。例えば５０μｍピッチ接続形態を有する実装構造に
おいては、半田接続を用いた実装技術では製法上絶対に
無理である。異方性導電膜（ＡＣＦ）を用いた実装技術
では、接続は可能だが実装に高荷重が必要で、素子への
ダメージや信頼性を考えると一部の特殊用途でしか使用
できない。導電性接着剤を用いた実装技術では、初期の
実装品質や接続信頼性を長期にわたって確保することが
難しい。さらには、Ａｕ−Ａｕ接合による実装技術で
は、狭ピッチ接続は可能であるが、接合強度が弱く、信
頼性も低く、超音波の伝搬などを考慮すると微小チップ
（３ｍｍ□程度）でしかもセラミック系の基板でしかほ
とんど用いることができない。これは、樹脂基板だと超
音波が吸収されて逃げるため、接合界面に作用しにくい
ためである。 【００１０】本発明はこのような従来の課題に鑑みてな
されたものであって、その目的は、高周波特性にも優れ
た、より狭ピッチ接続やエリア接続、高密度な実装構造
を低コストで提供することである。 【００１１】 【課題を解決するための手段】そこで、本願発明は、実
装対象部材にフリップチップ実装される半導体装置にお
いて、前記実装対象部材に当接する当接面に、前記実装
対象部材との電気的接続に用いられる接続材料が接着す
る接着部を設けた。これにより、接続部における接着強
度が増し、信頼性が向上するとともに、高周波特性にも
優れた、より狭ピッチ接続やエリア接続、高密度な実装
を低コストで実現することができる。 【００１２】 【発明の実施の形態】本発明の請求項１に記載の発明
は、実装対象部材にフリップチップ実装される半導体装
置であって、前記実装対象部材に当接する当接面に、前
記実装対象部材との電気的接続に用いられる接続材料が
接着する接着部を設けることに特徴があり、これにより
次のような作用を有する。すなわち、接着部により実装
対象部材に接着されるため、その分、半導体装置を実装
対象部材に強固に接着することが可能となる。さらに、
その接着作業も電気的接続作業と同時に行うことができ
るので、別途接着工程を設ける必要がない。 【００１３】本発明の請求項２に記載の発明は、請求項
１に係る半導体装置において、前記接着部を、この半導
体装置の端子電極と同一材料から構成することに特徴が
あり、これにより次のような作用を有する。すなわち、
接着部を端子電極の形成工程において同時に形成するこ
とができるうえに、接着部を端子電極の接続工程におい
て同時に接着することが可能となる。 【００１４】本発明の請求項３に記載の発明は、請求項
２に係る半導体装置において、前記接着部を、この半導
体装置の拡散領域に電気的に接続されない擬似電極から
構成することに特徴があり、これにより次のような作用
を有する。すなわち、接着部を端子電極の形成工程にお
いて同時に形成することができるうえに、接着部を端子
電極の接続工程において同時に接着することが可能とな
る。 【００１５】なお、本発明の請求項４に記載したよう
に、端子電極を、前記当接面の周縁部に設け、前記接着
部を前記当接面の中央部に設けるのが好ましい。 【００１６】同様に、本発明の請求項５に記載したよう
に、当該半導体装置は矩形状を有しており、前記接着部
を前記当接面の対角線方向に沿って設けるのが好まし
い。 【００１７】同様に、本発明の請求項６に記載したよう
に、前記半導体装置は矩形状をしており、前記接着部を
前記当接面の四隅に設けるのが好ましい。 【００１８】同様に、本発明の請求項７に記載したよう
に、前記接着部を前記当接面の周縁部に設け、この半導
体装置の端子電極を前記当接面の中央部に設けるのが好
ましい。 【００１９】同様に、本発明の請求項８に記載したよう
に、前記接着部それぞれの面積を、この半導体装置の端
子電極それぞれの面積より大きくするのが好ましい。 【００２０】本発明の請求項９に記載の発明は、半導体
装置を実装対象部材に実装してなる半導体装置の実装構
造であって、前記半導体装置の実装対象部材当接面と前
記実装対象部材の実装面とに、半導体装置と実装対象部
材との電気的接続で用いられる接続材料が接着する接着
部をそれぞれ設け、前記接着部どうしを前記接続材料に
より接着することに特徴があり、これにより次のような
作用を有する。すなわち、接着部どうしの接着により半
導体装置を実装対象部材に接着することができ、その
分、半導体装置を実装対象部材に強固に接着することが
可能となる。 【００２１】本発明の請求項１０に記載の発明は、請求
項９に係る半導体装置の実装構造において、半導体装置
側の前記接着部を、前記半導体装置の拡散領域に電気的
に接続される半導体装置の端子電極と同一材料から構成
することに特徴を有しており、これにより次のような作
用を有する。すなわち、接着部を半導体装置の端子電極
の形成工程において同時に形成することができるうえ
に、接着部を端子電極の接続工程において同時に接着す
ることが可能となる。 【００２２】本発明の請求項１１に記載の発明は、請求
項９に係る半導体装置の実装構造において、半導体装置
側の前記接着部を、半導体装置の拡散領域に電気的に接
続されない擬似電極から構成することに特徴があり、こ
れにより次のような作用を有する。すなわち、接着部を
端子電極の形成工程において同時に形成することができ
るうえに、接着部を端子電極の接続工程において同時に
接着することが可能となる。 【００２３】本発明の請求項１２に記載の発明は、請求
項９から１１のいずれかに記載の半導体装置の実装構造
において、前記接着部どうしを拡散接合することに特徴
を有しており、これにより接着部どうしの接合強度が飛
躍的に高まる、という作用を有する。 【００２４】なお、請求項１３に記載したように、本発
明の半導体装置の実装構造においては、前記半導体装置
と前記実装対象部材との間に封止樹脂を設けるのが好ま
しい。 【００２５】本発明の実装構造は、請求項１４に記載し
たように、前記実装対象部材はもう一つの半導体装置で
あり、このもう一つの半導体装置を、もう一つの実装対
象部材に接着剤を介して接着し、前記もう一つの半導体
装置と前記もう一つの実装対象部材とを、ワイヤボンデ
ィングにより電気的に接続することでも実現することが
できる。 【００２６】また、本発明の実装構造は、請求項１６に
記載したように、前記実装対象部材はもう一つの半導体
装置であり、このもう一つの半導体装置がもう一つの実
装対象部材に当接する当接面に、このもう一つの半導体
装置の電気的接続で用いられる接続材料が接着する接着
部を設けるのが好ましい。 【００２７】また、本発明の実装構造は、請求項１７に
記載したように、前記実装対象部材はもう一つの半導体
装置であり、このもう一つの半導体装置を、もう一つの
実装対象部材に実装するとともに、前記もう一つの実装
対象部材に当接する前記もう一つの半導体装置の実装対
象部材当接面と前記もう一つの実装対象部材の実装面と
に、前記もう一つの半導体装置と前記もう一つの実装対
象部材との電気的接続に用いられる接続材料が接着する
接着部をさらに設け、これら接着部どうしを前記接続材
料により接着することでも実現することができる。 【００２８】また、本発明の請求項１７に記載した半導
体装置の実装構造は、本発明の請求項１８に記載したよ
うに、絶縁樹脂フィルム材を用意したうえで、この絶縁
樹脂フィル材に、前記実装対象部材の端子電極と前記半
導体装置の端子電極との間の接続部位に対して位置合わ
せされた貫通孔と、前記実装対象部材の接着部と前記半
導体装置の接着部との間の接着部位に対して位置合わせ
された貫通孔とを形成する貫通孔形成工程と、前記絶縁
樹脂フィルム材を間にして、前記実装対象部材上に半導
体装置を搭載し、前記貫通孔内において、端子電極どう
し、および接着部どうしを前記接続材料によって接続な
いし接着する接着工程と、を含んだ半導体装置の実装構
造の製造方法により製造することができる。 【００２９】また、本発明の請求項１７に記載した半導
体装置の実装構造は、本発明の請求項１９に記載したよ
うに、絶縁樹脂フィルム材を用意したうえで、この絶縁
樹脂フィル材を実装対象部材の実装面に配置する絶縁樹
脂フィルム材配置工程と、前記実装面に配置された前記
絶縁樹脂フィルム材に、前記実装対象部材の前記端子電
極と前記接着部とに達する貫通孔を形成する貫通孔形成
工程と、前記半導体装置を前記実装対象部材の実装面に
搭載し、前記貫通孔内において、前記端子電極どうし、
および前記接着部どうしを前記接続材料により接続ない
し接着する接着工程と、を含む半導体装置の実装構造の
製造方法によって製造することができる。 【００３０】また、本発明の請求項１８に記載した半導
体装置は、本発明の請求項２０に記載したように、前記
半導体装置として、複数の半導体装置が設けられた半導
体ウエハを用意し、この半導体ウエハの前記半導体装置
の実装面に相当する面に絶縁樹脂フィルム材を配置する
フィルム配置工程と、前記実装面に配置された絶縁樹脂
フィルム材に、各半導体装置の端子電極と前記接着部と
に達する貫通孔を形成する貫通孔形成工程と、前記実装
対象部材を構成するもう一つの半導体装置として、複数
の半導体装置が設けられたもう一つの半導体ウエハを用
意し、このもう一つの半導体ウエハの前記半導体装置の
実装面に相当する面に前記半導体ウエハを搭載し、前記
貫通孔内において、前記端子電極どうし、および前記接
着部どうしを接続材料により接続ないし接着する接着工
程と、一体となった両半導体ウエハを個々の半導体装置
の実装構造に切断する切断工程と、を含む半導体装置の
実装構造の製造方法によって製造することができる。 【００３１】実施の形態１ 図１（ａ）は本発明の実施の形態１にかかる半導体装置
の概略図である。本実施形態の半導体装置１は、その回
路基板当接面に端子電極２と擬似電極１２Ａとを有して
いる。端子電極２は、内部配線電極１４やビア１３を介
して半導体の拡散領域１５（素子）に電気的に接続され
ている。擬似電極１２Ａは、拡散領域１５と全く分離さ
れた回路的に機能しない擬似的な電極であって、半導体
装置１における接着部を構成している。 【００３２】図１（ｂ）は半導体装置１Ａを回路基板７
に実装したときの実装構造の概略図である。半導体装置
１Ａの実装対象部材である回路基板７は、その実装面に
端子電極５と擬似電極１２Ｂとを有している。端子電極
５は、半導体装置１Ａの端子電極２と電気的に接続され
るために設けられた電極である。擬似電極１２Ｂは、回
路的に機能しない擬似的な電極であって、回路基板７に
おける接着部を構成している。 【００３３】このように構成された回路基板７に半導体
装置１Ａが以下のようにして実装されている。すなわ
ち、半導体装置１Ａの端子電極２と擬似電極１２Ａに
は、ワイヤボンディング法等によって突起電極３が形成
されている。一方、回路基板７の端子電極５と、擬似電
極１２Ｂの接続部分（その上部表面）には、接続部分を
被覆するように接続用金属層４が設けられている。半導
体装置１Ａの端子電極２と擬似電極１２Ａとは、回路基
板７の端子電極５と擬似電極１２Ｂとに当接している。
そして、この状態で前記当接部位に熱と荷重とが加えら
れることで、端子電極５や擬似電極１２Ｂは、端子電極
２や擬似電極１２Ａに接着されている。このとき、各接
着部位においては、突起電極３と接続用金属層４との間
にそれぞれ拡散化合物による強固な接合が形成される。
そのため、端子電極５と端子電極２との間の電気的接続
箇所は低抵抗となり、擬似電極１２Ａ、１２Ｂどうしの
接合箇所は、十分なる接着強度を確保することができる
ようになる。これにより、半導体装置の実装構造の信頼
性が向上する。 【００３４】このようにして本実施形態の半導体装置の
実装構造では、擬似電極１２Ａ、１２Ｂによる接合を行
うことで、半導体装置１Ａと回路基板７との間の接合強
度を高めてその実装構造の信頼性を向上させている。こ
れにより、超音波を用いた金属接合（Ａｕ−Ａｕ接合）
による実装構造でなくとも良好な接合強度が得られるよ
うになる。そのため、超音波を用いて形成した実装構造
場合に比べて大きな半導体装置の実装が可能となる。し
かも、超音波を用いて形成した実装構造のように、回路
基板の材料に対してなんら制限を設ける必要もない。超
音波を用いて形成した実装構造では、本発明が解決しよ
うとする課題の爛で説明したように、超音波が接合可能
な強度で伝播可能な大きさという大きさの制限があるう
えに、超音波が伝播可能な材料という材料の制限があ
る。 【００３５】なお、本実施形態では、半導体装置１Ａと
回路基板７との間の間隙が封止樹脂６により樹脂封止さ
れているが、擬似電極１２Ａ、１２Ｂの接合により十分
な接着強度が得られれば樹脂封止も必要なく、樹脂の誘
電率が問題となる高周波特性の確保が必要な実装には有
利となる。 【００３６】接続用金属層４においても端子電極５を被
覆しているので、狭ピッチ接合にも適している。なお、
突起電極３は、ワイヤボンディング法により形成するほ
か、めっきにより形成してもよく、その場合、例えばＮ
ｉ−Ａｕのめっき構造を用いることができる。 【００３７】なお、上述した本実施形態の説明では、半
導体装置１Ａの擬似電極１２Ａに突起電極３を設け、回
路基板７の擬似電極１２Ｂに接続用金属層４を設けてい
たが、反対に、半導体装置１Ａの擬似電極１２Ａに接続
用金属層４を設け、回路基板７の擬似電極１２Ｂに突起
電極３を設けてもよい。 【００３８】また、接続用金属層４は電解めっきあるい
は無電解めっきあるいは溶融した金属への浸せきにより
形成することができる。突起電極３及び接続用金属層４
は、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、Ｚ
ｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、Ｆｅ、Ｃｒ、
Ｔｉ、Ａｌのうちの少なくとも１つを含んでいるものか
ら構成している。また、封止樹脂６はエポキシ系樹脂を
主成分として含んでいる。そして、ＳｉＯ2やＡｌ
2Ｏ3、ＳｉＮ、ＳｉＣ、ＡｌＮ、ＴｉＯ2などの無機物
の粒子だけを含んだ絶縁樹脂として用いることもできる
し、導電性粒子、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂ
ｉ、Ｃｕ、Ｚｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、
Ｆｅ、Ｃｒ、Ｔｉ、Ａｌなどの少なくとも１つを含んだ
異方性導電樹脂として用いることもできる。 【００３９】また、本実施形態では、端子電極２や擬似
電極１２Ａに設けた突起電極３と、端子電極５や擬似電
極１２Ｂに設けた接続用金属層４との間に拡散化合物を
形成することで、両電極（２，５）、（１２Ａ，１２
Ｂ）どうしを電気的に接続し、かつ機械的に接合してい
たが、このほか、両電極（２，５）、（１２Ａ，１２
Ｂ）どうしを導電性接着剤からなる接続材料により、電
気的に接続し、かつ機械的に接合してもよい。 【００４０】次に、擬似電極１２Ａ、１２Ｂの配置構成
について図２〜図５を参照して説明する。なお、図２〜
図５においては、半導体装置１Ａ側の擬似電極１２Ａを
表示しているが、回路基板７側の擬似電極１２Ｂにおい
て、擬似電極１２Ａに対応して配置されているのはいう
までもない。 【００４１】図２に示す擬似電極１２Ａの配置構成にお
いては、擬似電極１２Ａを、拡散領域１５が配置されて
いる回路基板当接面の中央部αに設ける一方、端子電極
２を、回路基板当接面の周縁部βに設けている。これに
より、端子電極２の配置レイアウトに対して邪魔になる
ことなく擬似電極１２Ａを設けることが可能となり、接
着強度をかせぎ信頼性を向上させることができる。もち
ろん、周縁部βに配置されている端子電極２と混在させ
て擬似電極１２Ａを配置することも可能である。また、
図２に示すように、擬似電極１２Ａの大きさを端子電極
２より大きくすれば、ワイヤボンディング法により、擬
似電極１２Ａに突起電極３を形成する場合において、１
つの擬似電極１２Ａに対して複数の突起電極３を形成す
ることも可能となって、単一の擬似電極１２Ａに設けら
れる突起電極３の面積が大きくなりさらに接着強度を高
めることができて効果的である。なお、端子電極２も中
央部αに配置することができるのはもちろんである。 【００４２】図３に示す擬似電極１２Ａの配置構成にお
いては、端子電極２が周辺部βに配置され、擬似電極１
２Ａは中央部αにおいて、その回路基板当接面（通常矩
形をしている）の対角線方向に沿って配置されている。
このように、半導体装置１Ａの熱履歴による歪みが最も
大きくなる回路基板当接面の対角線方向に擬似電極１２
Ａを配置することで、端子電極２の配置レイアウトに対
して邪魔になることなく、接着強度をかせぎ信頼性を向
上させることができる。もちろん、このような構成に加
えて周辺部βに配置されている端子電極２に混在させて
擬似電極１２Ａを配置することも可能である。さらに
は、端子電極２を中央部αに配置することももちろん可
能である。また、擬似電極１２Ａの大きさは端子電極２
より大きくすればよく、その理由は前述したのと同様で
ある。 【００４３】図４に示す擬似電極１２Ａの配置構成にお
いては、端子電極２が回路基板当接面の４隅をさけるよ
うに配置される一方、擬似電極１２Ａは少なくとも半導
体装置（通常矩形をしている）の４隅に配置されてい
る。このように、半導体装置１Ａの熱履歴による歪みが
最も大きくなる対角線方向の４隅に擬似電極１２Ａを配
置することで、端子電極２に対する熱歪みの影響を抑制
できるとともにその配置を阻害することなく、接着強度
をかせぎ信頼性を向上させることができる。もちろん、
これに加えて端子電極２と混在させて擬似電極１２Ａを
配置してもよく、さらには、中央部αに擬似電極１２Ａ
を配置してもよい。また、擬似電極１２Ａの大きさを端
子電極２より大きくするのが好ましく、その理由は前述
したのと同様の理由である。 【００４４】図５に示す擬似電極１２Ａの配置構成にお
いては、端子電極２を中央部αに配置し、擬似電極１２
Ａを周縁部βに配置している。このように、端子電極２
を中央部αに集め、周縁部βに擬似電極１２Ａを配置す
ることで、端子電極２に影響を及ぼす熱履歴による歪み
を抑制することができる。しかも、周辺部βに擬似電極
１２Ａを設けることで、端子電極２の配置を阻害するこ
となく接着強度をかせいで信頼性を向上させることがで
きる。ここでは、中央部αに端子電極２を配置したが、
端子電極２よりも擬似電極１２Ａを外側に配置していれ
ば図５と同様の効果が得られる。また、擬似電極１２Ａ
の大きさを端子電極２より大きくするのが好ましく、そ
の理由は前述したのと同様の理由である。 【００４５】次に、本実施形態の半導体装置の実装構造
の製造方法を説明する。 【００４６】最初に、第１の製造方法を説明する。図６
は本実施形態の実装構造の第１の製造方法の概略図であ
る。 【００４７】まず、図６（ａ）に示すように、剥離シー
ト９が貼着された樹脂フィルム１００Ａを用意し、この
樹脂フィルム１００Ａにレーザ加工または機械的ドリル
加工によってその厚み方向に貫通孔８を形成する。貫通
孔８は、回路基板７の端子電極５，擬似電極１２Ｂや半
導体装置１Ａの端子電極２，擬似電極１２Ａの形成ピッ
チに対応して同等の形成ピッチで形成する。 【００４８】なお、実装構造を狭ピッチ実装とする場合
には、貫通孔８をレーザ加工により形成するのが好まし
い。特に加工時に熱を発生しないＹＡＧレーザが適して
いる。貫通孔８を形成したのち、剥離シート９を除去す
る。 【００４９】次に、図６（ｂ）に示すように、回路基板
７の実装領域に、樹脂フィルム１００Ａを搭載する。こ
のとき、貫通孔８が端子電極５や擬似電極１２Ｂに対向
するように樹脂フィルム１００Ａを回路基板７に対して
位置合わせする。 【００５０】一方、半導体装置１Ａには、その端子電極
２と擬似電極１２Ａとにワイヤボンディング法やめっき
法（図ではワイヤボンディング法により形成している）
により突起電極３を形成する。そのうえで、半導体装置
１Ａを、回路基板７に搭載する。このとき、端子電極２
や擬似電極１２Ａが貫通孔８に対向するように半導体装
置１Ａを回路基板７に対して位置合わせする。 【００５１】この状態で、端子電極２，５どうしと、擬
似電極１２Ａ，１２Ｂどうしとを、それぞれ熱と荷重を
併用し熱圧着する。これにより、端子電極どうし２，
５、擬似電極どうし１２Ａ，１２Ｂをそれぞれ機械的に
接合するとともに、端子電極２，５どうしを電気的に接
続する。接合部位には拡散化合物が形成されるため、端
子電極２，５どうしや擬似電極１２Ａ，１２Ｂどうし
は、強固に機械的接合／電気的接続されることになる。
これにより、図６（ｃ）に示すように、半導体装置１Ａ
は回路基板７に実装される。 【００５２】電極接合時における加熱により、同時に樹
脂フィルム１００Ａを回路基板７と半導体装置１Ａとに
接着して封止樹脂６とする。このとき、８０℃／１秒程
度の加熱で粘着性がでる材料から樹脂フィルム１００Ａ
を構成すれば、樹脂フィルム１００Ａを回路基板７や半
導体装置１Ａに対して容易に接着させることができる。
しかも、接着後も樹脂フィルム１００Ａを半硬化状態に
保つことができる。 【００５３】樹脂フィルム１００Ａとしては、通常、異
方性導電膜（ＡＣＦ）として用いられているとの同じよ
うな樹脂を用いることもできる。また、このような工法
では、貫通孔１００Ａの形成工程と樹脂フィルム１００
Ａの接着工程とを別々に行うことができるので、生産タ
クトを向上させることができる。また、この工法によれ
ば、封止樹脂６となる樹脂フィルム１００Ａを工程当初
から作業現場に供給することが可能となり、その封止樹
脂６の形成作業が簡単となって製造コストの低減に繋が
る。 【００５４】なお、突起電極３をめっきで形成する場合
であって、特に狭ピッチの接続形態となる実装構造にお
ける突起電極３においては、無電解めっきにより突起電
極３を形成するのが望ましい。 【００５５】接続用金属層４は電解めっきあるいは無電
解めっきあるいは溶融した金属への浸せきにより形成す
ることができる。突起電極３及び接続用金属層４として
は、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、Ｚ
ｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、Ｆｅ、Ｃｒ、
Ｔｉ、Ａｌのうちの少なくとも１つを含んたものから構
成するのが好ましい。また、樹脂フィルム１００Ａとし
ては、エポキシ系樹脂を主成分として含んでいるものが
好ましい。さらには、樹脂フィルム１００Ａとしては、
ＳｉＯ2やＡｌ2Ｏ3、ＳｉＮ、ＳｉＣ、ＡｌＮ、ＴｉＯ2
などの無機物の粒子だけを含んだ絶縁樹脂を用いること
ができるし、導電性粒子、例えばＡｕ、Ｓｎ、Ａｇ、Ｐ
ｂ、Ｂｉ、Ｃｕ、Ｚｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、
Ｎｉ、Ｆｅ、Ｃｒ、Ｔｉ、Ａｌなどの少なくとも１つを
含んだ異方性導電樹脂を用いることもできる。 【００５６】また、剥離シート９は剥離しやすいもので
あれば何でもよいが、テフロン（登録商標）やシリコン
など樹脂が濡れにくい樹脂シートを使用することが望ま
しい。 【００５７】次に、本実施形態の半導体装置の第２の製
造方法を説明する。図７は本実施形態の第２の製造方法
の概略図である。 【００５８】まず、図７（ａ）、（ｂ）に示すように、
剥離シート９が貼着された樹脂フィルム１００Ｂを用意
し、この樹脂フィルム１００Ｂを回路基板７の実装領域
に接着させる。このとき、８０℃／１秒程度の加熱で粘
着性がでる材料から樹脂フィルム１００Ｂを構成すれ
ば、樹脂フィルム１００Ｂを回路基板７に対して容易に
接着させることができる。しかも、接着後も樹脂フィル
ム１００Ｂを半硬化状態に保つことができる。 【００５９】次に、図７（ｃ）に示すように、回路基板
７上の樹脂フィルム１００Ｂに対して、レーザ法により
その厚み方向に貫通孔１０を形成する。貫通孔１０は、
端子電極５や擬似電極１２Ｂに対して位置合わせして形
成することで、形成した貫通孔１０の底部に端子電極５
や擬似電極１２Ｂが露出するようにする。貫通孔１０を
形成したのち、樹脂フィルム１００B上の剥離シート９
を除去する。なお、貫通孔１０の形成においては、加工
時に熱を発生しないＹＡＧレーザによるレーザ加工が適
している。 【００６０】一方、半導体装置１Ａにおいては、その端
子電極２と擬似電極１２Ａとに、ワイヤボンディング法
やめっき法（図ではワイヤボンディング法）により突起
電極３を形成する。そのうえで、図７（ｄ）に示すよう
に、半導体装置１Ａを、回路基板７に搭載する。このと
き、端子電極２や擬似電極１２Ａが貫通孔１０に対向す
るように半導体装置１Ａを回路基板７に対して位置合わ
せする。 【００６１】この状態で、端子電極２，５どうしと、擬
似電極１２Ａ，１２Ｂどうしとを、それぞれ熱と荷重を
併用し熱圧着する。これにより、端子電極どうし２，
５、擬似電極どうし１２Ａ，１２Ｂをそれぞれ機械的に
接合するとともに、端子電極２，５どうしを電気的に接
続する。接合部位には拡散化合物が形成されるため、端
子電極２，５どうしや擬似電極１２Ａ，１２Ｂどうし
は、強固に機械的接合／電気的接続されることになる。
これにより、図７（ｅ）に示すように、半導体装置１Ａ
は回路基板７に実装される。 【００６２】樹脂フィルム１００Ｂとしては、通常の異
方性導電膜（ＡＣＦ）に用いられているとの同じような
樹脂を用いることもできる。 【００６３】この製造方法によれば、回路基板７に最初
から樹脂フィルム１００Ｂを供給した状態とすることが
でき、複数の回路基板７に対してそれぞれに半導体装置
１Ａを一括で熱圧着実装することが可能になり、低コス
トな実装を実現することができる。 【００６４】接続用金属層４，突起電極３，接続用金属
層４８，樹脂フィルム１００Ａ，及び剥離シートの材質
は、前述したのと同様とすることができる。 【００６５】実施の形態２ 図８は本発明の実施の形態２にかかる半導体装置の実装
構造の概略図である。本実施形態の実装構造において
は、半導体装置１Ｂが、もう一つの半導体装置２６Ａに
実装されており、さらには、このもう一つの半導体装置
２６Ａが、もう一つの実装対象部材である回路基板２２
Ａに実装されていることに特徴がある。 【００６６】半導体装置１Ｂの構造は、実施の形態１で
説明した半導体装置１Ａと同様である。すなわち、半導
体装置１Ｂは、その実装対象部材当接面に端子電極２と
擬似電極１２Ａとを有している。端子電極２は、内部配
線電極１４やビア１３を介して半導体の拡散領域１５
（素子）に電気的に接続されている。擬似電極１２Ａ
は、拡散領域１５と全く分離された回路的に機能しない
擬似的な電極であって、半導体装置１Ｂにおける接着部
を構成している。 【００６７】もう一つの半導体装置２６Ａは次のように
構成されている。すなわち、半導体装置２６Ａは、その
装置上面（実装面）に第１の端子電極１６と、第２の端
子電極１８と、擬似電極１２Ｃとを有している。 【００６８】第１の端子電極１６は、内部配線電極２４
やビア２５を介して半導体の拡散領域２３（素子）に電
気的に接続されている。擬似電極１２Ｃは、拡散領域１
５と全く分離された回路的に機能しない擬似的な電極で
あって、半導体装置２６Ａにおける接着部を構成してい
る。第２の端子電極１８は、半導体装置１Ｂの端子電極
２に電気的に接続されるために設けられている。 【００６９】このように構成された半導体装置２６Ａに
半導体装置１Ｂが以下のようにして実装されている。す
なわち、半導体装置１Ｂの端子電極２と擬似電極１２Ａ
とには、ワイヤボンディング法等によって突起電極３が
形成されている。一方、半導体装置２６Ａの第１、第２
の端子電極１６，１８と、擬似電極１２Ｃの接続部分
（その上部表面）とには、接続部分を被覆する形態に接
続用金属層４が設けられている。半導体装置１Ｂの端子
電極２と擬似電極１２Ａとは、半導体装置２６Ａの第２
の端子電極１８と擬似電極１２Ｃとに当接している。そ
して、この状態で前記当接部位に熱と荷重とが加えられ
ることで、第２の端子電極１８や擬似電極１２Ｃは、端
子電極２や擬似電極１２Ａに接着されている。このと
き、各接着部位においては、突起電極３と接続用金属層
４との間に拡散化合物による強固な接合が形成される。
そのため、第２の端子電極１８と端子電極２との間の電
気的接続箇所は低抵抗となり、擬似電極１２Ａ，１２Ｃ
どうしの接合箇所は、十分なる接着強度を確保すること
ができるようになる。 【００７０】さらには、このようにして半導体装置１Ｂ
を実装した半導体装置２６Ａが、次のようにして回路基
板２２Ａに実装されている。 【００７１】半導体装置２６Ａは、その回路基板当接面
が回路基板２２Ａの実装面上に接着剤２１を介して面着
されている。ここで、第１，第２の端子電極１６，１８
は、半導体装置２６Ａの素子上面において、半導体装置
１Ｂの実装領域の外側に位置する周縁部位まで延出して
おり、この周縁部位において、第１，第２の端子電極１
６，１８は実装構造の外部に露出している。 【００７２】半導体装置２６Ａの実装領域外側に位置す
る回路基板２２Ａの周縁部位には、回路基板２２Ａの端
子電極２０が配置されている。そして、半導体装置２６
Ａ側にある第１，第２の端子電極１６，１８と、回路基
板２２Ａ側にある端子電極２０とが、金属ワイヤ１９に
よって電気的に接続されている。 【００７３】図８に示す半導体装置の実装構造では、突
起電極３と接続用金属層４との間に拡散化合物を形成す
ることで、端子電極２と第２の端子電極１８との電気的
接続および擬似電極１２Ａ，１２Ｃどうしの機械的接合
を実施した。しかしながら、図９に示すように、端子電
極２と第２の端子電極１８との電気的接続および擬似電
極１２Ａ，１２Ｃどうしの機械的接合を、導電性接着剤
２８を介して行ってもよい。導電性接着剤２８として
は、エポキシ系樹脂を主成分としてその中に導電性フィ
ラを含ませた構成とするのが好ましい。導電性フィラー
としては、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃ
ｕ、Ｚｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、Ｆｅ、
Ｃｒ、Ｔｉ、Ａｌの少なくとも１つを用いることができ
る。 【００７４】このようにして、導電性接着剤２８により
電気的接続／機械的接合を実施すれば、応力緩和に優れ
より信頼性の高い構造にすることができる。それ以外の
効果は前述と同様であるので省略する。 【００７５】なお、本実施形態における突起電極３、金
属層４、封止樹脂６の組成は実施の形態１と同様とする
ことができる。 【００７６】実施の形態３ 図１０は本発明の実施の形態３にかかる半導体装置の実
装構造の概略図である。本実施形態の実装構造において
は、半導体装置１Ｃが、実装対象部材であるもう一つの
半導体装置２６Ｂに実装されて一次実装体８０Ａを構成
しており、さらには、この一次実装体８０Ａがもう一つ
の実装対象部材である回路基板２２Ｂに実装されてい
る。 【００７７】図１０（ａ）は、本実施形態における一次
実装体８０Ａの構造を示している。この一次実装体８０
Ａは、上述したように、半導体装置１Ｃが、もう一つの
半導体装置２６Ｂに実装されて構成されている。 【００７８】半導体装置１Ｃの構造は、実施の形態１で
説明した半導体装置１Ａと同様である。すなわち、半導
体装置１Ｃは、その実装対象部材当接面に端子電極２と
擬似電極１２とを有している。端子電極２は、内部配線
電極１４やビア１３を介して半導体の拡散領域１５（素
子）に電気的に接続されている。擬似電極１２Ａは、拡
散領域１５と全く分離された回路的に機能しない擬似的
な電極であって、半導体装置１Ｃにおける接着部を構成
している。 【００７９】もう一つの半導体装置２６Ｂは次のように
構成されている。すなわち、半導体装置２６Ｂは、その
装置上面に上面端子電極７０と第１の擬似電極１２Ｄと
を有し、その装置底面（実装対象部材当接面）に第１の
底面端子電極７１Ａと、第２の底面端子電極７１Ｂと、
第２の擬似電極１２Ｅとを有している。 【００８０】上面端子電極７０は、半導体装置１Cの端
子電極２に電気的に接続されるために設けられている。
第１の擬似電極１２Ｄは、半導体装置２６Bの拡散領域
７３と全く分離された回路的に機能しない擬似的な電極
である。第１の擬似電極１２Dは半導体装置２６Ｂの接
着部を構成している。この場合、第１の擬似電極１２Ｄ
は、半導体装置２６Ｂを半導体装置１Cの実装対象部材
とみなした場合における接着部となる。 【００８１】第１の底面端子電極７１Ａは、半導体装置
２６Bに設けられた内部配線電極７４とビア７５を介し
て上面端子電極７０に層間接続されている。第２の底面
端子電極７１Ｂは、半導体装置２６Bに設けられた内部
配線電極７６とビア７７とを介して半導体装置２６Ｂの
拡散領域７３に電気的に接続されている。第２の擬似電
極１２Ｅは、半導体装置２６Bの拡散領域７３と全く分
離された回路的に機能しない擬似的な電極である。第２
の擬似電極１２Ｅは半導体装置２６Bの接着部を構成し
ている。この場合、第２の擬似電極１２Ｅは、半導体装
置２６Ｂを半導体装置とみなした場合における接着部と
なる。 【００８２】このように構成された半導体装置２６Ｂに
半導体装置１Ｃが以下のようにして実装されることで一
次実装体８０Ａを構成している。すなわち、半導体装置
１Ｃの端子電極２と擬似電極１２Ａとには、ワイヤボン
ディング法等によって突起電極３が形成されている。一
方、半導体装置２６Ｂの上面端子電極７０と、第１の擬
似電極１２Ｄの接続部分（その上部表面）には、接続部
分を被覆するように接続用金属層４が設けられている。
半導体装置１Ｃの端子電極２と擬似電極１２Ａとは、半
導体装置２６Ｂの上面端子電極７０と第１の擬似電極１
２Ｄとに当接している。そして、この状態で前記当接部
位に熱と荷重とが加えられることで、上面端子電極７０
や第１の擬似電極１２Ｄは、端子電極２や擬似電極１２
Ａに接着されている。このとき、各接着部位において
は、突起電極３と接続用金属層４との間に拡散化合物に
よる強固な接合が形成される。そのため、上面端子電極
７０と端子電極２との間の電気的接続箇所は低抵抗とな
り、擬似電極１２Ａと第１の擬似電極１２Ｄとの間の接
合箇所は、十分なる接着強度を確保することができるよ
うになる。 【００８３】次に、この一次実装体８０Ａが実装される
回路基板２２Ｂの構成を、図１０（ｂ）を参照して説明
する。一次実装体８０Ａの実装対象部材である回路基板
２２Ｂは、その実装面に第１の端子電極３１Ａと、第２
の端子電極３１Ｂと、擬似電極１２Ｆとを有している。
第１の端子電極３１Ａは、半導体装置２６Ｂの第１の底
面端子電極７１Ａに電気的に接続されるために設けられ
ている。第２の端子電極３１Ｂは、半導体装置２６Ｂの
第２の底面端子電極７１Ｂに電気的に接続されるために
設けられている。擬似電極１２Ｆは、回路的に機能しな
い擬似的な電極であって、半導体装置２６Ｂの擬似電極
１２に機械的に接合されるために設けられている。擬似
電極１２Ｆは、回路基板２２Ｂにおける接着部を構成し
ている。 【００８４】このように構成された回路基板２２Ｂに一
次実装体８０Ａが以下のようにして実装されている。半
導体装置２６Ｂの第１の底面端子電極７１Ａ，第２の底
面端子電極７１Ｂ，および擬似電極１２Ｅは、回路基板
２２Ｂの第１の端子電極３１Ａ，第２の端子電極３１
Ｂ，および擬似電極１２Ｆに対して接続部３０を介して
電気的接続もしくは機械的接合がなされている。 【００８５】接続部３０による電気的接続や機械的接合
は、第１，第２の実施の形態で説明したように、突起電
極と接続用金属層との間に拡散化合物を形成することに
より実施してもよいし、導電性接着剤により実施しても
よい。 【００８６】本実施形態では、このようにして実装構造
を構成することで、実施の形態１，２と同様の効果を得
ることができるうえに、実装体の大きさが半導体装置以
上になることなく、また、半導体装置どうしの実装であ
ることや微細な配線の引き回しが可能であるために、実
装密度がより向上するので有利である。また、エリア接
続の半導体装置にも対応することができる。 【００８７】次に、一次実装体８０Ａの製造方法の一例
を図１１を参照して説明する。まず、図１１（ａ）に示
すように、半導体装置２６Ｂの集合体である半導体ウエ
ハ８１を作製したうえで、この半導体ウエハ８１に対し
て、剥離シート３４を貼着した樹脂フィルム３５を接着
する。樹脂フィルム３５は、半導体装置２６Ｂにおける
半導体装置１Ｃの実装面に相当する半導体ウエハ８１の
面に接着する。 【００８８】次に、図１１（ｂ）に示すように、レーザ
加工により、樹脂フィルム３５に貫通孔３６を形成す
る。このとき、貫通孔３６を、半導体装置２６Ｂの上面
端子電極７０や第１の擬似電極１２Ｄに対して位置を合
わせて形成することで、貫通孔３６の底部において上面
端子電極７０や第１の擬似電極１２Ｄを露出させる。貫
通孔加工は、加工時に熱を発生しないＹＡＧレーザを用
いるのが好ましい。貫通孔３６を形成した後、樹脂フィ
ルム３５から剥離シート３４を除去する。 【００８９】次に、図１１（ｃ）に示すように、半導体
装置１Ｃの集合体である半導体ウエハ８２を作製したう
えで、半導体ウエハ８２を、樹脂フィルム３５上に搭載
する。このとき、半導体ウエハ８２を構成する各半導体
装置１Cの端子電極２や擬似電極１２Ａを、樹脂フィル
ム３５の貫通孔３６に対して位置合わせした状態で、半
導体ウエハ８２を搭載する。 【００９０】さらにこの状態で、半導体ウエハ８２と半
導体ウエハ８１とに熱と荷重を同時に加えることで、両
者を樹脂フィルム３５を介して熱圧着する。このとき、
各半導体装置１Ｃの端子電極２，擬似電極１２Ａと、各
半導体装置２６Ｂの上面端子電極７０，第１の擬似電極
１２Ｄとの間に、突起電極３と接続用金属層４との拡散
化合物が形成されることでその電気的接続や機械的接合
が強固なものとなる。 【００９１】最後に、図１１（ｄ）に示すように、接着
した半導体ウエハ８１，８２を各個片にきりわけること
で、図１０（ａ）に示す一時実装体８０Ａとなる。 【００９２】なお、樹脂フィルム３５としては、通常の
異方性導電膜（ＡＣＦ）に用いられているとの同じよう
な樹脂を用いることができるが、１週間程度常温保存可
能な樹脂フィルム３５を用いれば、次のような利点があ
る。すなわち、保存期間の範囲内で最初から樹脂フィル
ム３５を供給し、加工した状態で輸送が可能になり、ま
た、ウエハ単位での一括の熱圧着実装が可能になって低
コストで生産性の高い実装となる。 【００９３】なお、図１０（ａ），（ｂ）を参照した上
述した実施の形態３の説明においては、半導体装置１Ｃ
は、突起電極３と接続用金属層４との間に拡散化合物を
形成することで、半導体装置２６Ｂに対して電気的接続
と機械的接合とを行い、これによって一次実装体８０Ａ
を形成していたが、図１２（ａ），（ｂ）に示すよう
に、半導体装置１Ｃと半導体装置２６Ｂとを、導電性接
着剤２８を介して電気的接続（機械的接合）すること
で、一次実装体８０Ｂを形成してもよく、この場合であ
っても、上述した一次実装体８０Ａと同様の効果を得る
ことができる。 【００９４】具体的にいえば、端子電極２と上面端子電
極７０との電気的接続および擬似電極１２Ａと，第１の
擬似電極１２Ｄとの機械的接合を、導電性接着剤２８を
介して行う。 【００９５】次に、導電性接着剤５８を用いた一次実装
体８０Ｂの製造方法を一例を図１３を参照して説明す
る。まず、図１３（ａ）に示すように、半導体装置２６
Ｂの集合体である半導体ウエハ８１を作製したうえで、
この半導体ウエハ８１に対して、剥離シート３４を貼着
した樹脂フィルム３５を接着する。樹脂フィルム３５
は、半導体装置２６Ｂにおける半導体装置１Ｃの実装面
に相当する半導体ウエハ８１の面に接着する。 【００９６】次に、図１３（ｂ）に示すように、レーザ
加工により、樹脂フィルム３５に貫通孔３６を形成す
る。このとき、貫通孔３６を、半導体装置２６Ｂの上面
端子電極７０や第１の擬似電極１２Ｄに対して位置を合
わせて形成することで、貫通孔３６の底部において上面
端子電極７０や第１の擬似電極１２Ｄを露出させる。こ
のとき、加工時に熱を発生しないＹＡＧレーザを用いる
のが好ましい。 【００９７】次に、貫通孔３６を形成した樹脂フィル３
５の上に導電性接着剤２８を載置したうえで、導電性接
着剤２８をスキージ３７を用いて樹脂フィルム３５上で
引き伸ばすことで、貫通孔３６内に導電性接着剤２８を
充填する。 【００９８】貫通孔３６に導電性接着剤２８を充填した
のち、図１３（ｄ）に示すように、樹脂フィルム３５か
ら剥離シート３４を除去する。 【００９９】次に、図１３（ｅ）に示すように、半導体
装置１Ｃの集合体である半導体ウエハ８２を作製したう
えで、半導体ウエハ８２を、樹脂フィルム３５上に搭載
する。このとき、半導体ウエハ８２を構成する各半導体
装置１Cの端子電極２や擬似電極１２Ａを、樹脂フィル
ム３５の貫通孔３６に対して位置合わせした状態で、半
導体ウエハ８２を搭載する。 【０１００】さらにこの状態で、半導体ウエハ８２と半
導体ウエハ８１とに熱と荷重を同時に加えることで、両
者を樹脂フィルム３５を介して熱圧着する。このとき、
各半導体装置１Ｃの端子電極２，擬似電極１２Ａと、各
半導体装置２６Ｂの上面端子電極７０，第１の擬似電極
１２Ｄとを、導電性接着剤２８によって電気的に接続
し、機械的に接合する。 【０１０１】最後に、図１３（ｆ）に示すように、接着
した半導体ウエハ８１，８２を各個片にきりわけること
で、図１２（ａ）に示す一時実装体８０Ｂとなる。 【０１０２】なお、本実施形態の構成においては、図１
４に示すように、接続部３０を介して他の電子部品３８
を一括で回路基板２２Ｂに実装してもよい。具体的に
は、他の電子部品３８を、回路基板２２Ｂの第３の端子
電極３１Ｃに実装してもよい。そうすれば、３次元的に
実装密度の集積化が行えるとともに、一次実装体８０Ａ
と他の電子部品３８とを従来の印刷技術よりも近接して
実装できるので、２次元的な実装の面密度も向上させる
ことが可能になる。なお、図１４では、一次実装体とし
て、図１０に示す一次実装体８０Ａとしたが、図１２に
示す一次実装体８０Ｂとしてもよいのはいうまでもな
い。 【０１０３】他の電子部品を実装する場合の製造方法の
一例を、図１５、図１６を参照して説明する。ここで
は、接続部３０として、導電性接着剤３０Ａを用いる場
合の製造方法を説明する。 【０１０４】まず、図１５（ａ）に示すように、剥離シ
ート９が貼着された樹脂フィルム１００Ｃを用意し、こ
の樹脂フィルム１００Ｃを回路基板２２Ｂの実装領域に
接着させる。 【０１０５】次に、図１５（ｂ）に示すように、回路基
板２２Ｂ上の樹脂フィルム１００Ｃに対して、レーザ加
工法によりその厚み方向に貫通孔１０を形成する。貫通
孔１０は、第１〜第３の端子電極３１Ａ〜３１Ｃや擬似
電極１２Ｆに対して位置合わせして形成することで、形
成した貫通孔１０の底部に第１〜第３の端子電極３１Ａ
〜３１Cや擬似電極１２Ｆが露出するようにする。な
お、貫通孔１０の形成においては、加工時に熱を発生し
ないＹＡＧレーザによるレーザ加工が適している。 【０１０６】次に、図１５（ｃ）に示すように、貫通孔
１０を形成した樹脂フィル１００Ｃの上に導電性接着剤
３０Ａを載置したうえで、導電性接着剤３０Ａをスキー
ジ３７を用いて樹脂フィルム３５上で引き伸ばすこと
で、貫通孔１０内に導電性接着剤３０Ａを充填する。 【０１０７】貫通孔１０に導電性接着剤３０Ａを充填し
たのち、図１６（ａ）に示すように、樹脂フィルム１０
０Ｃ上の剥離シート９を除去する。 【０１０８】次に、図１６（ｂ）に示すように、半導体
装置１Ｃと他の電子部品３８とを回路基板２２Ｂに搭載
する。このとき、第１の底面端子電極７１A，第２の底
面端子電極７１B，擬似電極１２E，及び電子部品３８の
端子電極が貫通孔１０に対向するように一次実装体８０
Ａを回路基板２２Ｂに対して位置合わせする。 【０１０９】さらにこの状態で、一次実装体８０Ａと回
路基板２２Ｂと電子部品３８とに熱と荷重を同時に加え
ることで３者を樹脂フィルム１００Ｃを介して熱圧着す
る。このとき、第１，第２の底面端子電極７１Ａ，７１
Ｂ、電子部品３８、および擬似電極１２Ｅと、第１〜第
３の端子電極３１Ａ〜３１Ｃ、擬似電極１２Ｆとを、導
電性接着剤３０Ａによって電気的に接続し、機械的に接
合する。 【０１１０】なお、熱と荷重の与え方は、一次実装体８
０Ａと電子部品３８とを回路基板２２Ｂに搭載した後、
リフローにより導電性接着剤３０Ａを硬化あるいは溶融
させてもよい。 【０１１１】また、最新のレーザ技術では、２０〜３０
μｍφ程度の穴をあけることが可能になっているので、
このような導電性接着剤３０Ａの充填方法を実施すれ
ば、従来の印刷と違って、狭ピッチ、狭隣接実装が可能
になり実装密度がさらに向上する。なお、電子部品はチ
ップ部品（抵抗、コンデンサ、インダクタンスなど）や
リード部品であれば何でもよい。 【０１１２】 【発明の効果】以上の説明から明らかなように、本発明
により、超音波や高荷重を必要とせず、接続部における
接着強度が増し、信頼性が向上するとともに、高周波特
性にも優れた、より狭ピッチ接続や高密度な実装が低コ
ストで実現される。
体装置の実装構造、及び半導体装置の実装構造の製造方
法に関する。 【０００２】 【従来の技術】携帯用電子機器の小型化、高性能化に伴
い半導体デバイスなどの小型化、高性能化がますます求
められている。そのため端子ピン数が増加し、狭ピッチ
化あるいはエリア配列にすることが重要となっている。
しかし、狭ピッチ化にも限界があり、今以上の狭ピッチ
化を進める必要がある一方で、素子あるいは配線上にも
パッドを設けて実装することが重要となっている。ま
た、実装形態においてもさらなる高密度実装の要求から
３次元的な実装技術が必要となっている。 【０００３】このような要求に応えた実装構造としてス
タックドＣＳＰ（Chip-Size-Package）と呼ばれるもの
がある。これは、半導体装置をフェイスアップで重ね、
それぞれからワイヤボンディングで回路基板の入出力端
子電極上に実装する技術である。 【０００４】また、近い将来の光通信技術における実装
技術においては高周波特性を確保するための実装技術が
重要となっており、フリップチップ実装が有効となって
いる。フリップチップ実装の中でも狭ピッチ接続が可能
な実装技術として金属接合があり、代表的なものがＡｕ
−Ａｕ接合である。これは、基板の入出力端子電極（Ａ
ｕ）に対して突起電極（Ａｕ）を熱あるいは超音波を使
用して圧着する実装である。 【０００５】一方、半田実装においては、リフローによ
り半田を溶融させるため、狭ピッチで半田を供給しにく
く、また接続においてもエリア配列での実装において
は、半田バンプの径が大きいこと、基板などのプロセス
の微細化の必要性やパッケージとしての信頼性を考える
と、現在２５０μｍピッチ前後が実装限界となってい
る。しかも環境問題も懸念され、コストも高い。 【０００６】これら以外には、突起電極に電解めっき、
あるいは無電解めっきで生成された例えばＡｕ、Ｎｉな
どで構成されたものを用い、接合層には異方性導電膜
（ACF:Anisotropic Conductive Film）や異方性導電ペ
ーストなども用いた実装がある。ACFを用いた実装構造
の場合、接続の安定性や信頼性を確保するためには最大
で２００ｇ／ピン程度の荷重を必要とする。 【０００７】異方性導電膜（ＡＣＦ）の中に含まれてい
る導電粒子は例えばＮｉ粒子、Ａｕ（あるいはＮｉ−Ａ
ｕ）コートされた樹脂ボールなどを用いることができ
る。接着剤には例えばエポキシ系樹脂を用いることがで
きる。 【０００８】この異方性導電膜（ＡＣＦ）による実装で
は、導電粒子が３０μｍ間隔で膜中に分散しており、電
極間に１つでも挟まれれば接続を確保することができる
から、フリップチップ実装では最も狭ピッチ接続が可能
な工法である。しかし、異方性導電膜（ＡＣＦ）などの
熱圧着実装は、従来液晶分野では実績をあげてきたが、
一般的にはまだ普及しているとはいえない。それはＡＣ
Ｆの中に含まれている導電粒子や熱膨張係数を制御する
ために混入されているシリカフィラーが実装時に素子面
に応力を及ぼし、素子にダメージを与えたり、Ａｌ配線
が断線するなどの不良を発生させていたからである。 【０００９】 【発明が解決しようとする課題】このように、従来の実
装構造では、将来のピン数の増加に対応した狭ピッチ接
続やエリア配列の接続を実現するのは非常に困難であ
る。例えば５０μｍピッチ接続形態を有する実装構造に
おいては、半田接続を用いた実装技術では製法上絶対に
無理である。異方性導電膜（ＡＣＦ）を用いた実装技術
では、接続は可能だが実装に高荷重が必要で、素子への
ダメージや信頼性を考えると一部の特殊用途でしか使用
できない。導電性接着剤を用いた実装技術では、初期の
実装品質や接続信頼性を長期にわたって確保することが
難しい。さらには、Ａｕ−Ａｕ接合による実装技術で
は、狭ピッチ接続は可能であるが、接合強度が弱く、信
頼性も低く、超音波の伝搬などを考慮すると微小チップ
（３ｍｍ□程度）でしかもセラミック系の基板でしかほ
とんど用いることができない。これは、樹脂基板だと超
音波が吸収されて逃げるため、接合界面に作用しにくい
ためである。 【００１０】本発明はこのような従来の課題に鑑みてな
されたものであって、その目的は、高周波特性にも優れ
た、より狭ピッチ接続やエリア接続、高密度な実装構造
を低コストで提供することである。 【００１１】 【課題を解決するための手段】そこで、本願発明は、実
装対象部材にフリップチップ実装される半導体装置にお
いて、前記実装対象部材に当接する当接面に、前記実装
対象部材との電気的接続に用いられる接続材料が接着す
る接着部を設けた。これにより、接続部における接着強
度が増し、信頼性が向上するとともに、高周波特性にも
優れた、より狭ピッチ接続やエリア接続、高密度な実装
を低コストで実現することができる。 【００１２】 【発明の実施の形態】本発明の請求項１に記載の発明
は、実装対象部材にフリップチップ実装される半導体装
置であって、前記実装対象部材に当接する当接面に、前
記実装対象部材との電気的接続に用いられる接続材料が
接着する接着部を設けることに特徴があり、これにより
次のような作用を有する。すなわち、接着部により実装
対象部材に接着されるため、その分、半導体装置を実装
対象部材に強固に接着することが可能となる。さらに、
その接着作業も電気的接続作業と同時に行うことができ
るので、別途接着工程を設ける必要がない。 【００１３】本発明の請求項２に記載の発明は、請求項
１に係る半導体装置において、前記接着部を、この半導
体装置の端子電極と同一材料から構成することに特徴が
あり、これにより次のような作用を有する。すなわち、
接着部を端子電極の形成工程において同時に形成するこ
とができるうえに、接着部を端子電極の接続工程におい
て同時に接着することが可能となる。 【００１４】本発明の請求項３に記載の発明は、請求項
２に係る半導体装置において、前記接着部を、この半導
体装置の拡散領域に電気的に接続されない擬似電極から
構成することに特徴があり、これにより次のような作用
を有する。すなわち、接着部を端子電極の形成工程にお
いて同時に形成することができるうえに、接着部を端子
電極の接続工程において同時に接着することが可能とな
る。 【００１５】なお、本発明の請求項４に記載したよう
に、端子電極を、前記当接面の周縁部に設け、前記接着
部を前記当接面の中央部に設けるのが好ましい。 【００１６】同様に、本発明の請求項５に記載したよう
に、当該半導体装置は矩形状を有しており、前記接着部
を前記当接面の対角線方向に沿って設けるのが好まし
い。 【００１７】同様に、本発明の請求項６に記載したよう
に、前記半導体装置は矩形状をしており、前記接着部を
前記当接面の四隅に設けるのが好ましい。 【００１８】同様に、本発明の請求項７に記載したよう
に、前記接着部を前記当接面の周縁部に設け、この半導
体装置の端子電極を前記当接面の中央部に設けるのが好
ましい。 【００１９】同様に、本発明の請求項８に記載したよう
に、前記接着部それぞれの面積を、この半導体装置の端
子電極それぞれの面積より大きくするのが好ましい。 【００２０】本発明の請求項９に記載の発明は、半導体
装置を実装対象部材に実装してなる半導体装置の実装構
造であって、前記半導体装置の実装対象部材当接面と前
記実装対象部材の実装面とに、半導体装置と実装対象部
材との電気的接続で用いられる接続材料が接着する接着
部をそれぞれ設け、前記接着部どうしを前記接続材料に
より接着することに特徴があり、これにより次のような
作用を有する。すなわち、接着部どうしの接着により半
導体装置を実装対象部材に接着することができ、その
分、半導体装置を実装対象部材に強固に接着することが
可能となる。 【００２１】本発明の請求項１０に記載の発明は、請求
項９に係る半導体装置の実装構造において、半導体装置
側の前記接着部を、前記半導体装置の拡散領域に電気的
に接続される半導体装置の端子電極と同一材料から構成
することに特徴を有しており、これにより次のような作
用を有する。すなわち、接着部を半導体装置の端子電極
の形成工程において同時に形成することができるうえ
に、接着部を端子電極の接続工程において同時に接着す
ることが可能となる。 【００２２】本発明の請求項１１に記載の発明は、請求
項９に係る半導体装置の実装構造において、半導体装置
側の前記接着部を、半導体装置の拡散領域に電気的に接
続されない擬似電極から構成することに特徴があり、こ
れにより次のような作用を有する。すなわち、接着部を
端子電極の形成工程において同時に形成することができ
るうえに、接着部を端子電極の接続工程において同時に
接着することが可能となる。 【００２３】本発明の請求項１２に記載の発明は、請求
項９から１１のいずれかに記載の半導体装置の実装構造
において、前記接着部どうしを拡散接合することに特徴
を有しており、これにより接着部どうしの接合強度が飛
躍的に高まる、という作用を有する。 【００２４】なお、請求項１３に記載したように、本発
明の半導体装置の実装構造においては、前記半導体装置
と前記実装対象部材との間に封止樹脂を設けるのが好ま
しい。 【００２５】本発明の実装構造は、請求項１４に記載し
たように、前記実装対象部材はもう一つの半導体装置で
あり、このもう一つの半導体装置を、もう一つの実装対
象部材に接着剤を介して接着し、前記もう一つの半導体
装置と前記もう一つの実装対象部材とを、ワイヤボンデ
ィングにより電気的に接続することでも実現することが
できる。 【００２６】また、本発明の実装構造は、請求項１６に
記載したように、前記実装対象部材はもう一つの半導体
装置であり、このもう一つの半導体装置がもう一つの実
装対象部材に当接する当接面に、このもう一つの半導体
装置の電気的接続で用いられる接続材料が接着する接着
部を設けるのが好ましい。 【００２７】また、本発明の実装構造は、請求項１７に
記載したように、前記実装対象部材はもう一つの半導体
装置であり、このもう一つの半導体装置を、もう一つの
実装対象部材に実装するとともに、前記もう一つの実装
対象部材に当接する前記もう一つの半導体装置の実装対
象部材当接面と前記もう一つの実装対象部材の実装面と
に、前記もう一つの半導体装置と前記もう一つの実装対
象部材との電気的接続に用いられる接続材料が接着する
接着部をさらに設け、これら接着部どうしを前記接続材
料により接着することでも実現することができる。 【００２８】また、本発明の請求項１７に記載した半導
体装置の実装構造は、本発明の請求項１８に記載したよ
うに、絶縁樹脂フィルム材を用意したうえで、この絶縁
樹脂フィル材に、前記実装対象部材の端子電極と前記半
導体装置の端子電極との間の接続部位に対して位置合わ
せされた貫通孔と、前記実装対象部材の接着部と前記半
導体装置の接着部との間の接着部位に対して位置合わせ
された貫通孔とを形成する貫通孔形成工程と、前記絶縁
樹脂フィルム材を間にして、前記実装対象部材上に半導
体装置を搭載し、前記貫通孔内において、端子電極どう
し、および接着部どうしを前記接続材料によって接続な
いし接着する接着工程と、を含んだ半導体装置の実装構
造の製造方法により製造することができる。 【００２９】また、本発明の請求項１７に記載した半導
体装置の実装構造は、本発明の請求項１９に記載したよ
うに、絶縁樹脂フィルム材を用意したうえで、この絶縁
樹脂フィル材を実装対象部材の実装面に配置する絶縁樹
脂フィルム材配置工程と、前記実装面に配置された前記
絶縁樹脂フィルム材に、前記実装対象部材の前記端子電
極と前記接着部とに達する貫通孔を形成する貫通孔形成
工程と、前記半導体装置を前記実装対象部材の実装面に
搭載し、前記貫通孔内において、前記端子電極どうし、
および前記接着部どうしを前記接続材料により接続ない
し接着する接着工程と、を含む半導体装置の実装構造の
製造方法によって製造することができる。 【００３０】また、本発明の請求項１８に記載した半導
体装置は、本発明の請求項２０に記載したように、前記
半導体装置として、複数の半導体装置が設けられた半導
体ウエハを用意し、この半導体ウエハの前記半導体装置
の実装面に相当する面に絶縁樹脂フィルム材を配置する
フィルム配置工程と、前記実装面に配置された絶縁樹脂
フィルム材に、各半導体装置の端子電極と前記接着部と
に達する貫通孔を形成する貫通孔形成工程と、前記実装
対象部材を構成するもう一つの半導体装置として、複数
の半導体装置が設けられたもう一つの半導体ウエハを用
意し、このもう一つの半導体ウエハの前記半導体装置の
実装面に相当する面に前記半導体ウエハを搭載し、前記
貫通孔内において、前記端子電極どうし、および前記接
着部どうしを接続材料により接続ないし接着する接着工
程と、一体となった両半導体ウエハを個々の半導体装置
の実装構造に切断する切断工程と、を含む半導体装置の
実装構造の製造方法によって製造することができる。 【００３１】実施の形態１ 図１（ａ）は本発明の実施の形態１にかかる半導体装置
の概略図である。本実施形態の半導体装置１は、その回
路基板当接面に端子電極２と擬似電極１２Ａとを有して
いる。端子電極２は、内部配線電極１４やビア１３を介
して半導体の拡散領域１５（素子）に電気的に接続され
ている。擬似電極１２Ａは、拡散領域１５と全く分離さ
れた回路的に機能しない擬似的な電極であって、半導体
装置１における接着部を構成している。 【００３２】図１（ｂ）は半導体装置１Ａを回路基板７
に実装したときの実装構造の概略図である。半導体装置
１Ａの実装対象部材である回路基板７は、その実装面に
端子電極５と擬似電極１２Ｂとを有している。端子電極
５は、半導体装置１Ａの端子電極２と電気的に接続され
るために設けられた電極である。擬似電極１２Ｂは、回
路的に機能しない擬似的な電極であって、回路基板７に
おける接着部を構成している。 【００３３】このように構成された回路基板７に半導体
装置１Ａが以下のようにして実装されている。すなわ
ち、半導体装置１Ａの端子電極２と擬似電極１２Ａに
は、ワイヤボンディング法等によって突起電極３が形成
されている。一方、回路基板７の端子電極５と、擬似電
極１２Ｂの接続部分（その上部表面）には、接続部分を
被覆するように接続用金属層４が設けられている。半導
体装置１Ａの端子電極２と擬似電極１２Ａとは、回路基
板７の端子電極５と擬似電極１２Ｂとに当接している。
そして、この状態で前記当接部位に熱と荷重とが加えら
れることで、端子電極５や擬似電極１２Ｂは、端子電極
２や擬似電極１２Ａに接着されている。このとき、各接
着部位においては、突起電極３と接続用金属層４との間
にそれぞれ拡散化合物による強固な接合が形成される。
そのため、端子電極５と端子電極２との間の電気的接続
箇所は低抵抗となり、擬似電極１２Ａ、１２Ｂどうしの
接合箇所は、十分なる接着強度を確保することができる
ようになる。これにより、半導体装置の実装構造の信頼
性が向上する。 【００３４】このようにして本実施形態の半導体装置の
実装構造では、擬似電極１２Ａ、１２Ｂによる接合を行
うことで、半導体装置１Ａと回路基板７との間の接合強
度を高めてその実装構造の信頼性を向上させている。こ
れにより、超音波を用いた金属接合（Ａｕ−Ａｕ接合）
による実装構造でなくとも良好な接合強度が得られるよ
うになる。そのため、超音波を用いて形成した実装構造
場合に比べて大きな半導体装置の実装が可能となる。し
かも、超音波を用いて形成した実装構造のように、回路
基板の材料に対してなんら制限を設ける必要もない。超
音波を用いて形成した実装構造では、本発明が解決しよ
うとする課題の爛で説明したように、超音波が接合可能
な強度で伝播可能な大きさという大きさの制限があるう
えに、超音波が伝播可能な材料という材料の制限があ
る。 【００３５】なお、本実施形態では、半導体装置１Ａと
回路基板７との間の間隙が封止樹脂６により樹脂封止さ
れているが、擬似電極１２Ａ、１２Ｂの接合により十分
な接着強度が得られれば樹脂封止も必要なく、樹脂の誘
電率が問題となる高周波特性の確保が必要な実装には有
利となる。 【００３６】接続用金属層４においても端子電極５を被
覆しているので、狭ピッチ接合にも適している。なお、
突起電極３は、ワイヤボンディング法により形成するほ
か、めっきにより形成してもよく、その場合、例えばＮ
ｉ−Ａｕのめっき構造を用いることができる。 【００３７】なお、上述した本実施形態の説明では、半
導体装置１Ａの擬似電極１２Ａに突起電極３を設け、回
路基板７の擬似電極１２Ｂに接続用金属層４を設けてい
たが、反対に、半導体装置１Ａの擬似電極１２Ａに接続
用金属層４を設け、回路基板７の擬似電極１２Ｂに突起
電極３を設けてもよい。 【００３８】また、接続用金属層４は電解めっきあるい
は無電解めっきあるいは溶融した金属への浸せきにより
形成することができる。突起電極３及び接続用金属層４
は、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、Ｚ
ｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、Ｆｅ、Ｃｒ、
Ｔｉ、Ａｌのうちの少なくとも１つを含んでいるものか
ら構成している。また、封止樹脂６はエポキシ系樹脂を
主成分として含んでいる。そして、ＳｉＯ2やＡｌ
2Ｏ3、ＳｉＮ、ＳｉＣ、ＡｌＮ、ＴｉＯ2などの無機物
の粒子だけを含んだ絶縁樹脂として用いることもできる
し、導電性粒子、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂ
ｉ、Ｃｕ、Ｚｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、
Ｆｅ、Ｃｒ、Ｔｉ、Ａｌなどの少なくとも１つを含んだ
異方性導電樹脂として用いることもできる。 【００３９】また、本実施形態では、端子電極２や擬似
電極１２Ａに設けた突起電極３と、端子電極５や擬似電
極１２Ｂに設けた接続用金属層４との間に拡散化合物を
形成することで、両電極（２，５）、（１２Ａ，１２
Ｂ）どうしを電気的に接続し、かつ機械的に接合してい
たが、このほか、両電極（２，５）、（１２Ａ，１２
Ｂ）どうしを導電性接着剤からなる接続材料により、電
気的に接続し、かつ機械的に接合してもよい。 【００４０】次に、擬似電極１２Ａ、１２Ｂの配置構成
について図２〜図５を参照して説明する。なお、図２〜
図５においては、半導体装置１Ａ側の擬似電極１２Ａを
表示しているが、回路基板７側の擬似電極１２Ｂにおい
て、擬似電極１２Ａに対応して配置されているのはいう
までもない。 【００４１】図２に示す擬似電極１２Ａの配置構成にお
いては、擬似電極１２Ａを、拡散領域１５が配置されて
いる回路基板当接面の中央部αに設ける一方、端子電極
２を、回路基板当接面の周縁部βに設けている。これに
より、端子電極２の配置レイアウトに対して邪魔になる
ことなく擬似電極１２Ａを設けることが可能となり、接
着強度をかせぎ信頼性を向上させることができる。もち
ろん、周縁部βに配置されている端子電極２と混在させ
て擬似電極１２Ａを配置することも可能である。また、
図２に示すように、擬似電極１２Ａの大きさを端子電極
２より大きくすれば、ワイヤボンディング法により、擬
似電極１２Ａに突起電極３を形成する場合において、１
つの擬似電極１２Ａに対して複数の突起電極３を形成す
ることも可能となって、単一の擬似電極１２Ａに設けら
れる突起電極３の面積が大きくなりさらに接着強度を高
めることができて効果的である。なお、端子電極２も中
央部αに配置することができるのはもちろんである。 【００４２】図３に示す擬似電極１２Ａの配置構成にお
いては、端子電極２が周辺部βに配置され、擬似電極１
２Ａは中央部αにおいて、その回路基板当接面（通常矩
形をしている）の対角線方向に沿って配置されている。
このように、半導体装置１Ａの熱履歴による歪みが最も
大きくなる回路基板当接面の対角線方向に擬似電極１２
Ａを配置することで、端子電極２の配置レイアウトに対
して邪魔になることなく、接着強度をかせぎ信頼性を向
上させることができる。もちろん、このような構成に加
えて周辺部βに配置されている端子電極２に混在させて
擬似電極１２Ａを配置することも可能である。さらに
は、端子電極２を中央部αに配置することももちろん可
能である。また、擬似電極１２Ａの大きさは端子電極２
より大きくすればよく、その理由は前述したのと同様で
ある。 【００４３】図４に示す擬似電極１２Ａの配置構成にお
いては、端子電極２が回路基板当接面の４隅をさけるよ
うに配置される一方、擬似電極１２Ａは少なくとも半導
体装置（通常矩形をしている）の４隅に配置されてい
る。このように、半導体装置１Ａの熱履歴による歪みが
最も大きくなる対角線方向の４隅に擬似電極１２Ａを配
置することで、端子電極２に対する熱歪みの影響を抑制
できるとともにその配置を阻害することなく、接着強度
をかせぎ信頼性を向上させることができる。もちろん、
これに加えて端子電極２と混在させて擬似電極１２Ａを
配置してもよく、さらには、中央部αに擬似電極１２Ａ
を配置してもよい。また、擬似電極１２Ａの大きさを端
子電極２より大きくするのが好ましく、その理由は前述
したのと同様の理由である。 【００４４】図５に示す擬似電極１２Ａの配置構成にお
いては、端子電極２を中央部αに配置し、擬似電極１２
Ａを周縁部βに配置している。このように、端子電極２
を中央部αに集め、周縁部βに擬似電極１２Ａを配置す
ることで、端子電極２に影響を及ぼす熱履歴による歪み
を抑制することができる。しかも、周辺部βに擬似電極
１２Ａを設けることで、端子電極２の配置を阻害するこ
となく接着強度をかせいで信頼性を向上させることがで
きる。ここでは、中央部αに端子電極２を配置したが、
端子電極２よりも擬似電極１２Ａを外側に配置していれ
ば図５と同様の効果が得られる。また、擬似電極１２Ａ
の大きさを端子電極２より大きくするのが好ましく、そ
の理由は前述したのと同様の理由である。 【００４５】次に、本実施形態の半導体装置の実装構造
の製造方法を説明する。 【００４６】最初に、第１の製造方法を説明する。図６
は本実施形態の実装構造の第１の製造方法の概略図であ
る。 【００４７】まず、図６（ａ）に示すように、剥離シー
ト９が貼着された樹脂フィルム１００Ａを用意し、この
樹脂フィルム１００Ａにレーザ加工または機械的ドリル
加工によってその厚み方向に貫通孔８を形成する。貫通
孔８は、回路基板７の端子電極５，擬似電極１２Ｂや半
導体装置１Ａの端子電極２，擬似電極１２Ａの形成ピッ
チに対応して同等の形成ピッチで形成する。 【００４８】なお、実装構造を狭ピッチ実装とする場合
には、貫通孔８をレーザ加工により形成するのが好まし
い。特に加工時に熱を発生しないＹＡＧレーザが適して
いる。貫通孔８を形成したのち、剥離シート９を除去す
る。 【００４９】次に、図６（ｂ）に示すように、回路基板
７の実装領域に、樹脂フィルム１００Ａを搭載する。こ
のとき、貫通孔８が端子電極５や擬似電極１２Ｂに対向
するように樹脂フィルム１００Ａを回路基板７に対して
位置合わせする。 【００５０】一方、半導体装置１Ａには、その端子電極
２と擬似電極１２Ａとにワイヤボンディング法やめっき
法（図ではワイヤボンディング法により形成している）
により突起電極３を形成する。そのうえで、半導体装置
１Ａを、回路基板７に搭載する。このとき、端子電極２
や擬似電極１２Ａが貫通孔８に対向するように半導体装
置１Ａを回路基板７に対して位置合わせする。 【００５１】この状態で、端子電極２，５どうしと、擬
似電極１２Ａ，１２Ｂどうしとを、それぞれ熱と荷重を
併用し熱圧着する。これにより、端子電極どうし２，
５、擬似電極どうし１２Ａ，１２Ｂをそれぞれ機械的に
接合するとともに、端子電極２，５どうしを電気的に接
続する。接合部位には拡散化合物が形成されるため、端
子電極２，５どうしや擬似電極１２Ａ，１２Ｂどうし
は、強固に機械的接合／電気的接続されることになる。
これにより、図６（ｃ）に示すように、半導体装置１Ａ
は回路基板７に実装される。 【００５２】電極接合時における加熱により、同時に樹
脂フィルム１００Ａを回路基板７と半導体装置１Ａとに
接着して封止樹脂６とする。このとき、８０℃／１秒程
度の加熱で粘着性がでる材料から樹脂フィルム１００Ａ
を構成すれば、樹脂フィルム１００Ａを回路基板７や半
導体装置１Ａに対して容易に接着させることができる。
しかも、接着後も樹脂フィルム１００Ａを半硬化状態に
保つことができる。 【００５３】樹脂フィルム１００Ａとしては、通常、異
方性導電膜（ＡＣＦ）として用いられているとの同じよ
うな樹脂を用いることもできる。また、このような工法
では、貫通孔１００Ａの形成工程と樹脂フィルム１００
Ａの接着工程とを別々に行うことができるので、生産タ
クトを向上させることができる。また、この工法によれ
ば、封止樹脂６となる樹脂フィルム１００Ａを工程当初
から作業現場に供給することが可能となり、その封止樹
脂６の形成作業が簡単となって製造コストの低減に繋が
る。 【００５４】なお、突起電極３をめっきで形成する場合
であって、特に狭ピッチの接続形態となる実装構造にお
ける突起電極３においては、無電解めっきにより突起電
極３を形成するのが望ましい。 【００５５】接続用金属層４は電解めっきあるいは無電
解めっきあるいは溶融した金属への浸せきにより形成す
ることができる。突起電極３及び接続用金属層４として
は、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、Ｚ
ｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、Ｆｅ、Ｃｒ、
Ｔｉ、Ａｌのうちの少なくとも１つを含んたものから構
成するのが好ましい。また、樹脂フィルム１００Ａとし
ては、エポキシ系樹脂を主成分として含んでいるものが
好ましい。さらには、樹脂フィルム１００Ａとしては、
ＳｉＯ2やＡｌ2Ｏ3、ＳｉＮ、ＳｉＣ、ＡｌＮ、ＴｉＯ2
などの無機物の粒子だけを含んだ絶縁樹脂を用いること
ができるし、導電性粒子、例えばＡｕ、Ｓｎ、Ａｇ、Ｐ
ｂ、Ｂｉ、Ｃｕ、Ｚｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、
Ｎｉ、Ｆｅ、Ｃｒ、Ｔｉ、Ａｌなどの少なくとも１つを
含んだ異方性導電樹脂を用いることもできる。 【００５６】また、剥離シート９は剥離しやすいもので
あれば何でもよいが、テフロン（登録商標）やシリコン
など樹脂が濡れにくい樹脂シートを使用することが望ま
しい。 【００５７】次に、本実施形態の半導体装置の第２の製
造方法を説明する。図７は本実施形態の第２の製造方法
の概略図である。 【００５８】まず、図７（ａ）、（ｂ）に示すように、
剥離シート９が貼着された樹脂フィルム１００Ｂを用意
し、この樹脂フィルム１００Ｂを回路基板７の実装領域
に接着させる。このとき、８０℃／１秒程度の加熱で粘
着性がでる材料から樹脂フィルム１００Ｂを構成すれ
ば、樹脂フィルム１００Ｂを回路基板７に対して容易に
接着させることができる。しかも、接着後も樹脂フィル
ム１００Ｂを半硬化状態に保つことができる。 【００５９】次に、図７（ｃ）に示すように、回路基板
７上の樹脂フィルム１００Ｂに対して、レーザ法により
その厚み方向に貫通孔１０を形成する。貫通孔１０は、
端子電極５や擬似電極１２Ｂに対して位置合わせして形
成することで、形成した貫通孔１０の底部に端子電極５
や擬似電極１２Ｂが露出するようにする。貫通孔１０を
形成したのち、樹脂フィルム１００B上の剥離シート９
を除去する。なお、貫通孔１０の形成においては、加工
時に熱を発生しないＹＡＧレーザによるレーザ加工が適
している。 【００６０】一方、半導体装置１Ａにおいては、その端
子電極２と擬似電極１２Ａとに、ワイヤボンディング法
やめっき法（図ではワイヤボンディング法）により突起
電極３を形成する。そのうえで、図７（ｄ）に示すよう
に、半導体装置１Ａを、回路基板７に搭載する。このと
き、端子電極２や擬似電極１２Ａが貫通孔１０に対向す
るように半導体装置１Ａを回路基板７に対して位置合わ
せする。 【００６１】この状態で、端子電極２，５どうしと、擬
似電極１２Ａ，１２Ｂどうしとを、それぞれ熱と荷重を
併用し熱圧着する。これにより、端子電極どうし２，
５、擬似電極どうし１２Ａ，１２Ｂをそれぞれ機械的に
接合するとともに、端子電極２，５どうしを電気的に接
続する。接合部位には拡散化合物が形成されるため、端
子電極２，５どうしや擬似電極１２Ａ，１２Ｂどうし
は、強固に機械的接合／電気的接続されることになる。
これにより、図７（ｅ）に示すように、半導体装置１Ａ
は回路基板７に実装される。 【００６２】樹脂フィルム１００Ｂとしては、通常の異
方性導電膜（ＡＣＦ）に用いられているとの同じような
樹脂を用いることもできる。 【００６３】この製造方法によれば、回路基板７に最初
から樹脂フィルム１００Ｂを供給した状態とすることが
でき、複数の回路基板７に対してそれぞれに半導体装置
１Ａを一括で熱圧着実装することが可能になり、低コス
トな実装を実現することができる。 【００６４】接続用金属層４，突起電極３，接続用金属
層４８，樹脂フィルム１００Ａ，及び剥離シートの材質
は、前述したのと同様とすることができる。 【００６５】実施の形態２ 図８は本発明の実施の形態２にかかる半導体装置の実装
構造の概略図である。本実施形態の実装構造において
は、半導体装置１Ｂが、もう一つの半導体装置２６Ａに
実装されており、さらには、このもう一つの半導体装置
２６Ａが、もう一つの実装対象部材である回路基板２２
Ａに実装されていることに特徴がある。 【００６６】半導体装置１Ｂの構造は、実施の形態１で
説明した半導体装置１Ａと同様である。すなわち、半導
体装置１Ｂは、その実装対象部材当接面に端子電極２と
擬似電極１２Ａとを有している。端子電極２は、内部配
線電極１４やビア１３を介して半導体の拡散領域１５
（素子）に電気的に接続されている。擬似電極１２Ａ
は、拡散領域１５と全く分離された回路的に機能しない
擬似的な電極であって、半導体装置１Ｂにおける接着部
を構成している。 【００６７】もう一つの半導体装置２６Ａは次のように
構成されている。すなわち、半導体装置２６Ａは、その
装置上面（実装面）に第１の端子電極１６と、第２の端
子電極１８と、擬似電極１２Ｃとを有している。 【００６８】第１の端子電極１６は、内部配線電極２４
やビア２５を介して半導体の拡散領域２３（素子）に電
気的に接続されている。擬似電極１２Ｃは、拡散領域１
５と全く分離された回路的に機能しない擬似的な電極で
あって、半導体装置２６Ａにおける接着部を構成してい
る。第２の端子電極１８は、半導体装置１Ｂの端子電極
２に電気的に接続されるために設けられている。 【００６９】このように構成された半導体装置２６Ａに
半導体装置１Ｂが以下のようにして実装されている。す
なわち、半導体装置１Ｂの端子電極２と擬似電極１２Ａ
とには、ワイヤボンディング法等によって突起電極３が
形成されている。一方、半導体装置２６Ａの第１、第２
の端子電極１６，１８と、擬似電極１２Ｃの接続部分
（その上部表面）とには、接続部分を被覆する形態に接
続用金属層４が設けられている。半導体装置１Ｂの端子
電極２と擬似電極１２Ａとは、半導体装置２６Ａの第２
の端子電極１８と擬似電極１２Ｃとに当接している。そ
して、この状態で前記当接部位に熱と荷重とが加えられ
ることで、第２の端子電極１８や擬似電極１２Ｃは、端
子電極２や擬似電極１２Ａに接着されている。このと
き、各接着部位においては、突起電極３と接続用金属層
４との間に拡散化合物による強固な接合が形成される。
そのため、第２の端子電極１８と端子電極２との間の電
気的接続箇所は低抵抗となり、擬似電極１２Ａ，１２Ｃ
どうしの接合箇所は、十分なる接着強度を確保すること
ができるようになる。 【００７０】さらには、このようにして半導体装置１Ｂ
を実装した半導体装置２６Ａが、次のようにして回路基
板２２Ａに実装されている。 【００７１】半導体装置２６Ａは、その回路基板当接面
が回路基板２２Ａの実装面上に接着剤２１を介して面着
されている。ここで、第１，第２の端子電極１６，１８
は、半導体装置２６Ａの素子上面において、半導体装置
１Ｂの実装領域の外側に位置する周縁部位まで延出して
おり、この周縁部位において、第１，第２の端子電極１
６，１８は実装構造の外部に露出している。 【００７２】半導体装置２６Ａの実装領域外側に位置す
る回路基板２２Ａの周縁部位には、回路基板２２Ａの端
子電極２０が配置されている。そして、半導体装置２６
Ａ側にある第１，第２の端子電極１６，１８と、回路基
板２２Ａ側にある端子電極２０とが、金属ワイヤ１９に
よって電気的に接続されている。 【００７３】図８に示す半導体装置の実装構造では、突
起電極３と接続用金属層４との間に拡散化合物を形成す
ることで、端子電極２と第２の端子電極１８との電気的
接続および擬似電極１２Ａ，１２Ｃどうしの機械的接合
を実施した。しかしながら、図９に示すように、端子電
極２と第２の端子電極１８との電気的接続および擬似電
極１２Ａ，１２Ｃどうしの機械的接合を、導電性接着剤
２８を介して行ってもよい。導電性接着剤２８として
は、エポキシ系樹脂を主成分としてその中に導電性フィ
ラを含ませた構成とするのが好ましい。導電性フィラー
としては、例えばＡｕ、Ｓｎ、Ａｇ、Ｐｂ、Ｂｉ、Ｃ
ｕ、Ｚｎ、Ｓｂ、Ｐｄ、Ｃ、Ｐｔ、Ｉｎ、Ｎｉ、Ｆｅ、
Ｃｒ、Ｔｉ、Ａｌの少なくとも１つを用いることができ
る。 【００７４】このようにして、導電性接着剤２８により
電気的接続／機械的接合を実施すれば、応力緩和に優れ
より信頼性の高い構造にすることができる。それ以外の
効果は前述と同様であるので省略する。 【００７５】なお、本実施形態における突起電極３、金
属層４、封止樹脂６の組成は実施の形態１と同様とする
ことができる。 【００７６】実施の形態３ 図１０は本発明の実施の形態３にかかる半導体装置の実
装構造の概略図である。本実施形態の実装構造において
は、半導体装置１Ｃが、実装対象部材であるもう一つの
半導体装置２６Ｂに実装されて一次実装体８０Ａを構成
しており、さらには、この一次実装体８０Ａがもう一つ
の実装対象部材である回路基板２２Ｂに実装されてい
る。 【００７７】図１０（ａ）は、本実施形態における一次
実装体８０Ａの構造を示している。この一次実装体８０
Ａは、上述したように、半導体装置１Ｃが、もう一つの
半導体装置２６Ｂに実装されて構成されている。 【００７８】半導体装置１Ｃの構造は、実施の形態１で
説明した半導体装置１Ａと同様である。すなわち、半導
体装置１Ｃは、その実装対象部材当接面に端子電極２と
擬似電極１２とを有している。端子電極２は、内部配線
電極１４やビア１３を介して半導体の拡散領域１５（素
子）に電気的に接続されている。擬似電極１２Ａは、拡
散領域１５と全く分離された回路的に機能しない擬似的
な電極であって、半導体装置１Ｃにおける接着部を構成
している。 【００７９】もう一つの半導体装置２６Ｂは次のように
構成されている。すなわち、半導体装置２６Ｂは、その
装置上面に上面端子電極７０と第１の擬似電極１２Ｄと
を有し、その装置底面（実装対象部材当接面）に第１の
底面端子電極７１Ａと、第２の底面端子電極７１Ｂと、
第２の擬似電極１２Ｅとを有している。 【００８０】上面端子電極７０は、半導体装置１Cの端
子電極２に電気的に接続されるために設けられている。
第１の擬似電極１２Ｄは、半導体装置２６Bの拡散領域
７３と全く分離された回路的に機能しない擬似的な電極
である。第１の擬似電極１２Dは半導体装置２６Ｂの接
着部を構成している。この場合、第１の擬似電極１２Ｄ
は、半導体装置２６Ｂを半導体装置１Cの実装対象部材
とみなした場合における接着部となる。 【００８１】第１の底面端子電極７１Ａは、半導体装置
２６Bに設けられた内部配線電極７４とビア７５を介し
て上面端子電極７０に層間接続されている。第２の底面
端子電極７１Ｂは、半導体装置２６Bに設けられた内部
配線電極７６とビア７７とを介して半導体装置２６Ｂの
拡散領域７３に電気的に接続されている。第２の擬似電
極１２Ｅは、半導体装置２６Bの拡散領域７３と全く分
離された回路的に機能しない擬似的な電極である。第２
の擬似電極１２Ｅは半導体装置２６Bの接着部を構成し
ている。この場合、第２の擬似電極１２Ｅは、半導体装
置２６Ｂを半導体装置とみなした場合における接着部と
なる。 【００８２】このように構成された半導体装置２６Ｂに
半導体装置１Ｃが以下のようにして実装されることで一
次実装体８０Ａを構成している。すなわち、半導体装置
１Ｃの端子電極２と擬似電極１２Ａとには、ワイヤボン
ディング法等によって突起電極３が形成されている。一
方、半導体装置２６Ｂの上面端子電極７０と、第１の擬
似電極１２Ｄの接続部分（その上部表面）には、接続部
分を被覆するように接続用金属層４が設けられている。
半導体装置１Ｃの端子電極２と擬似電極１２Ａとは、半
導体装置２６Ｂの上面端子電極７０と第１の擬似電極１
２Ｄとに当接している。そして、この状態で前記当接部
位に熱と荷重とが加えられることで、上面端子電極７０
や第１の擬似電極１２Ｄは、端子電極２や擬似電極１２
Ａに接着されている。このとき、各接着部位において
は、突起電極３と接続用金属層４との間に拡散化合物に
よる強固な接合が形成される。そのため、上面端子電極
７０と端子電極２との間の電気的接続箇所は低抵抗とな
り、擬似電極１２Ａと第１の擬似電極１２Ｄとの間の接
合箇所は、十分なる接着強度を確保することができるよ
うになる。 【００８３】次に、この一次実装体８０Ａが実装される
回路基板２２Ｂの構成を、図１０（ｂ）を参照して説明
する。一次実装体８０Ａの実装対象部材である回路基板
２２Ｂは、その実装面に第１の端子電極３１Ａと、第２
の端子電極３１Ｂと、擬似電極１２Ｆとを有している。
第１の端子電極３１Ａは、半導体装置２６Ｂの第１の底
面端子電極７１Ａに電気的に接続されるために設けられ
ている。第２の端子電極３１Ｂは、半導体装置２６Ｂの
第２の底面端子電極７１Ｂに電気的に接続されるために
設けられている。擬似電極１２Ｆは、回路的に機能しな
い擬似的な電極であって、半導体装置２６Ｂの擬似電極
１２に機械的に接合されるために設けられている。擬似
電極１２Ｆは、回路基板２２Ｂにおける接着部を構成し
ている。 【００８４】このように構成された回路基板２２Ｂに一
次実装体８０Ａが以下のようにして実装されている。半
導体装置２６Ｂの第１の底面端子電極７１Ａ，第２の底
面端子電極７１Ｂ，および擬似電極１２Ｅは、回路基板
２２Ｂの第１の端子電極３１Ａ，第２の端子電極３１
Ｂ，および擬似電極１２Ｆに対して接続部３０を介して
電気的接続もしくは機械的接合がなされている。 【００８５】接続部３０による電気的接続や機械的接合
は、第１，第２の実施の形態で説明したように、突起電
極と接続用金属層との間に拡散化合物を形成することに
より実施してもよいし、導電性接着剤により実施しても
よい。 【００８６】本実施形態では、このようにして実装構造
を構成することで、実施の形態１，２と同様の効果を得
ることができるうえに、実装体の大きさが半導体装置以
上になることなく、また、半導体装置どうしの実装であ
ることや微細な配線の引き回しが可能であるために、実
装密度がより向上するので有利である。また、エリア接
続の半導体装置にも対応することができる。 【００８７】次に、一次実装体８０Ａの製造方法の一例
を図１１を参照して説明する。まず、図１１（ａ）に示
すように、半導体装置２６Ｂの集合体である半導体ウエ
ハ８１を作製したうえで、この半導体ウエハ８１に対し
て、剥離シート３４を貼着した樹脂フィルム３５を接着
する。樹脂フィルム３５は、半導体装置２６Ｂにおける
半導体装置１Ｃの実装面に相当する半導体ウエハ８１の
面に接着する。 【００８８】次に、図１１（ｂ）に示すように、レーザ
加工により、樹脂フィルム３５に貫通孔３６を形成す
る。このとき、貫通孔３６を、半導体装置２６Ｂの上面
端子電極７０や第１の擬似電極１２Ｄに対して位置を合
わせて形成することで、貫通孔３６の底部において上面
端子電極７０や第１の擬似電極１２Ｄを露出させる。貫
通孔加工は、加工時に熱を発生しないＹＡＧレーザを用
いるのが好ましい。貫通孔３６を形成した後、樹脂フィ
ルム３５から剥離シート３４を除去する。 【００８９】次に、図１１（ｃ）に示すように、半導体
装置１Ｃの集合体である半導体ウエハ８２を作製したう
えで、半導体ウエハ８２を、樹脂フィルム３５上に搭載
する。このとき、半導体ウエハ８２を構成する各半導体
装置１Cの端子電極２や擬似電極１２Ａを、樹脂フィル
ム３５の貫通孔３６に対して位置合わせした状態で、半
導体ウエハ８２を搭載する。 【００９０】さらにこの状態で、半導体ウエハ８２と半
導体ウエハ８１とに熱と荷重を同時に加えることで、両
者を樹脂フィルム３５を介して熱圧着する。このとき、
各半導体装置１Ｃの端子電極２，擬似電極１２Ａと、各
半導体装置２６Ｂの上面端子電極７０，第１の擬似電極
１２Ｄとの間に、突起電極３と接続用金属層４との拡散
化合物が形成されることでその電気的接続や機械的接合
が強固なものとなる。 【００９１】最後に、図１１（ｄ）に示すように、接着
した半導体ウエハ８１，８２を各個片にきりわけること
で、図１０（ａ）に示す一時実装体８０Ａとなる。 【００９２】なお、樹脂フィルム３５としては、通常の
異方性導電膜（ＡＣＦ）に用いられているとの同じよう
な樹脂を用いることができるが、１週間程度常温保存可
能な樹脂フィルム３５を用いれば、次のような利点があ
る。すなわち、保存期間の範囲内で最初から樹脂フィル
ム３５を供給し、加工した状態で輸送が可能になり、ま
た、ウエハ単位での一括の熱圧着実装が可能になって低
コストで生産性の高い実装となる。 【００９３】なお、図１０（ａ），（ｂ）を参照した上
述した実施の形態３の説明においては、半導体装置１Ｃ
は、突起電極３と接続用金属層４との間に拡散化合物を
形成することで、半導体装置２６Ｂに対して電気的接続
と機械的接合とを行い、これによって一次実装体８０Ａ
を形成していたが、図１２（ａ），（ｂ）に示すよう
に、半導体装置１Ｃと半導体装置２６Ｂとを、導電性接
着剤２８を介して電気的接続（機械的接合）すること
で、一次実装体８０Ｂを形成してもよく、この場合であ
っても、上述した一次実装体８０Ａと同様の効果を得る
ことができる。 【００９４】具体的にいえば、端子電極２と上面端子電
極７０との電気的接続および擬似電極１２Ａと，第１の
擬似電極１２Ｄとの機械的接合を、導電性接着剤２８を
介して行う。 【００９５】次に、導電性接着剤５８を用いた一次実装
体８０Ｂの製造方法を一例を図１３を参照して説明す
る。まず、図１３（ａ）に示すように、半導体装置２６
Ｂの集合体である半導体ウエハ８１を作製したうえで、
この半導体ウエハ８１に対して、剥離シート３４を貼着
した樹脂フィルム３５を接着する。樹脂フィルム３５
は、半導体装置２６Ｂにおける半導体装置１Ｃの実装面
に相当する半導体ウエハ８１の面に接着する。 【００９６】次に、図１３（ｂ）に示すように、レーザ
加工により、樹脂フィルム３５に貫通孔３６を形成す
る。このとき、貫通孔３６を、半導体装置２６Ｂの上面
端子電極７０や第１の擬似電極１２Ｄに対して位置を合
わせて形成することで、貫通孔３６の底部において上面
端子電極７０や第１の擬似電極１２Ｄを露出させる。こ
のとき、加工時に熱を発生しないＹＡＧレーザを用いる
のが好ましい。 【００９７】次に、貫通孔３６を形成した樹脂フィル３
５の上に導電性接着剤２８を載置したうえで、導電性接
着剤２８をスキージ３７を用いて樹脂フィルム３５上で
引き伸ばすことで、貫通孔３６内に導電性接着剤２８を
充填する。 【００９８】貫通孔３６に導電性接着剤２８を充填した
のち、図１３（ｄ）に示すように、樹脂フィルム３５か
ら剥離シート３４を除去する。 【００９９】次に、図１３（ｅ）に示すように、半導体
装置１Ｃの集合体である半導体ウエハ８２を作製したう
えで、半導体ウエハ８２を、樹脂フィルム３５上に搭載
する。このとき、半導体ウエハ８２を構成する各半導体
装置１Cの端子電極２や擬似電極１２Ａを、樹脂フィル
ム３５の貫通孔３６に対して位置合わせした状態で、半
導体ウエハ８２を搭載する。 【０１００】さらにこの状態で、半導体ウエハ８２と半
導体ウエハ８１とに熱と荷重を同時に加えることで、両
者を樹脂フィルム３５を介して熱圧着する。このとき、
各半導体装置１Ｃの端子電極２，擬似電極１２Ａと、各
半導体装置２６Ｂの上面端子電極７０，第１の擬似電極
１２Ｄとを、導電性接着剤２８によって電気的に接続
し、機械的に接合する。 【０１０１】最後に、図１３（ｆ）に示すように、接着
した半導体ウエハ８１，８２を各個片にきりわけること
で、図１２（ａ）に示す一時実装体８０Ｂとなる。 【０１０２】なお、本実施形態の構成においては、図１
４に示すように、接続部３０を介して他の電子部品３８
を一括で回路基板２２Ｂに実装してもよい。具体的に
は、他の電子部品３８を、回路基板２２Ｂの第３の端子
電極３１Ｃに実装してもよい。そうすれば、３次元的に
実装密度の集積化が行えるとともに、一次実装体８０Ａ
と他の電子部品３８とを従来の印刷技術よりも近接して
実装できるので、２次元的な実装の面密度も向上させる
ことが可能になる。なお、図１４では、一次実装体とし
て、図１０に示す一次実装体８０Ａとしたが、図１２に
示す一次実装体８０Ｂとしてもよいのはいうまでもな
い。 【０１０３】他の電子部品を実装する場合の製造方法の
一例を、図１５、図１６を参照して説明する。ここで
は、接続部３０として、導電性接着剤３０Ａを用いる場
合の製造方法を説明する。 【０１０４】まず、図１５（ａ）に示すように、剥離シ
ート９が貼着された樹脂フィルム１００Ｃを用意し、こ
の樹脂フィルム１００Ｃを回路基板２２Ｂの実装領域に
接着させる。 【０１０５】次に、図１５（ｂ）に示すように、回路基
板２２Ｂ上の樹脂フィルム１００Ｃに対して、レーザ加
工法によりその厚み方向に貫通孔１０を形成する。貫通
孔１０は、第１〜第３の端子電極３１Ａ〜３１Ｃや擬似
電極１２Ｆに対して位置合わせして形成することで、形
成した貫通孔１０の底部に第１〜第３の端子電極３１Ａ
〜３１Cや擬似電極１２Ｆが露出するようにする。な
お、貫通孔１０の形成においては、加工時に熱を発生し
ないＹＡＧレーザによるレーザ加工が適している。 【０１０６】次に、図１５（ｃ）に示すように、貫通孔
１０を形成した樹脂フィル１００Ｃの上に導電性接着剤
３０Ａを載置したうえで、導電性接着剤３０Ａをスキー
ジ３７を用いて樹脂フィルム３５上で引き伸ばすこと
で、貫通孔１０内に導電性接着剤３０Ａを充填する。 【０１０７】貫通孔１０に導電性接着剤３０Ａを充填し
たのち、図１６（ａ）に示すように、樹脂フィルム１０
０Ｃ上の剥離シート９を除去する。 【０１０８】次に、図１６（ｂ）に示すように、半導体
装置１Ｃと他の電子部品３８とを回路基板２２Ｂに搭載
する。このとき、第１の底面端子電極７１A，第２の底
面端子電極７１B，擬似電極１２E，及び電子部品３８の
端子電極が貫通孔１０に対向するように一次実装体８０
Ａを回路基板２２Ｂに対して位置合わせする。 【０１０９】さらにこの状態で、一次実装体８０Ａと回
路基板２２Ｂと電子部品３８とに熱と荷重を同時に加え
ることで３者を樹脂フィルム１００Ｃを介して熱圧着す
る。このとき、第１，第２の底面端子電極７１Ａ，７１
Ｂ、電子部品３８、および擬似電極１２Ｅと、第１〜第
３の端子電極３１Ａ〜３１Ｃ、擬似電極１２Ｆとを、導
電性接着剤３０Ａによって電気的に接続し、機械的に接
合する。 【０１１０】なお、熱と荷重の与え方は、一次実装体８
０Ａと電子部品３８とを回路基板２２Ｂに搭載した後、
リフローにより導電性接着剤３０Ａを硬化あるいは溶融
させてもよい。 【０１１１】また、最新のレーザ技術では、２０〜３０
μｍφ程度の穴をあけることが可能になっているので、
このような導電性接着剤３０Ａの充填方法を実施すれ
ば、従来の印刷と違って、狭ピッチ、狭隣接実装が可能
になり実装密度がさらに向上する。なお、電子部品はチ
ップ部品（抵抗、コンデンサ、インダクタンスなど）や
リード部品であれば何でもよい。 【０１１２】 【発明の効果】以上の説明から明らかなように、本発明
により、超音波や高荷重を必要とせず、接続部における
接着強度が増し、信頼性が向上するとともに、高周波特
性にも優れた、より狭ピッチ接続や高密度な実装が低コ
ストで実現される。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置および
その実装構造の概略図である。 【図２】擬似電極の第１の配置例を示す半導体装置の底
面図である。 【図３】擬似電極の第２の配置例を示す半導体装置の底
面図である。 【図４】擬似電極の第３の配置例を示す半導体装置の底
面図である。 【図５】擬似電極の第４の配置例を示す半導体装置の底
面図である。 【図６】実施の形態１に係る半導体装置の実装構造の第
１の製造方法の概略図である。 【図７】実施の形態１に係る半導体装置の実装構造の第
２の製造方法の概略図である。 【図８】本発明の実施の形態２に係る半導体装置の実装
構造の概略図である。 【図９】実施の形態２の変形例を示す半導体装置の実装
構造の概略図である。 【図１０】本発明の実施の形態３に係る半導体装置およ
びその実装構造の概略図である。 【図１１】実施の形態３の半導体装置の実装構造の製造
方法の概略図である。 【図１２】本発明の実施の形態３の変形例に係る半導体
装置およびその実装構造である。 【図１３】実施の形態３の変形例に係る半導体装置の実
装構造の製造方法の概略図である。 【図１４】実施の形態３のさらに他のの変形例に係る半
導体装置の実装構造の概略図である。 【図１５】実施の形態３のさらに他の変形例に係る半導
体装置の実装構造の製造方法の前半部分を示す概略図で
ある。 【図１６】実施の形態３のさらに他の変形例に係る半導
体装置の実装構造の製造方法の後半部分を示す概略図で
ある。 【符号の説明】 １Ａ〜１Ｃ 半導体装置 ２ 端子電極 ３ 突起
電極 ４ 接続用金属層 ５ 端子電極 ６ 封止樹脂 １００A,１００B 樹脂フィルム ７ 回路基板 ８
貫通穴 ９ 剥離シ−ト １０ 貫通孔 １２A〜１２C 擬似電極 １２D 第１の擬似電極 １２E 第２の擬似電極 １２Ｆ 擬似電極 １３
ビア １４ 内部配線電極 １５ 半導体拡散領域 １６ 第１の端子電極 １８ 第２の端子電極 １９ 金属ワイヤ ２２Ａ,２２Ｂ 回路基板 ２３ 拡散領域 ２４ 内部配線電極 ２５ ビア ２６Ａ,２６Ｂ もう一つの半導体装置 ２７ 突起電極 ２８ 導電性接着剤 ２９ 第４の端子電極 ３０ 接続部 ３１Ａ 第１の端子電極 ３１Ｂ 第２の端子電極 ３１Ｃ 第３の端子電極 ３７ スキ−ジ ７０ 上面端子電極 ７１Ａ 第１の底面端子電極 ７１Ｂ 第２の底面端子電極 ７３ 拡散領域 ７４ 内部配線電極 ７５ ビア ８０ 一次実装体 ８１ 半導体ウエハ
その実装構造の概略図である。 【図２】擬似電極の第１の配置例を示す半導体装置の底
面図である。 【図３】擬似電極の第２の配置例を示す半導体装置の底
面図である。 【図４】擬似電極の第３の配置例を示す半導体装置の底
面図である。 【図５】擬似電極の第４の配置例を示す半導体装置の底
面図である。 【図６】実施の形態１に係る半導体装置の実装構造の第
１の製造方法の概略図である。 【図７】実施の形態１に係る半導体装置の実装構造の第
２の製造方法の概略図である。 【図８】本発明の実施の形態２に係る半導体装置の実装
構造の概略図である。 【図９】実施の形態２の変形例を示す半導体装置の実装
構造の概略図である。 【図１０】本発明の実施の形態３に係る半導体装置およ
びその実装構造の概略図である。 【図１１】実施の形態３の半導体装置の実装構造の製造
方法の概略図である。 【図１２】本発明の実施の形態３の変形例に係る半導体
装置およびその実装構造である。 【図１３】実施の形態３の変形例に係る半導体装置の実
装構造の製造方法の概略図である。 【図１４】実施の形態３のさらに他のの変形例に係る半
導体装置の実装構造の概略図である。 【図１５】実施の形態３のさらに他の変形例に係る半導
体装置の実装構造の製造方法の前半部分を示す概略図で
ある。 【図１６】実施の形態３のさらに他の変形例に係る半導
体装置の実装構造の製造方法の後半部分を示す概略図で
ある。 【符号の説明】 １Ａ〜１Ｃ 半導体装置 ２ 端子電極 ３ 突起
電極 ４ 接続用金属層 ５ 端子電極 ６ 封止樹脂 １００A,１００B 樹脂フィルム ７ 回路基板 ８
貫通穴 ９ 剥離シ−ト １０ 貫通孔 １２A〜１２C 擬似電極 １２D 第１の擬似電極 １２E 第２の擬似電極 １２Ｆ 擬似電極 １３
ビア １４ 内部配線電極 １５ 半導体拡散領域 １６ 第１の端子電極 １８ 第２の端子電極 １９ 金属ワイヤ ２２Ａ,２２Ｂ 回路基板 ２３ 拡散領域 ２４ 内部配線電極 ２５ ビア ２６Ａ,２６Ｂ もう一つの半導体装置 ２７ 突起電極 ２８ 導電性接着剤 ２９ 第４の端子電極 ３０ 接続部 ３１Ａ 第１の端子電極 ３１Ｂ 第２の端子電極 ３１Ｃ 第３の端子電極 ３７ スキ−ジ ７０ 上面端子電極 ７１Ａ 第１の底面端子電極 ７１Ｂ 第２の底面端子電極 ７３ 拡散領域 ７４ 内部配線電極 ７５ ビア ８０ 一次実装体 ８１ 半導体ウエハ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 板垣 峰広
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 西山 東作
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 戸村 善広
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F044 KK02 KK05 KK12 LL07 LL09
LL11 QQ04 QQ06 RR03 RR17
RR18 RR19
Claims (1)
- 【特許請求の範囲】 【請求項１】 実装対象部材にフリップチップ実装され
る半導体装置であって、 前記実装対象部材に当接する当接面に、前記実装対象部
材との電気的接続に用いられる接続材料が接着する接着
部を設ける、 ことを特徴とする半導体装置。 【請求項２】 請求項１に記載の半導体装置において、 前記接着部を、この半導体装置の端子電極と同一材料か
ら構成する、 ことを特徴とする半導体装置。 【請求項３】 請求項２に記載の半導体装置において、 前記接着部を、この半導体装置の拡散領域に電気的に接
続されない擬似電極から構成する、 ことを特徴とする半導体装置。 【請求項４】 請求項１ないし３のいずれかに記載の半
導体装置において、 この半導体装置の端子電極を前記当接面の周縁部に設
け、前記接着部を前記当接面の中央部に設ける、 ことを特徴とする半導体装置。 【請求項５】 請求項１ないし３のいずれかに記載の半
導体装置において、 当該半導体装置は矩形状を有しており、前記接着部を前
記当接面の対角線方向に沿って設ける、 ことを特徴とする半導体装置。 【請求項６】 請求項１ないし３のいずれかに記載の半
導体装置において、 前記半導体装置は矩形状をしており、前記接着部を前記
当接面の四隅に設ける、 ことを特徴とする半導体装置。 【請求項７】 請求項１ないし３のいずれかに記載の半
導体装置において、 前記接着部を前記当接面の周縁部に設け、この半導体装
置の端子電極を前記当接面の中央部に設ける、 ことを特徴とする半導体装置。 【請求項８】 請求項４ないし７のいずれかに記載の半
導体装置において、 前記接着部それぞれの面積を、この半導体装置の端子電
極それぞれの面積より大きくする、 ことを特徴とする半導体装置。 【請求項９】 半導体装置を実装対象部材に実装してな
る半導体装置の実装構造であって、 前記半導体装置の実装対象部材当接面と前記実装対象部
材の実装面とに、半導体装置と実装対象部材との電気的
接続で用いられる接続材料が接着する接着部をそれぞれ
設け、 前記接着部どうしを前記接続材料により接着する、 ことを特徴とする半導体装置の実装構造。 【請求項１０】 請求項９に記載の半導体装置の実装構
造において、 半導体装置側の前記接着部を、前記半導体装置の拡散領
域に電気的に接続される半導体装置の端子電極と同一材
料から構成する、 ことを特徴とする半導体装置の実装構造。 【請求項１１】 請求項９に記載の半導体装置の実装構
造において、 半導体装置側の前記接着部を、半導体装置の拡散領域に
電気的に接続されない擬似電極から構成する、 ことを特徴とする半導体装置の実装構造。 【請求項１２】 請求項９ないし１１のいずれかに記載
の半導体装置の実装構造において、 前記接着部どうしを拡散接合する、 ことを特徴とする半導体装置の実装構造。 【請求項１３】 請求項９ないし１２のいずれかに記載
の半導体装置の実装構造において、 前記半導体装置と前記実装対象部材との間に封止樹脂を
設ける、 ことを特徴とする半導体装置の実装構造。 【請求項１４】 請求項９ないし１３のいずれかに記載
の半導体装置の実装構造において、 前記実装対象部材はもう一つの半導体装置であり、この
もう一つの半導体装置を、もう一つの実装対象部材に接
着剤を介して接着し、 前記もう一つの半導体装置と前記もう一つの実装対象部
材とを、ワイヤボンディングにより電気的に接続する、 ことを特徴とする半導体装置の実装構造。 【請求項１６】 請求項９ないし１４のいずれかに記載
の半導体装置の実装構造において、 前記実装対象部材はもう一つの半導体装置であり、この
もう一つの半導体装置がもう一つの実装対象部材に当接
する当接面に、このもう一つの半導体装置の電気的接続
で用いられる接続材料が接着する接着部を設ける、 ことを特徴とする実装構造体。 【請求項１７】 請求項９ないし１４のいずれかに記載
の半導体装置の実装構造において、 前記実装対象部材はもう一つの半導体装置であり、この
もう一つの半導体装置を、もう一つの実装対象部材に実
装するとともに、 前記もう一つの実装対象部材に当接する前記もう一つの
半導体装置の実装対象部材当接面と前記もう一つの実装
対象部材の実装面とに、前記もう一つの半導体装置と前
記もう一つの実装対象部材との電気的接続に用いられる
接続材料が接着する接着部をさらに設け、これら接着部
どうしを前記接続材料により接着する、 ことを特徴とする半導体装置の実装構造。 【請求項１８】 請求項１７に記載の半導体装置の実装
構造を製造する製造方法であって、 絶縁樹脂フィルム材を用意したうえで、この絶縁樹脂フ
ィルム材に、前記実装対象部材の端子電極と前記半導体
装置の端子電極との間の接続部位に対して位置合わせさ
れた貫通孔と、前記実装対象部材の接着部と前記半導体
装置の接着部との間の接着部位に対して位置合わせされ
た貫通孔とを形成する貫通孔形成工程と、 前記絶縁樹脂フィルム材を間にして、前記実装対象部材
上に半導体装置を搭載し、前記貫通孔内において、端子
電極どうし、および接着部どうしを前記接続材料によっ
て接続ないし接着する接着工程と、 を含むことを特徴とする半導体装置の実装構造の製造方
法。 【請求項１９】 請求項１７に記載の半導体装置の実装
構造を製造する製造方法であって、 絶縁樹脂フィルム材を用意したうえで、この絶縁樹脂フ
ィルム材を実装対象部材の実装面に配置する絶縁樹脂フ
ィルム材配置工程と、 前記実装面に配置された前記絶縁樹脂フィルム材に、前
記実装対象部材の前記端子電極と前記接着部とに達する
貫通孔を形成する貫通孔形成工程と、 前記半導体装置を前記実装対象部材の実装面に搭載し、
前記貫通孔内において、前記端子電極どうし、および前
記接着部どうしを前記接続材料により接続ないし接着す
る接着工程と、 を含むことを特徴とする半導体装置の実装構造の製造方
法。 【請求項２０】 請求項１７に記載の半導体装置の実装
構造を製造する製造方法であって、 前記半導体装置として、複数の半導体装置が設けられた
半導体ウエハを用意し、この半導体ウエハの前記半導体
装置の実装面に相当する面に絶縁樹脂フィルム材を配置
するフィルム配置工程と、 前記実装面に配置された絶縁樹脂フィルム材に、各半導
体装置の端子電極と前記接着部とに達する貫通孔を形成
する貫通孔形成工程と、 前記実装対象部材を構成するもう一つの半導体装置とし
て、複数の半導体装置が設けられたもう一つの半導体ウ
エハを用意し、このもう一つの半導体ウエハの前記半導
体装置の実装面に相当する面に前記半導体ウエハを搭載
し、前記貫通孔内において、前記端子電極どうし、およ
び前記接着部どうしを接続材料により接続ないし接着す
る接着工程と、 一体となった両半導体ウエハを個々の半導体装置の実装
構造に切断する切断工程と、 を含むことを特徴とする半導体装置の実装構造の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312459A JP2003124251A (ja) | 2001-10-10 | 2001-10-10 | 半導体装置と実装構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312459A JP2003124251A (ja) | 2001-10-10 | 2001-10-10 | 半導体装置と実装構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124251A true JP2003124251A (ja) | 2003-04-25 |
| JP2003124251A5 JP2003124251A5 (ja) | 2005-04-07 |
Family
ID=19131112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001312459A Pending JP2003124251A (ja) | 2001-10-10 | 2001-10-10 | 半導体装置と実装構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124251A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363220A (ja) * | 2003-06-03 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 実装構造体の製造方法及び接続体 |
| WO2005119776A1 (ja) * | 2004-06-04 | 2005-12-15 | Zycube Co., Ltd. | 三次元積層構造を持つ半導体装置及びその製造方法 |
| US7649267B2 (en) | 2005-03-17 | 2010-01-19 | Panasonic Corporation | Package equipped with semiconductor chip and method for producing same |
| US7906363B2 (en) | 2004-08-20 | 2011-03-15 | Zycube Co., Ltd. | Method of fabricating semiconductor device having three-dimensional stacked structure |
| WO2015002921A1 (en) * | 2013-07-03 | 2015-01-08 | Harris Corporation | Method for manufacturing an electronic device by connecting an integrated circuit to a substrate using a liquid crystal polymer layer with openings and a corresponding device |
| WO2020182361A1 (en) * | 2019-03-13 | 2020-09-17 | Danfoss Silicon Power Gmbh | Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform |
-
2001
- 2001-10-10 JP JP2001312459A patent/JP2003124251A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363220A (ja) * | 2003-06-03 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 実装構造体の製造方法及び接続体 |
| WO2005119776A1 (ja) * | 2004-06-04 | 2005-12-15 | Zycube Co., Ltd. | 三次元積層構造を持つ半導体装置及びその製造方法 |
| JPWO2005119776A1 (ja) * | 2004-06-04 | 2008-04-03 | 株式会社ザイキューブ | 三次元積層構造を持つ半導体装置及びその製造方法 |
| JP5052130B2 (ja) * | 2004-06-04 | 2012-10-17 | カミヤチョウ アイピー ホールディングス | 三次元積層構造を持つ半導体装置及びその製造方法 |
| TWI426542B (zh) * | 2004-06-04 | 2014-02-11 | Kamiyacho Ip Holdings | 三維積層構造之半導體裝置及其製造方法 |
| US7906363B2 (en) | 2004-08-20 | 2011-03-15 | Zycube Co., Ltd. | Method of fabricating semiconductor device having three-dimensional stacked structure |
| US7649267B2 (en) | 2005-03-17 | 2010-01-19 | Panasonic Corporation | Package equipped with semiconductor chip and method for producing same |
| WO2015002921A1 (en) * | 2013-07-03 | 2015-01-08 | Harris Corporation | Method for manufacturing an electronic device by connecting an integrated circuit to a substrate using a liquid crystal polymer layer with openings and a corresponding device |
| US9293438B2 (en) | 2013-07-03 | 2016-03-22 | Harris Corporation | Method for making electronic device with cover layer with openings and related devices |
| US9681543B2 (en) | 2013-07-03 | 2017-06-13 | Harris Corporation | Method for making electronic device with cover layer with openings and related devices |
| WO2020182361A1 (en) * | 2019-03-13 | 2020-09-17 | Danfoss Silicon Power Gmbh | Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US8461690B2 (en) | Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process | |
| CN100495694C (zh) | 半导体器件 | |
| EP0863548A2 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US20060076665A1 (en) | Package stack and manufacturing method thereof | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| US6635962B2 (en) | Chip on chip semiconductor device | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2009218576A (ja) | Ｍｃｍパッケージ | |
| JP3356122B2 (ja) | システム半導体装置及びシステム半導体装置の製造方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP2003124251A (ja) | 半導体装置と実装構造及びその製造方法 | |
| JP2002158307A (ja) | 半導体装置及びその製造方法 | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH09260441A (ja) | 半導体装置 | |
| JP3176325B2 (ja) | 実装構造体とその製造方法 | |
| TWI393197B (zh) | 晶片封裝 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |