JP3176325B2 - 実装構造体とその製造方法 - Google Patents

実装構造体とその製造方法

Info

Publication number
JP3176325B2
JP3176325B2 JP24087997A JP24087997A JP3176325B2 JP 3176325 B2 JP3176325 B2 JP 3176325B2 JP 24087997 A JP24087997 A JP 24087997A JP 24087997 A JP24087997 A JP 24087997A JP 3176325 B2 JP3176325 B2 JP 3176325B2
Authority
JP
Japan
Prior art keywords
semiconductor device
surface layer
layer
mounting
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24087997A
Other languages
English (en)
Other versions
JPH1187402A (ja
Inventor
和由 天見
司 白石
芳宏 別所
和生 江田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17066066&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3176325(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP24087997A priority Critical patent/JP3176325B2/ja
Publication of JPH1187402A publication Critical patent/JPH1187402A/ja
Application granted granted Critical
Publication of JP3176325B2 publication Critical patent/JP3176325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップ等
の半導体装置がフリップチップ方式で回路基板に実装さ
れた実装構造体及びその製造方法に関するものである。
【０００２】
【従来の技術】現在、様々な電子機器に実装構造体が利
用されている。従って、実装構造体の信頼性の向上は、
電子機器の信頼性の向上に貢献する。
【０００３】半導体装置を回路基板に実装し、電気的に
接続する方法として、従来では、ワイヤボンディング方
法が利用されてきた。ワイヤボンディング方法とは、半
導体装置に形成された電極とその電極に対応する回路基
板に形成された入出力端子電極とを、Ａｕ、Ａｌ等を材
料とする細いワイヤを介して、半田づけによって電気的
に接続するものである。
【０００４】しかし、近年、半導体装置のパッケージの
小型化及び接続端子の増加に伴って接続端子の狭ピッチ
化が進んでいるので、半田づけを必要とする従来の半導
体装置の実装方法で対処することは、次第に困難になり
つつある。
【０００５】この問題点に対処するため、ワイヤを用い
ず、回路基板に形成された入出力端子電極に半導体装置
を直接実装するワイヤレスボンディングが提案されてい
る。
【０００６】ワイヤレスボンディングの１種であるフリ
ップチップ方式は、バンプを介して半導体装置の電極と
回路基板の入出力端子電極とが接するフェイスダウン状
態で、半導体装置を回路基板に実装させるものである。
半導体装置と回路基板との電気的接続が一括して実行で
きること、さらにバンプを介する接続が機械的に強固で
あることから、フリップチップ方式は特に注目されてい
る。
【０００７】１９８０年１月１５日に工業調査会よって
発行された、日本マイクロエレクトロニクス編の「ＩＣ
実装技術」は、半田メッキ法を用いるフリップチップ実
装方法を開示している。上記文献で開示された実装方法
を第１の従来例として、図７を参照にして以下に説明す
る。
【０００８】図７（ａ）は、半田バンプ２０が形成され
たＩＣ基板チップ１の概略断面図を示すものであり、図
７（ｂ）は、第１の従来例に係る実装構造体のＩＣ基板
チップ１と回路基板２１との接続部分の概略断面図を示
すものである。
【０００９】以下にＩＣ基板チップ１と回路基板２１と
を接続する方法について説明する。最初にＩＣ基板チッ
プ１の電極パッド３に蒸着法によって、拡散防止金属膜
１８及び密着金属膜１９を形成する。続いて、上記両金
属膜に半田を材料とする電気的接続点である半田バンプ
２０をメッキ法で形成する。半田バンプ２０を形成後、
電極パッド３に対応する回路基板２１に形成された入出
力端子電極７に、電極パッド３が半田バンプ２０を介し
て接するフェイスダウン状態で、ＩＣチップ１を回路基
板２１に戴置する。続いてＩＣチップ１を戴置している
回路基板２１を高温で加熱し、半田バンプ２０を融着さ
せる。このことによって、ＩＣ基板チップ１の電極パッ
ド３とそれに対応する入出力端子電極７との電気的接続
が完了する。同時に、ＩＣ基板チップ１の別の各電極パ
ッド（図示せず）が、各々対応する回路基板２の入出力
端子電極（図示せず）に、電気的に接続されるので、フ
リップチップ方式によるＩＣ基板チップ１の回路基板２
１への実装が完了し、実装構造体が完成する。
【００１０】また、ＩＣ基板チップ１と回路基板２１と
の間に封止樹脂５を注入し、硬化させることで、ＩＣ基
板チップ１の固定を強化する方法が提案されている。
【００１１】次に第２の従来例に係る実装構造体を説明
する。図８は、第２の従来例に係る実装構造体の概略断
面図を示すものである。第２の従来例に係る実装構造体
は、ＩＣ基板チップ１の電極パッド３とそれに対応する
回路基板２１の入出力端子電極７とが、Ａｕバンプ２２
及び導電性接着剤６を介して電気的に接続されたもので
ある。
【００１２】尚、Ａｕバンプ２２は、ワイヤボンディン
グ法又はメッキ法によって電極パッド３に形成されたも
のである。また、ＩＣ基板チップ１の回路基板２１への
実装は、Ａｕバンプ２２に導電性接着剤６を転写後に、
Ａｕバンプ２２が対応する入出力端子電極７に当接する
ようにＩＣ基板チップ１を回路基板２１に対向させたも
のであり、導電性接着剤６を硬化させることでＩＣ基板
チップ１と回路基板２１との電気的接続が完了する。
【００１３】また、第１の従来例と同様にＩＣ基板チッ
プ１と回路基板２１との間に封止樹脂５を注入し、硬化
させることで、ＩＣ基板チップ１の固定を強化する方法
が提案されている。
【００１４】次に図９を参照にして、第３の従来例を説
明する。図９は、第３の従来例に係る実装構造体の概略
断面図を示すものである。第３の従来例に係る実装構造
体は、ＩＣ基板チップ１の電極パッド３が、回路基板２
１に形成された入出力端子電極７及び表面配線８に、バ
ンプ２及び導電性接着剤６を介して電気的に接するフリ
ップチップ方式で、ＩＣ基板チップ１を回路基板２１に
実装したものである。さらに、実装を補強する為に封止
樹脂５をＩＣ基板チップ１と回路基板２１との間に注入
し、硬化させている。
【００１５】
【発明が解決しようとする課題】しかしながら、先に記
載した半導体装置と回路基板との間に封止樹脂を有する
実装構造体には以下に説明するような問題点がある。図
９を参照にして、この問題点について説明する。
【００１６】図９に係る実装構造体では、封止樹脂５
が、ＩＣチップ１の周辺の表面配線層８を覆っている。
封止樹脂、配線、回路基板はそれぞれ異なる熱膨張率を
有するので、各部材間の熱膨張率差によって発生する応
力によって、表面配線層８の断線が生ずることがある。
詳細には、発生した応力は表面配線層８の配線幅が変化
している部分に集中する。こうしたことは、実装構造体
の信頼性に悪影響を与える。
【００１７】前述した問題に対処する方法として、封止
樹脂に無機物であるフィラ１２を含有させることで、封
止樹脂の熱膨張率を低下させ、配線と封止樹脂との熱膨
張率差を小さくすることで発生する応力を抑制する方法
が実用化されている。さらに実装構造体の信頼性を向上
させる為に、配線に発生する応力を分散させる方法、又
は配線を応力が及ばない領域に配置する方法が考えられ
る。
【００１８】本発明の目的は、信頼性の優れた実装構造
体及びその製造方法を提供するものである。
【００１９】
【課題を解決するための手段】本発明に係る実装構造体
は、半導体装置が回路基板の実装面にフリップチップ実
装された実装構造体であって、上記半導体装置の直下領
域内で上記実装面に形成され、該半導体装置の電極と電
気的に接続された基板端子、上記実装面の背面に形成さ
れた背面配線、及び上記直下領域内で上記回路基板に形
成され、上記基板端子と上記背面配線とを電気的に接続
する導電孔を含んでいることを特徴とする。
【００２０】本発明に係る実装構造体は、フリップチッ
プ実装するため上記実装面に上記半導体装置を固定する
封止樹脂、上記封止樹脂が上記実装面に接している領域
以外の上記実装面に形成された表面配線、及び上記回路
基板に形成され、上記表面配線と上記背面配線とを電気
的に接続する第２の導電孔を含んでいるのが好ましい。
【００２１】本発明に係る実装構造体は、第１表面層、
第２表面層、及び上記第１表面層と上記第２表面層とを
接合する接合層を有する多層回路基板に半導体装置がフ
リップチップ実装された実装構造体であって、上記半導
体装置が実装される表面層上の該半導体装置の直下領域
に形成され、該半導体装置の電極と電気的に接続された
基板端子、上記第１表面層と上記接合層とが接する面で
ある第１接合面、及び上記第２表面層と上記接合層とが
接する面である第２接合面の少なくともどちらか一方に
形成された内部配線、及び上記基板端子と上記内部配線
とを電気的に接続する、該基板端子に対応する半導体装
置の直下領域に形成された第１の導電孔を含んでいるこ
とを特徴とする。
【００２２】本発明に係る実装構造体は、半導体装置が
回路基板の実装面にフリップチップ実装された実装構造
体であって、上記半導体装置の直下領域を包含し、上記
実装面の背面に形成された金属箔を含んでいることを特
徴とする。
【００２３】本発明に係る実装構造体は、第１表面層、
第２表面層、及び上記第１表面層と上記第２表面層とを
接合する接合層を有する多層回路基板に半導体装置がフ
リップチップ実装された実装構造体であって、上記第１
表面層にフリップチップ実装された上記第１半導体装
置、上記第１半導体装置の直下領域内で上記第１の表面
層上に形成され、該半導体装置の電極と電気的に接続さ
れた基板端子、上記第１の表面層と上記接合層とが接す
る第１接合面に形成された内部配線、上記直下領域内に
形成され、上記基板端子と上記内部配線とを電気的に接
続する上記第１の導電孔、及び第２の表面層と上記接合
層とが接する第２接合面に形成され、上記半導体装置の
直下領域を包含する金属箔を含んでいることを特徴とす
る。
【００２４】本発明に係る実装構造体は、上記半導体装
置をフリップチップ実装するために対応する表面層に固
定する封止樹脂、上記封止樹脂が対応する上記表面層に
接している領域以外の該表面層に形成された表面配線、
及び該表面層に形成され、上記表面配線と上記内部配線
とを電気的に接続する第２の導電孔を含んでいるのが好
ましい。
【００２５】また、本発明に係る実装構造体は、上記第
１導電孔がインナービアホールであるのが好ましい。
【００２６】本発明に係る実装構造体は、上記第２導電
孔がインナービアホールであるのが、さらに好ましい。
【００２７】本発明に係る実装構造体は、上記金属箔が
銅であるのが好ましい。
【００２８】本発明に係る実装構造体は、第１表面層、
第２表面層、及び上記第１表面層と上記第２表面層とを
接合する接合層を有する多層回路基板に半導体装置がフ
リップチップ実装された実装構造体であって、上記第１
表面層にフリップチップ実装された第１の半導体装置、
及び上記接合層を対称面として、上記第１の半導体装置
が実装された位置に対して面対称となる第２の表面層の
位置にフリップチップ実装された第２の半導体装置を含
むことを特徴とする。
【００２９】本発明に係る実装構造体は、上記第１表面
層と上記接合層とが接する面である第１接合面、及び上
記第２表面層と上記接合層とが接する面である第２接合
面の少なくともどちらか一方に内部配線が形成されてい
るのが好ましい。
【００３０】また、本発明に係る実装構造体は、上記第
１の半導体装置と上記第２の半導体装置とが、上記多層
回路基板に形成されたインナービアホールを介して電気
的に接続されているのが好ましい。
【００３１】本発明に係る実装構造体は、第１表面層、
第２表面層、及び上記第１表面層と上記第２表面層とを
接合する接合層を有する多層回路基板に半導体装置がフ
リップチップ実装された実装構造体であって、上記第１
表面層にフリップチップ実装された第１の半導体装置、
上記第１の半導体装置の第１の直下領域内で上記第１の
表面層上に形成され、上記第１の半導体装置の電極と電
気的に接続された第１の基板端子、上記第１表面層と上
記接合層が接合する第１接合面に形成された第１内部配
線、上記第１の直下領域内に形成され、上記第１の基板
端子と上記第１内部配線とを電気的に接続する第１の導
電孔、上記接合層を対称面として、上記第１の半導体装
置が実装された位置に対して面対称となる第２の表面層
の位置にフリップチップ実装された第２の半導体装置、
上記第２の半導体装置の第２の直下領域内に形成され、
上記第２の半導体装置の電極と電気的に接続された第２
の基板端子、上記第２表面層と上記接合層が接合する第
２接合面に形成された第２内部配線、及び上記第２の直
下領域内に形成され、第２の基板端子と上記第２の内部
配線とを電気的に接続する第３の導電孔を含んでいるこ
とを特徴とする。
【００３２】本発明に係る実装構造体は、上記第１半導
体装置及び上記第２半導体装置の少なくともどちらか一
方をフリップチップ実装するために対応する表面層に固
定する封止樹脂、上記封止樹脂が対応する上記表面層に
接している領域以外の該表面層に形成された表面配線、
及び該表面層に形成され、上記表面配線と上記内部配線
とを電気的に接続する第２の導電孔を含んでいるのが好
ましい。
【００３３】また、本発明に係る実装構造体は、上記第
１導電孔が上記第１表面層に形成されたインナービアホ
ールであり、上記第３導電孔が上記第２表面層に形成さ
れたインナービアホールであるのが好ましい。
【００３４】本発明に係る実装構造体は、回路基板の実
装面にフリップチップ実装された半導体装置と、該半導
体装置の下面と上記回路の実装面との間に充填された封
止樹脂と、該封止樹脂が実装面に接している領域内の実
装面上には幅の異なる配線が設けられ、幅の異なる配線
同士が円弧形状の配線で接続されていることを特徴とす
る。
【００３５】本発明に係る実装構造体の製造方法は、第
１の表面層にフリップチップ実装された第１の半導体装
置の位置と第２の表面層にフリップチップ実装された第
２の半導体装置の位置とが、上記第１の表面層と上記第
２の表面層とを接合する接合層に対して面対称である実
装構造体の製造方法であって、上記第１の半導体装置と
上記第２の半導体装置の少なくともどちらか一方を、対
応する表面層に異方導電性フィルムを用いてフリップチ
ップ実装し、上記異方導電性フィルムを硬化させ、上記
半導体装置を対応する上記表面層に固定することを特徴
とする。
【００３６】本発明に係る実装構造体の製造方法は、第
１の表面層にフリップチップ実装された第１の半導体装
置の位置と第２の表面層にフリップチップ実装された第
２の半導体装置の位置とが、上記第１の表面層と上記第
２の表面層とを接合する接合層に対して面対称である実
装構造体の製造方法であって、上記第１の表面層と上記
第２の表面層の少なくともどちらか一方の所定の位置に
封止樹脂を注入し、上記所定の位置に対応する半導体装
置をフリップチップ実装し、上記封止樹脂を硬化させ、
上記半導体装置を上記表面層に固定することを特徴とす
る。
【００３７】本発明に係る実装構造体の製造方法は、第
１の表面層にフリップチップ実装された第１の半導体装
置の位置と第２の表面層にフリップチップ実装された第
２の半導体装置の位置とが、上記第１の表面層と上記第
２の表面層とを接合する接合層に対して面対称である実
装構造体の製造方法であって、上記第１の表面層と上記
第２の表面層の少なくともどちらか一方の所定の位置で
封止樹脂をシート状に形成し、上記所定の位置に対応す
る半導体装置をフリップチップ実装し、上記封止樹脂を
硬化し、上記半導体装置を上記表面層に固定させること
を特徴とする。
【００３８】
【発明の実施の形態】以下に図面を参照にして、本発明
に係る実装構造体について説明する。
【００３９】実施例１ 最初に本発明の第１の実施例に係る実装構造体につい
て、図１を参照にして説明する。図１は２配線層基板１
１にＩＣ基板チップ１をフリップチップ方式で実装した
実装構造体の概略断面図を示すものである。
【００４０】２配線層基板１１は、入出力端子電極７、
２配線層基板１１上でチップ部品を電気的に接続する表
面配線層８、チップ実装面１１ａの背面１１ｂに形成さ
れた背面配線層９、及びビアホール４を含んでいる。
【００４１】次にビアホール４について説明する。本実
施例ではビアホール４にインナービアホールを用いる。
ビアホール４の形成には、レーザーを用いて２配線層基
板１１のチップ実装領域１３ｂ内の所定の位置を貫通さ
せ、係る貫通孔に導電性ペーストを充填させる方法を採
用している。尚、ドリルによって２配線層基板１１の所
定の位置を貫通させ、導電性材料で係る貫通孔をメッキ
してビアホールを形成してもよい。
【００４２】バンプ電極２と導電性接着剤６とを介し
て、ＩＣ基板チップ１の電極パッド３は、２配線層基板
１１に形成された入出力端子電極７に電気的に接続され
る。バンプ電極２は、公知の方法で電極パッド３に形成
されたものである。背面配線層９は、ビアホール４を介
して入出力端子電極７と表面配線層８とに電気的に接続
される。また、実装面１１ａに封止樹脂５が接する封止
樹脂領域１３ａには、表面配線層８は形成されていな
い。２配線層基板１１上のチップ実装領域１３ｂの直下
領域内で、背面配線層９と入出力端子電極７とがビアホ
ール４を介して電気的に接続されている。
【００４３】ＩＣ基板チップ１を実装面１１ａに実装す
る際に、ＩＣ基板チップ１と実装面１１ａとの間にシリ
カフィラ１２を含有する封止樹脂５を注入し、その後封
止樹脂５を硬化させることで、ＩＣ基板チップ１の実装
面１１ａへの固定が強化される。シリカのフィラ１２は
封止樹脂５の熱膨張率を下げ、封止樹脂と配線材料との
熱膨張率差を小さくするものである。この目的に従っ
て、高熱伝導性と低熱膨張率の少なくともどちらか一方
の特性を有する材料をシリカの代わりにフィラ１２に用
いてもよい。また、本実施例でＩＣ基板チップ１と２配
線層基板１１との電気的接続に用いられる導電性接着剤
６の代替品として半田等を用いてもよい。
【００４４】表面配線層８を封止樹脂領域１３ａ以外に
形成することで、回路基板、封止樹脂、及び配線の熱膨
張率差よって発生する応力が配線を断線するといった不
具合を防止し、実装構造体の信頼性を向上させることが
できる。
【００４５】実施例２ 次に図２を参照にして、本発明に係る第２の実施例につ
いて説明する。図２は、ＩＣ基板チップ１が４配線層基
板１６にフリップチップ方式で実装された実装構造体の
概略断面図を示すものである。また４配線層基板１６
は、チップ部品を実装する表面層１０、表面層１０を接
合する接合層１４、入出力端子電極７、表面層１０と接
合層１４との間に形成されている内部配線層１５、表面
層１０上のチップ部品を電気的に接続する表面配線層
８、及びビアホール４を含んでいる。
【００４６】次にビアホール４について説明する。本実
施例ではビアホール４にインナービアホールを用いる。
ビアホール４の形成には、レーザーを用いて表面層１０
のチップ実装領域内１３ｂの所定の位置を貫通させ、次
に導電性ペーストを係る貫通孔に充填させるといった方
法を採用している。尚、ドリルによって表面層１０の所
定の位置を貫通させ、導電性材料で係る貫通孔をメッキ
することでビアホールを形成してもよい。
【００４７】パンブ電極２と導電性接着剤６を介して、
電極パッド３は表面層１０上に形成された入出力端子電
極７に電気的に接続される。バンプ電極２は、公知の方
法で電極パッド３に形成されたものである。内層配線層
１５は、ビアホール４を介して入出力端子電極７と表面
配線層８とに電気的に接続されている。本実施例でＩＣ
基板チップ１と表面層１０との電気的接続に用いられて
いる導電性接着剤６の代替品として半田等を用いてもよ
い。
【００４８】ＩＣ基板チップ１を表面層１０に実装する
際に、ＩＣ基板チップ１と表面層１０との間にシリカフ
ィラ１２を含有する封止樹脂５を注入し、その後封止樹
脂５を硬化させることで、ＩＣ基板チップ１の表面層１
０への固定が強化される。シリカのフィラ１２は封止樹
脂５の熱膨張率を下げ、封止樹脂と配線材料との熱膨張
率差を小さくするものである。この目的に従って、高熱
伝導性と低熱膨張率の少なくともどちらか一方の特性を
有する材料をシリカの代わりにフィラ１２に用いてもよ
い。
【００４９】表面層１０に封止樹脂５が接している封止
樹脂領域１３ａでは、表面配線層８は形成されていな
い。さらに２配線層基板１１上のチップ実装領域１３ｂ
の直下領域内で、ビアホール４を介して内部配線層１５
と入出力端子電極７とが電気的に接続されている。
【００５０】表面配線層８を封止樹脂領域１３ａ以外に
形成することで、回路基板、封止樹脂、及び配線の熱膨
張率差よって発生する応力が配線を断線するといった不
具合を防止し、実装構造体の信頼性を向上させることが
できる。さらにインナービアホールを用いることで、半
導体装置用のインナービアホールを容易に設計すること
ができる。
【００５１】実施例３ 次に本発明に係る第３の実施例について、図３を参照に
して説明する。図３は、ＩＣ基板チップ１が２配線層基
板１１のチップ実装面１１ａにフリップチップ方式で実
装された実装構造体の概略断面図を示すものである。２
配線層基板１１は、２配線層基板１１上のチップ部品を
電気的に接続する表面配線層８、及びチップ実装面１１
ａの背面１１ｂに形成された金属箔２３を含んでいる。
金属箔２３はチップ実装領域１３ｂの直下領域を包含す
るものである。またＩＣ基板チップ１は、封止樹脂５で
２配線層基板１１に固定されている。
【００５２】パンブ電極２と導電性接着剤６を介して、
ＩＣ基板チップ１の電極パッド３は、表面層１０上に形
成された表面配線層８に電気的に接続される。バンプ電
極２は、公知の方法で電極パッド３に形成されたもので
ある。本実施例においてＩＣ基板チップ１と表面層１０
との電気的接続に用いられている導電性接着剤６の代替
品として半田等を用いてもよい。
【００５３】次に金属箔２３について説明する。金属箔
２３はチップ実装領域１３ｂの２倍の広さで、１８μｍ
の厚さの銅箔である。本実施例では、金属箔２３の広さ
はチップ実装領域１３ｂの２倍としたが、対応するチッ
プ実装領域１３ｂの直下領域を含んでいれば効果的であ
り、金属箔２３の面積は２倍に限定されるものではな
い。また、銅箔の代わりにメッキ法等で形成した銅膜を
用いてよく、銅以上の熱伝導率又は銅以上のヤング率を
有する材料で形成されたものでもよい。
【００５４】ＩＣ基板チップ１を実装面１１ａに実装す
る際、ＩＣ基板チップ１と実装面１１ａとの間にシリカ
フィラ１２を含有する封止樹脂５を注入し、その後封止
樹脂５を硬化させることで、ＩＣ基板チップ１の実装面
１１ａへの固定が強化される。シリカのフィラ１２は封
止樹脂５の熱膨張率を下げ、封止樹脂と配線材料との熱
膨張率差を小さくするものである。この目的に従って、
高熱伝導性と低熱膨張率の少なくともどちらか一方の特
性を有する材料をシリカの代わりにフィラ１２に用いて
もよい。
【００５５】金属箔２３を形成することで、実装面１１
ａで発生する応力を抑制し、表面配線８に影響を少なく
する。さら金属箔２３の材料を配線層８と同じ材料の銅
とすることで、金属箔形成工程を特別に設けることなし
に回路基板を製造することができる。
【００５６】実施例４ 次に図４を参照にして、本発明の第４の実施例に係る実
装構造体を説明する。図４は、ＩＣ基板チップ１が４配
線層基板１６にフリップチップ方式で実装された実装構
造体の概略断面図を示すものである。４配線層基板１６
は、チップ部品を実装する表面層１０、表面層１０を接
続する接合層１４、入出力端子電極７、表面層１０と接
合層１４との間に形成されている内部配線層１５と金属
箔２３、表面層１０上のチップ部品を電気的に接続する
表面配線層８、及びビアホール４を含んでいる。本実施
例ではビアホール４にインナービアホールを用いる。
【００５７】表面層１０に封止樹脂５が接している封止
樹脂領域１３ａには、表面配線層８は形成されていな
い。表面層１０のチップ実装領域１３ｂの直下領域内
で、ビアホール４を介して入出力端子電極７が内部配線
層１５と表面配線層８とに電気的に接続されている。金
属箔２３はチップ実装領域１３ｂの直下領域を包含する
ものである。ビアホール４の形成方法、ＩＣ基板チップ
１の実装方法、及び封止樹脂５に含まれるフィラ１２と
金属箔２３の材料は、前述の実施例２と同様である。
【００５８】表面配線層８を封止樹脂領域１３ａ以外に
形成することで、回路基板、封止樹脂、及び配線の熱膨
張率差よって発生する応力が配線を断線するといった不
具合を防止し、実装構造体の信頼性を向上させることが
できる。さらに金属箔２３を形成することで、表面層１
０で発生する応力を抑制することができる。
【００５９】実施例５ 次に図５を参照にして、本発明に係る第５の実施例につ
いて説明する。図５は、４配線層基板１６の第１の表面
層１０ａ、第２の表面層１０ｂにそれぞれ第１のＩＣ基
板チップ１ａ、第２のＩＣ基板チップ１ｂが実装されて
いる実装構造体の概略断面図を示すものである。第１の
ＩＣ基板チップ１ａと第２のＩＣ基板チップ１ｂとは、
接合層１４に対して対称の位置に実装されている。
【００６０】バンプ電極２と導電性接着剤６とを介して
第１のＩＣ基板チップ１ａの電極パッド３が、入出力端
子電極７及び表面配線層８に電気的に接続されるフリッ
プチップ方式で、第１のＩＣ基板チップ１ａが第１表面
層１０ａに実装されている。バンプ電極２は公知の方法
で形成されたものである。
【００６１】第１のＩＣ基板チップ１ａを第１の表面層
１０ａに実装する際、第１のＩＣ基板チップ１ａと第１
の表面層１０ａとの間にシリカフィラ１２を含有する封
止樹脂５を注入し、その後封止樹脂５を硬化させること
で、第１のＩＣ基板チップ１ａの第１の表面層１０ａへ
の固定が強化される。シリカのフィラ１２は封止樹脂５
の熱膨張率を下げ、封止樹脂と配線材料との熱膨張率差
を小さくするものである。この目的に従って、高熱伝導
性と低熱膨張率の少なくともどちらか一方の特性を有す
る材料をシリカの代わりにフィラ１２に用いてもよい。
【００６２】同様にして、バンプ電極２と導電性接着剤
７とを介して第２のＩＣ基板チップ１ｂの電極パッド３
が、入出力端子電極６及び表面配線層８に電気的に接続
されるフリップチップ方式で、第２のＩＣ基板チップ１
ｂが第２表面層１０ｂに実装されている。バンプ電極２
は公知の方法で形成されたものである。
【００６３】第２のＩＣ基板チップ１ｂの第２表面層１
０ｂへの実装には、異方導電性フィルム１７を用いる。
また第１のＩＣ基板チップ１ａと第２のＩＣ基板チップ
１ｂとは、内部配線層１５とビアホール４とを介して電
気的に接続されている。本実施例では、ビアホールには
インナービアホールを用いる。
【００６４】本実施例では、第１のＩＣ基板チップ１ａ
を実装するのに導電性接着剤６を、第２のＩＣ基板チッ
プ１ｂを実装するのに異方導電フィルム１７を用いてい
るが、本発明は２つのＩＣ基板チップを異なる方法で実
装することで限定するものではなく、２つのＩＣ基板チ
ップを両方、導電性接着剤又は異方導電フィルムを用い
て実装してもよい。また、本実施例で第１のＩＣ基板チ
ップ１ａと第１表面層１０ａとの電気的接続に用いられ
ている導電性接着剤９の代替品として半田等を用いても
よい。
【００６５】２つのＩＣ基板チップを両方導電性接着剤
を用いて実装する場合、半導体装置と表面層との間に封
止樹脂を注入するため、封止樹脂を表面層上の所定位置
に吸引注入した後に、又は表面層上の所定の位置に封止
樹脂をシート状に形成した後に、半導体装置を導電性接
着剤で実装する必要がある。
【００６６】２つの半導体装置を対称の位置に形成する
ことで、各表面層の配線に発生する応力、変形を抑制す
ることが可能となり、さらにインナービアホールを用い
ることで、２つの半導体装置を容易に電気的に接続する
ことができる。
【００６７】実施例６ 次に図６を参照にして、本発明に係る第６の実施例につ
いて説明する。図６は、４配線層基板１６の第１の表面
層１０ａ、第２の表面層１０ｂにそれぞれ第１のＩＣ基
板チップ１ａ、第２のＩＣ基板チップ１ｂが実装された
実装構造体の概略断面図を示すものである。第１のＩＣ
基板チップ１ａと第２のＩＣ基板チップ１ｂとは、接合
層１４に対して対称となる位置に実装されている。
【００６８】前述した実施例５と同様に、第１のＩＣ基
板チップ１ａ、第２のＩＣ基板チップ１ｂは、それぞれ
第１の表面層１０ａ、第２の表面層１０ｂにフリップチ
ップ方式で実装されている。上記２つのＩＣ基板チップ
は、封止樹脂５によって、表面層への固定が強化されて
いる。
【００６９】第１表面層１０ａ及び第２表面層１０ｂに
封止樹脂５が接する封止樹脂領域１３ａには、表面配線
層８は形成されていない。さらに両チップ実装領域１３
ｂの直下部領域内でビアホール４を介して、入出力端子
電極７と内部配線層１５が電気的に接続されている。封
止樹脂５に含まれるフィラ１２の材質及びビアホール４
は、前述した実施例１〜６に記載したものと同様のもの
である。
【００７０】実施例７ 次に本発明に係る第７の実施例について説明する。第７
の実施例に係る実装構造体は、回路基板の実装面に半導
体装置を実装したものである。前述の実施例と同様に、
半導体装置の電極パッドと実装面に形成された各電極パ
ッドに対応する入出力端子電極又は表面配線層とが、バ
ンプ電極と導電性接着剤とを介して電気的に接続するフ
リップチップ方式で、半導体装置が回路基板に実装され
ている。そして、回路基板の実装面にフリップチップ実
装された半導体装置と、該半導体装置の下面と上記回路
の実装面との間に充填された封止樹脂と、該封止樹脂が
実装面に接している領域内の実装面上には幅の異なる配
線が設けられ、幅の異なる配線同士が円弧形状の配線で
接続されている。尚バンプ電極は公知の方法で半導体装
置の電極パッドに形成されたものである。
【００７１】また半導体装置は、シリカフィラを含有す
るを熱硬化性封止樹脂で表面層に固定されている。封止
樹脂に含まれるフィラの材質に関しては、前述した実施
例１〜６と同種類のものである。本実施例で半導体装置
と実装面との電気的接続に用いられている導電性接着剤
の代替品として半田等を挙げることができる。
【００７２】封止樹脂が実装面に接している領域内の実
装面上には幅の異なる配線が設けられ、幅の異なる配線
同士が円弧形状の配線で接続されていることによって、
封止樹脂、配線及び回路基板間の熱膨張率差によって発
生する応力を分散させ、配線の断線を抑制することがで
きる。
【００７３】
【発明の効果】本発明に係る実装構造体は、半導体装置
の封止樹脂領域内の表面配線を排除し、係る配線を実装
面の背面に背面配線として形成したものである。このこ
とによって、回路基板、封止樹脂、及び配線の熱膨張率
差よって発生する応力が配線を断線するといった不具合
を防止し、実装構造体の信頼性を向上させることができ
る。
【００７４】本発明に係る実装構造体は、表面層の封止
樹脂領域以外に表面配線を形成したものである。このこ
とによって、回路基板、封止樹脂、及び配線の熱膨張率
差よって発生する応力が配線を断線するといった不具合
を防止し、実装構造体の信頼性を向上させることができ
る。
【００７５】本発明に係る実装構造体は、半導体装置の
実装領域内の表面配線を排除し、係る配線を表面層と接
合層との間に内部配線として形成したものである。こう
することで、回路基板、封止樹脂、及び配線の熱膨張率
差よって発生する応力が配線を断線するといった不具合
を防止し、実装構造体の信頼性を向上させることができ
る。
【００７６】本発明に係る実装構造体は、半導体装置の
直下領域を包含する金属箔を実装面の背面に形成したも
のである。こうすることで、回路基板の熱膨張率を大き
くし、回路基板と封止樹脂との熱膨張率差を小さくする
ことで、表面層の配線に発生する応力を小さくする。さ
らに回路基板に剛性をもたせることで発生する応力を抑
制することができる。
【００７７】本発明に係る実装構造体は、金属箔で表面
層と接合層との間の半導体装置の直下領域を包含させた
ものであり、半導体の実装領域内の表面配線を排除し、
係る配線を表面層と接合層との間に内部配線層として形
成したものである。このことで、封止樹脂領域に発生す
る応力が表面配線に影響をあたえることなく、さらに発
生する応力も抑制することができる。
【００７８】本発明に係る実装構造体は、表面層の封止
樹脂領域以外に半導体装置と電気的に接続された表面配
線層を形成したものである。このことによって、回路基
板、封止樹脂、及び配線の熱膨張率差よって発生する応
力が配線を断線するといった不具合を防止し、実装構造
体の信頼性を向上させることができる。
【００７９】本発明に係る実装構造体は、内部配線と半
導体装置の電極との電気的接続にインナービアホールを
用いたものである。こうすることで、半導体装置の実装
用ビアホールの形成位置を容易に設計することが可能と
なり、半導体装置の電極と内部配線との電気的接続を半
導体装置の直下領域で実行することができる。
【００８０】本発明に係る実装構造体は、内部配線と表
面配線との電気的接続にインナービアホールを用いたも
のである。こうすることで、半導体装置の実装用ビアホ
ールの形成位置を容易に設計することが可能となる。
【００８１】本発明に係る実装構造体は、金属箔を銅と
するのが好ましい。銅は回路基板の配線としても用いら
れるので、金属箔形成工程を特別に設ける必要なしに回
路基板を製造することができる。
【００８２】本発明に係る実装構造体は、２つの半導体
装置が対向する２つの表面層上の対称となる位置に実装
されたものである。このことで、各表面層の配線に発生
する応力、変形を抑制することができる。
【００８３】本発明に係る実装構造体は、２つの半導体
装置が対向する２つの表面層上の対称となる位置に実装
し、さらに少なくとも１つの内部配線層を有するように
したものである。このことで、内部配線を有する実装構
造体の各表面層の配線に発生する応力、変形を抑制する
ことができる。
【００８４】本発明に係る実装構造体は、上記２つの半
導体装置がインナービアホールを介して電気的に接続さ
れたものである。このことで、２つの半導体装置を容易
に電気的に接続することができる。
【００８５】本発明に係る実装構造体は、２つの半導体
装置が対向する２つの表面層上の対称となる位置に実装
されたものである。さらに２つの半導体装置の実装領域
内の表面配線層を排除し、係る配線を表面層と接合層と
の間に内部配線として形成したものである。このことに
よって、表面層上に発生する応力、変形が緩和され、実
装構造体の信頼性がさらに向上する。
【００８６】本発明に係る実装構造体は、表面層の封止
樹脂領域以外に半導体装置と電気的に接続された表面配
線層を形成したものである。このことによって、回路基
板、封止樹脂、及び配線の熱膨張率差よって発生する応
力が配線を断線するといった不具合を防止し、実装構造
体の信頼性を向上させることができる。
【００８７】本発明に係る実装構造体は、内部配線と半
導体装置の電極との電気的接続にインナービアホールを
用いたものである。こうすることで、半導体装置の実装
用ビアホールの形成位置を容易に設計することが可能と
なり、半導体装置の電極と内部配線との電気的接続を半
導体装置の直下領域で実行することができる。
【００８８】本発明に係る実装構造体は、回路基板の実
装面にフリップチップ実装された半導体装置と、該半導
体装置の下面と上記回路の実装面との間に充填された封
止樹脂と、該封止樹脂が実装面に接している領域内の実
装面上には幅の異なる配線が設けられ、幅の異なる配線
同士が円弧形状の配線で接続されているものである。こ
のことによって配線にかかる応力を分散させることがで
きる。
【００８９】本発明に係る実装構造体の製造方法は、回
路基板に実装された２つの半導体装置の少なくとも一方
を異方導電フィルムを用いて実装するものである。この
ことによって、半導体装置の回路基板への実装が容易と
なる。
【００９０】本発明に係る実装構造体の製造方法は、第
１の表面層、第２の表面層の少なくともどちらか一方の
所定の位置に封止樹脂を注入後に、対応する半導体装置
を実装し、封止樹脂を硬化させて半導体装置を固定する
ものである。このことによって、信頼性の高い実装構造
体を製造することができる。
【００９１】本発明に係る実装構造体の製造方法は、第
１の表面層、第２の表面層の少なくともどちらか一方の
所定の位置に樹脂材料をシート状に形成した後に、対応
する半導体装置を実装するものである。このことによっ
て、信頼性の高い実装構造体を製造することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例に係る実装構造体の概
略断面図を示すものである。
【図２】 本発明の第２の実施例に係る実装構造体の概
略断面図を示すものである。
【図３】 本発明の第３の実施例に係る実装構造体の概
略断面図を示すものである。
【図４】 本発明の第４の実施例に係る実装構造体の概
略断面図を示すものである。
【図５】 本発明の第５の実施例に係る実装構造体の概
略断面図を示すものである。
【図６】 本発明の第６の実施例に係る実装構造体の概
略断面図を示すものである。
【図７】 （ａ）、（ｂ）は、第１の従来例に係る実装
構造体を示すものである。
【図８】 第２の従来例に係る実装構造体の概略断面図
を示すものである。
【図９】 第３の従来例に係る実装構造体の概略断面図
を示すものである。
【符号の説明】
１…ＩＣ基板チップ ２…バンプ電極 ３…電極パッド ４…ビアホール ５…封止樹脂 ６…導電性接着剤 ７…入出力端子電極 ８…表面配線層 ９…背面配線層 １０…表面層 １１…２配線層基板 １２…フィラ １３ａ…封止樹脂領域 １３ｂ…半導体装置実装領域 １４…接合層 １５…内部配線層 １６…４配線層基板 １７…異方導電フィルム １８…拡散防止金属フィルム １９…密着金属膜 ２０…半田バンプ ２１…回路基板 ２２…Ａｕバンプ ２３…金属箔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江田 和生 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平10−116859（ＪＰ，Ａ) 特開 平９−260528（ＪＰ，Ａ) 特開 平９−92752（ＪＰ，Ａ) 特開 平10−150118（ＪＰ，Ａ) 特開 平９−260527（ＪＰ，Ａ) 特開 平７−162150（ＪＰ，Ａ) 特開 平７−231050（ＪＰ，Ａ) 特開 平８−46079（ＪＰ，Ａ) 特開 平８−186155（ＪＰ，Ａ) 特開 平８−222656（ＪＰ，Ａ) 特開 平５−243330（ＪＰ，Ａ) 特開 平11−26638（ＪＰ，Ａ) 特開 平８−250827（ＪＰ，Ａ) 特開 平９−139401（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置が回路基板の実装面にフリッ
    プチップ実装された実装構造体であって、 上記半導体装置の直下領域内で上記実装面に形成され、
    上記半導体装置の電極と電気的に接続された基板端子、 上記実装面の背面に形成された背面配線、 及び上記直下領域内で上記回路基板に形成され、上記基
    板端子と上記背面配線とを電気的に接続する第１の導電
    孔と、 上記半導体装置の下面と前記回路基板の実装面との間に
    充填された封止樹脂とを備え、 上記封止樹脂が上記実装面に接している領域内には表面
    配線が存在せず、上記実装面に接している領域以外の上
    記実装面に表面配線が形成され、上記回路基板に形成さ
    れた第２の導電孔により上記表面配線と上記背面配線と
    を電気的に接続する 実装構造体。
  2. 【請求項２】 半導体装置が回路基板の実装面にフリッ
    プチップ実装された実装構造体であって、上記回路基板の内層もしくは上記回路基板の実装面とは
    反対側の面には金属箔が形成され、上記金属箔は上記半
    導体装置の直下領域にあり、かつ上記金属箔の大きさが
    上記半導体装置の実装領域より広い 実装構造体。
  3. 【請求項３】 第１表面層、第２表面層、及び上記第１
    表面層と上記第２表面層とを接合する接合層を有する回
    路基板に半導体装置がフリップチップ実装された実装構
    造体であって、 上記第１表面層にフリップチップ実装された上記第１半
    導体装置、 上記第１半導体装置の直下領域内で上記第１の表面層上
    に形成され、該半導体装置の電極と電気的に接続された
    基板端子、 上記第１の表面層と上記接合層とが接する第１接合面に
    形成された内部配線、 上記直下領域内に形成され、上記基板端子と上記内部配
    線とを電気的に接続する上記第１の導電孔、 及び第２の表面層と上記接合層とが接する第２接合面に
    形成され、 上記回路基板の内層に金属箔を含んでいることを特徴と
    する請求項２記載の実装構造体。
  4. 【請求項４】 上記半導体装置をフリップチップ実装す
    るために対応する表面層に固定する封止樹脂、 上記封止樹脂が対応する上記表面層に接している領域以
    外の該表面層に形成された表面配線、 及び該表面層に形成され、上記表面配線と上記内部配線
    とを電気的に接続する第２の導電孔を含んでいる請求項
    ３記載の実装構造体。
  5. 【請求項５】 上記第１導電孔がインナービアホールで
    ある請求項２〜４のいずれか１つに記載の実装構造体。
  6. 【請求項６】 上記第２導電孔がインナービアホールで
    ある請求項４又は５に記載の実装構造体。
  7. 【請求項７】 上記金属箔が銅である請求項２〜６記載
    のいずれか１つに記載の実装構造体。
  8. 【請求項８】 第１表面層、第２表面層、及び上記第１
    表面層と上記第２表面層とを接合する接合層を有する多
    層回路基板に半導体装置がフリップチップ実装された実
    装構造体であって、 上記第１表面層にフリップチップ実装された第１の半導
    体装置、 及び上記接合層を対称面として、上記第１の半導体装置
    が実装された位置に対して面対称となる第２の表面層の
    位置にフリップチップ実装された第２の半導体装置を含
    むことを特徴とする実装構造体。
  9. 【請求項９】 上記第１表面層と上記接合層とが接する
    面である第１接合面、及び上記第２表面層と上記接合層
    とが接する面である第２接合面の少なくともどちらか一
    方に内部配線が形成されている請求項８記載の実装構造
    体。
  10. 【請求項１０】 上記第１の半導体装置と上記第２の半
    導体装置とが、上記多層回路基板に形成されたインナー
    ビアホールを介して電気的に接続されている請求項８又
    は９に記載の実装構造体。
  11. 【請求項１１】 第１表面層、第２表面層、及び上記第
    １表面層と上記第２表面層とを接合する接合層を有する
    多層回路基板に半導体装置がフリップチップ実装された
    実装構造体であって、 上記第１表面層にフリップチップ実装された第１の半導
    体装置、 上記第１の半導体装置の第１の直下領域内で上記第１の
    表面層上に形成され、上記第１の半導体装置の電極と電
    気的に接続された第１の基板端子、 上記第１表面層と上記接合層が接合する第１接合面に形
    成された第１内部配線、 上記第１の直下領域内に形成され、上記第１の基板端子
    と上記第１内部配線とを電気的に接続する第１の導電
    孔、 上記接合層を対称面として、上記第１の半導体装置が実
    装された位置に対して面対称となる第２の表面層の位置
    にフリップチップ実装された第２の半導体装置、 上記第２の半導体装置の第２の直下領域内に形成され、
    上記第２の半導体装置の電極と電気的に接続された第２
    の基板端子、 上記第２表面層と上記接合層が接合する第２接合面に形
    成された第２内部配線、 及び上記第２の直下領域内に形成され、第２の基板端子
    と上記第２の内部配線とを電気的に接続する第３の導電
    孔を含んでいることを特徴とする実装構造体。
  12. 【請求項１２】 上記第１半導体装置及び上記第２半導
    体装置の少なくともどちらか一方をフリップチップ実装
    するために対応する表面層に固定する封止樹脂、 上記封止樹脂が対応する上記表面層に接している領域以
    外の該表面層に形成された表面配線、 及び該表面層に形成され、上記表面配線と上記内部配線
    とを電気的に接続する第２の導電孔を含んでいる請求項
    １１記載の実装構造体。
  13. 【請求項１３】 上記第１導電孔が上記第１表面層に形
    成されたインナービアホールであり、上記第３導電孔が
    上記第２表面層に形成されたインナービアホールである
    請求項１１又は１２記載の実装構造体。
  14. 【請求項１４】 回路基板の実装面にフリップチップ実
    装された半導体装置と、上記半導体装置の下面と上記回
    路の実装面との間に充填された封止樹脂と、 上記封止樹
    脂が上記実装面に接している領域内の上記実装面上には
    幅の異なる配線が設けられ、前記幅の異なる配線同士が
    円弧形状の配線で接続されている実装構造体。
  15. 【請求項１５】 第１の表面層にフリップチップ実装さ
    れた第１の半導体装置の位置と第２の表面層にフリップ
    チップ実装された第２の半導体装置の位置とが、上記第
    １の表面層と上記第２の表面層とを接合する接合層に対
    して面対称である実装構造体の製造方法であって、 上記第１の半導体装置と上記第２の半導体装置の少なく
    ともどちらか一方を、対応する表面層に異方導電性フィ
    ルムを用いてフリップチップ実装し、 上記異方導電性フィルムを硬化させ、上記半導体装置を
    対応する上記表面層に固定することを特徴とする実装構
    造体の製造方法。
  16. 【請求項１６】 第１の表面層にフリップチップ実装さ
    れた第１の半導体装置の位置と第２の表面層にフリップ
    チップ実装された第２の半導体装置の位置とが、上記第
    １の表面層と上記第２の表面層とを接合する接合層に対
    して面対称である実装構造体の製造方法であって、 上記第１の表面層と上記第２の表面層の少なくともどち
    らか一方の所定の位置に封止樹脂を注入し、 上記所定の位置に対応する半導体装置をフリップチップ
    実装し、 上記封止樹脂を硬化させ、上記半導体装置を上記表面層
    に固定することを特徴とする実装構造体の製造方法。
  17. 【請求項１７】 第１の表面層にフリップチップ実装さ
    れた第１の半導体装置の位置と第２の表面層にフリップ
    チップ実装された第２の半導体装置の位置とが、上記第
    １の表面層と上記第２の表面層とを接合する接合層に対
    して面対称である実装構造体の製造方法であって、 上記第１の表面層と上記第２の表面層の少なくともどち
    らか一方の所定の位置で封止樹脂をシート状に形成し、 上記所定の位置に対応する半導体装置をフリップチップ
    実装し、 上記封止樹脂を硬化し、上記半導体装置を上記表面層に
    固定させることを特徴とする実装構造体の製造方法。
JP24087997A 1997-09-05 1997-09-05 実装構造体とその製造方法 Expired - Fee Related JP3176325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24087997A JP3176325B2 (ja) 1997-09-05 1997-09-05 実装構造体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24087997A JP3176325B2 (ja) 1997-09-05 1997-09-05 実装構造体とその製造方法

Publications (2)

Publication Number Publication Date
JPH1187402A JPH1187402A (ja) 1999-03-30
JP3176325B2 true JP3176325B2 (ja) 2001-06-18

Family

ID=17066066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24087997A Expired - Fee Related JP3176325B2 (ja) 1997-09-05 1997-09-05 実装構造体とその製造方法

Country Status (1)

Country Link
JP (1) JP3176325B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550097B2 (en) * 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
JP4379307B2 (ja) 2004-01-09 2009-12-09 セイコーエプソン株式会社 電子部品及び電子機器

Also Published As

Publication number Publication date
JPH1187402A (ja) 1999-03-30

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
JPH10223801A (ja) 半導体素子の実装構造
JP3502014B2 (ja) 半導体装置および液晶モジュール
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3509507B2 (ja) バンプ付電子部品の実装構造および実装方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH1116949A (ja) Ａｃｆ接合構造
JP2000277649A (ja) 半導体装置及びその製造方法
JP3176325B2 (ja) 実装構造体とその製造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
KR100516815B1 (ko) 반도체장치
JPH05327152A (ja) 配線基板及びその製造方法
JP2003124251A (ja) 半導体装置と実装構造及びその製造方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2000058592A (ja) 半導体装置とその製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2637684B2 (ja) 半導体装置の封止方法
JP2721790B2 (ja) 半導体装置の封止方法
JPH11214449A (ja) 電子回路装置
JP2001127102A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees