JP2003124411A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2003124411A
JP2003124411A JP2002292954A JP2002292954A JP2003124411A JP 2003124411 A JP2003124411 A JP 2003124411A JP 2002292954 A JP2002292954 A JP 2002292954A JP 2002292954 A JP2002292954 A JP 2002292954A JP 2003124411 A JP2003124411 A JP 2003124411A
Authority
JP
Japan
Prior art keywords
chip
lid
semiconductor package
heat
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002292954A
Other languages
English (en)
Other versions
JP4434564B2 (ja
Inventor
Heung Kyu Kwon
興奎 權
Se Yong Oh
世容 呉
Minka Kim
▲ミン▼河 金
Taisai Cho
泰濟 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003124411A publication Critical patent/JP2003124411A/ja
Application granted granted Critical
Publication of JP4434564B2 publication Critical patent/JP4434564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

(57)【要約】 【課題】 多くの熱を発生するチップの全体にその熱を
均一に分散させる半導体パッケージを提供する。 【解決手段】 ＣＰＵチップのようなチップ１２０の駆
動中に発生するホットスポットよる性能低下を防止し、
チップ１２０、ＴＩＭ１５６、蓋体１４０の間のインタ
フェースに熱的機械的ストレスを吸収する半導体パッケ
ージ２００を提供する。前記チップ１２０は電気的に連
結され、例えばパッケージ基板１１０にフリップチップ
ボンディングされる。蓋体１４０は、蓋体１４０とチッ
プ１２０との間に挿入されたＴＩＭ１５６により、チッ
プ１２０の裏面に配置され、熱的に連結される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の分野に関するものであるが、より詳しくは、半導体チ
ップパッケージに関するものである。
【０００２】
【従来の技術】ワイヤーボンディングは、ＣＰＵチップ
と半導体パッケージとの電気的な接続に用いられてい
た。フリップチップ技術は、高速半導体装置に用いられ
ている。フリップチップ技術を用いて形成された半導体
パッケージの構造は、蓋体（lid）が取付けられている
タイプと、蓋体のないタイプの２種類がある。蓋体が取
付けられているタイプは、一般に、多くの熱を発生させ
る高周波用ＣＰＵチップを内蔵した半導体パッケージに
適用される。蓋体のないタイプは、一般に、相対的に少
ない熱を発生させる低周波用ＣＰＵチップに適用され
る。
【０００３】図１及び図２は、蓋体４０を有する従来の
半導体パッケージ１００を示している。ＣＰＵチップ２
０の電極バンプ２４は、フリップチップ技術を用いて基
板１０の上部面１２に貼付けられている。ＣＰＵチップ
２０は蓋体４０で被覆されている。複数の外部接続ピン
３０は、ＣＰＵチップ２０と電気的に連結され、基板１
０の下部面１４から突出している。エポキシ樹脂５２
は、ＣＰＵチップ２０と基板１０との間の領域に充填さ
れ、アンダフィル（under-fill）接着剤を形成する。
【０００４】蓋体４０は、熱放出能力が優秀な材質で形
成されている。蓋体４０を介して熱放出能力を最大化す
るために、蓋体４０の底面４２とＣＰＵチップ２０の裏
面との間に熱媒介物質（thermal interface material；
以下、ＴＩＭと記す）５６が挿入されている。非伝導性
接着剤（例えば、非伝導性の熱硬化性シリコン系接着
剤）５４は、蓋体４０を基板１０の上部面１２に貼付け
るために、封止剤として使用されている。非伝導性接着
剤５４を基板１０の外周に塗布した後、蓋体４０が貼付
けられ、非伝導性接着剤５４が硬化する。従って、ＣＰ
Ｕチップ２０が実装された空間が封止される。
【０００５】ＴＩＭは、サーマルグリースタイプ（ther
mal grease type）材料と、エポキシやはんだのような
リジッドタイプ（rigid type）材料とがある。サーマル
グリースタイプは１〜６Ｗ/ｍＫの熱伝導度を有し、エ
ポキシは１０〜２５Ｗ/ｍＫの熱伝導度を有し、はんだ
は２５〜８０Ｗ/ｍＫの熱伝導度を有する。
【０００６】従来の半導体パッケージ１００において、
ＴＩＭ５６は蓋体４０とＣＰＵチップ２０との間に挿入
されている。このような配置において、損害は使用され
たＴＩＭ５６のタイプにより発生する。ＣＰＵチップに
おいて、最近、単一チップタイプのキャッシュＳＲＡＭ
がシステム内でインタフェース速度を向上させるために
使用されている。この場合、ホットスポット（hot spo
t）のような局地的な熱的ストレスが起こる可能性があ
る。ここで、ホットスポットとは、過度の熱が発生した
局部をいう。デバイスパワーが増加するほどホットスポ
ットのサイズ及び／又は個数は増加する。パワーが所定
のレベルに達すると、ホットスポットは、他の熱的スト
レス因子の中で一番大きな影響を及ぼす。従って、この
ようなホットスポットはＣＰＵチップ２０の性能を低下
させる可能性がある。ＣＰＵチップ２０の性能低下を防
止するためには、ホットスポットから発生した熱をＣＰ
Ｕチップ２０の全体に均一に分散させ、ＣＰＵから放出
させなければならない。しかしながら、従来のＴＩＭ５
６は、上記の必要なレベルに熱を分散する十分な熱分散
能力を有していない。
【０００７】サーマルグリースタイプのＴＩＭ５６は、
蓋体４０とＣＰＵチップ２０間の熱的機械的ストレスを
吸収するが、熱放出能力は劣る。一方、はんだのような
リジッドタイプのＴＩＭ５６は、優れた熱放出能力を有
しているが、蓋体４０とＣＰＵチップ２０間の熱的機械
的ストレスを吸収する能力が劣る。その結果、ＴＩＭ５
６自体またはＣＰＵチップ２０内にクラックが生じ得
る。このような熱的機械的ストレスは、蓋体４０、ＣＰ
Ｕチップ２０及びＴＩＭ５６間の熱膨脹係数（coeffici
ents of thermal expansion；以下、ＣＴＥと記す）の
差異に起因する。通常、このＣＴＥの差異を「CTE mism
atch」という。
【０００８】従って、優れた熱放出能力を有し、熱的機
械的ストレスを吸収するための改善された構造を有する
半導体パッケージが必要である。
【０００９】
【発明が解決しようとする課題】本発明は、多くの熱を
発生するチップの全体にその熱を均一に分散させる半導
体パッケージを提供する。また、本発明は、チップ、Ｔ
ＩＭ及び蓋体の間のインタフェースに発生した熱的機械
的ストレスを吸収する半導体パッケージを提供する。
【００１０】
【課題を解決するための手段】本発明の一実施例によれ
ば、半導体パッケージは、チップの駆動中にホットスポ
ット効果を防止するために、蓋体とチップとの間に位置
した熱分散手段を有する。半導体パッケージは、チップ
の裏面に配置した蓋体を有し、チップの裏面に熱的に連
結されている。ＴＩＭも蓋体とチップとの間に位置して
いる。ＴＩＭは熱分散手段の上に、蓋体の直下に形成す
ることができる。なお、例えば、ＴＩＭはチップの上
に、熱分散手段の直下に形成される。
【００１１】熱分散手段は、１０００Ｗ/ｍＫ以上の熱
伝導度を有し、４．０以下の熱膨張係数を有する。本発
明の他の実施例によれば、熱分散手段は、チップの活性
面を除いたチップの外面の周りに形成された熱分散カバ
ーの形態であっても良く、またＴＩＭと対向する蓋体の
底面に形成された熱分散層の形態であっても良い。充填
剤は、チップに発生した熱的機械的ストレスを分散させ
るために、蓋体と基板との間に充填することができる。
【００１２】
【発明の実施の形態】以下、本発明の好ましい実施例を
添付の図面を参照して説明する。図３は、本発明の第１
実施例において、蓋体１４０とＣＰＵチップ１２０との
間に熱分散カバー１６０を有する半導体パッケージ２０
０の断面図である。図４は、ＣＰＵチップ１２０の外周
に沿って形成された、図３に示した熱分散カバー１６０
の部分切欠斜視図である。
【００１３】図３及び図４を参照すれば、ＣＰＵチップ
１２０は、フリップチップボンディングまたは他の好適
な方法を用いて、基板１１０の上部面１１２に貼り付け
られ、蓋体１４０により被覆されている。ＴＩＭ１５６
は、蓋体１４０とＣＰＵチップ１２０の間に位置してい
る。ＣＰＵチップ１２０と電気的に連結された複数の外
部接続ピン１３０は、基板１１０の下部面１１４から突
出している。エポキシ樹脂１５２は、ＣＰＵチップ１２
０と基板１１０との間に充填され、アンダフィル接着剤
を形成する。
【００１４】本発明の第１実施例によれば、半導体パッ
ケージ２００は、ＣＰＵチップ１２０の活性面を除いた
ＣＰＵチップ１２０の外周に沿って、熱分散カバー１６
０で被覆されたＣＰＵチップ１２０を備える。熱分散カ
バー１６０は、ホットスポットに発生した熱をＣＰＵチ
ップ１２０の全域に均一に分散させ、外部に放出するこ
とにより、ホットスポットによるＣＰＵチップ１２０の
性能低下を防止する。熱分散カバー１６０は、１０００
Ｗ/ｍＫ以上の熱伝導度を有し、４．０以下の熱膨張係
数を有するダイアモンド、黒鉛、合成シリコンからなる
ことが好ましい。熱分散カバー１６０は、例えば、焼
結、インジェクションモルディング（injection moldin
g）、ダイキャスティング（die casting）などの方法に
より形成される。
【００１５】ＣＰＵチップ１２０は、基板１１０にフリ
ップチップボンディングされる。熱分散カバー１６０を
有するＣＰＵチップ１２０は、基板１１０の上部面１１
２の基板パッド１１６に実装される。その後、３５０〜
３６０℃で約１００秒間リフロー工程が行なわれる。Ｃ
ＰＵチップ１２０と基板１１０との間のスペースは、ア
ンダフィリング方法を用いて、所定の温度で液状のエポ
キシ樹脂１５２により充填される。その後、エポキシ樹
脂１５２は、所定の温度で硬化される。
【００１６】基板１１０は、配線パターンを有する回路
配線基板であって、印刷回路基板、セラミック基板、テ
ープ配線基板などがある。ＣＰＵチップ１２０の電極バ
ンプ１２４に電気的に連結された基板パッド１１６は、
基板１１０の上部面１１２に形成されている。基板１１
０は、基板パッド１１６と外部接続ピン１３０とを連結
する配線パターン（図示せず）を含む。基板１１０の下
部面１１４には、外部接続ピン１３０が形成されてい
る。ピンタイプの外部接続端子の代わりに、ボールタイ
プの外部接続端子または本発明の原理を履行するのに適
した他の接続端子を使用することができる。
【００１７】蓋体１４０は、基本材料として熱放出能力
が優れた導電性金属、例えばＣｕ、Ａｌ、ＣｕＷ、Ａｌ
ＳｉＣ、ＡｌＮ、ＢｅＯから構成され、表面に例えば、
Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｃｒなどの導電性金属をコー
ティングする。蓋体１４０は、ＣＰＵチップ１２０を収
納するために、内側にチップ実装空間１４８を有する。
蓋体１４０の外壁部分は、基板１１０の上部面１１２に
貼付けられている。
【００１８】ＴＩＭ１５６と蓋体１４０とが接触する部
分は、酸化及び汚染を防止するために、（Ｔｉ、Ｃｒ）
/Ｎｉ/（Ａｕ、Ａｇ）を有する保護層を含むことができ
る。前記接触部は、陽極処理工程（anodizing proces
s）により形成することができる。本明細書において、
多層の金属層は、「Ａ（Ｂ）/（Ｃ）/Ｄ」で表現し、
「/」は層間の金属を示す。Ａ（Ｂ）は、Ａが形成され
ているが、Ａの代りにＢを形成することもできることを
意味する。（Ｃ）は、Ｃを形成してもしなくても良いこ
とを意味する。
【００１９】蓋体１４０を介する熱放出能力を最大化す
るために、ＴＩＭ１５６は、蓋体の１４０の底面１４２
とＣＰＵチップ１２０の裏面との間に挿入される。ＴＩ
Ｍ１５６としては、ディスペンシング方法（dispensing
method）を用いて塗布できるサーマルグリースタイプ
またはリジッドタイプを使用することができる。ＴＩＭ
として、Ｐｂ、Ｓｎ、Ｉｎ、Ａｇ、Ｂｉ、Ｓｂ、Ａｕを
基本材料とするはんだが使用される場合、はんだとの良
好な接着性のために、蓋体１４０の底面１４２及び熱分
散カバー１６０の上部面には、Ｔｉ（Ｃｒ）/ＶＮｉ/Ａ
ｕ（Ａｇ）のような金属基底層（以下、ＵＢＭと記す）
を形成することが好ましい。一方、サーマルグリースタ
イプの場合には、ＵＢＭを必要としない。
【００２０】蓋体１４０は、ＣＰＵチップ１２０がチッ
プ実装空間１４８内に含まれるように、基板１１０の上
部面１１２に非伝導性接着剤１５４により貼付けられて
いる。非伝導性接着剤１５４としては、非伝導性の熱硬
化性シリコン系接着剤が好ましい。すなわち、非伝導性
接着剤１５４は、蓋体１４０が貼付けられるべき領域に
塗布されている。蓋体１４０を貼付け、接着剤を硬化さ
せる。従って、ＣＰＵチップ１２０実装領域は気密に封
止される。非伝導性接着剤１５４の硬化工程は、例えば
１００〜１５０℃で約１時間行なわれる。
【００２１】本発明の一実施例によれば、熱分散カバー
１６０は、ＣＰＵチップ１２０の外周を取り囲むことに
より熱伝導性が優れるので、ＣＰＵチップ１２０の駆動
中に発生するホットスポットから熱を分散する。これに
より、ホットスポットによる性能不良を防止することが
できる。また、熱分散カバー１６０は、熱膨張係数の低
い材料を含み、ＴＩＭ１５６と蓋体１４０との間に熱的
機械的ストレスを吸収することができる。
【００２２】本発明の実施例では、好ましくは、チップ
実装空間１４８を有する蓋体１４０を使用したが、チッ
プ実装空間１４８のない板状の蓋体を使用しても良い。
板状の蓋体は、補強リングまたは台を基板１１０の外周
に沿って配置した後、補強リング及びＣＰＵチップ１２
０の裏面に配列される。
【００２３】図３及び図４に示したように、上述の本発
明の実施例では、ホットスポット効果を防止するため
に、熱分散カバー１６０をＣＰＵチップ１２０の活性面
を除いたＣＰＵチップ１２０の外面の周りに形成した
が、図５及び図６に示すように、熱分散層２６０を蓋体
２４０の底面２４２に形成しても良い。
【００２４】図５及び図６を参照すれば、ＣＰＵチップ
２２０は、電気的に連結され、例えば基板２１０の上部
面２１２にフリップチップボンディングされ、蓋体２４
０により被覆されている。ＴＩＭ２５６は、蓋体２４０
とＣＰＵチップ２２０の裏面との間に形成されている。
熱分散層２６０は、蓋体２４０の底面２４２に形成さ
れ、ＴＩＭ２５６と接触している。
【００２５】本発明の他の実施例によれば、熱分散層２
６０は、ホットスポットから熱を分散し、ＣＰＵチップ
２２０から外部に放出するという点において、上述の実
施例の熱分散カバー１６０と略同一である。ＣＰＵチッ
プ２２０の性能低下を防止する。熱分散層２６０は、熱
分散カバー１６０と同一材料で構成されても良い。蓋体
２４０上に熱分散層２６０を形成するために、ＵＢＭ２
６２を熱分散層２６０の形成前に形成することが好まし
い。ＵＢＭ２６２は、蓋体２４０を形成するのに使用さ
れた材料に応じて、例えば陽極処理法、メッキ法、スパ
ッタリング、蒸着法などで形成することが好ましい。例
えば、蓋体２４０がＡｌから形成される場合、ＵＢＭ２
６２は陽極処理法で形成することが好ましい。蓋体２４
０がＣｕ、ＣｕＷ、ＡｌＳｉＣ、ＣｕＭｏから形成され
る場合、ＵＢＭ２６２はメッキ法で形成することが好ま
しい。また、蓋体２４０がＳｉ、ＳｉＯ２、Ａｌ
２Ｏ３、ＡｌＮ、ＢｅＯから形成される場合、ＵＢＭ２
６２はスパッタリングまたは蒸着法で形成することが好
ましい。本実施例において、ＵＢＭ２６２は、例えばＣ
ｒ（Ｔｉ）/（Ｖ７Ｎｉ９３）/Ａｕ（Ａｇ、Ｐｄ）、Ｃ
ｒ/Ｎｉ/Ｃｕ/Ａｇ（Ａｕ、Ｐｄ）、ＴｉＷ/ＶＮｉ/Ａ
ｕ（Ａｇ）、Ｎｉ/Ａｕ（Ａｇ、Ｐｄ）のような従来の
はんだ又は金バンプに使用されたＵＢＭと同じでも良
い。
【００２６】熱分散層２６０を介して露出した蓋体２４
０の部分は、酸化及び汚染を防止するために、その上に
Ｎｉ/（Ａｕ、Ａｇ）または（Ｔｉ、Ｃｒ）/Ｎｉ/（Ａ
ｕ、Ａｇ）のような保護層を有することが好ましい。
【００２７】ＴＩＭとして、Ｐｂ、Ｓｎ、Ｉｎ、Ａｇ、
Ｂｉ、Ｓｂ、Ａｕを基礎とするはんだが使用される場
合、良好な接着性のために、蓋体２４０の熱分散層２６
０とＣＰＵチップ２２０の裏面との間に、Ｔｉ（Ｃｒ）
/ＶＮｉ/Ａｕ（Ａｇ）のようなＵＢＭを形成することが
好ましい。
【００２８】本実施例では、製造された蓋体２４０上に
熱分散層２６０を形成したが、図７及び図８に示すよう
に、蓋体３４０を製造する段階で熱分散層３６０を形成
しても良い。
【００２９】本発明のさらに他の実施例によれば、熱分
散層３６０は、焼結、インジェクションモルディングま
たはダイキャスティングを用いて、蓋体３４０の形成時
に蓋体３４０と一体に形成される。本実施例の半導体パ
ッケージ４００の構造は、上述の実施例と略同一であ
る。従って、詳細な説明は省略する。
【００３０】本発明では、チップ実装空間を有する蓋体
タイプの半導体パッケージが示されているが、図９に示
すように、板状の蓋体４４０を使用しても良い。
【００３１】図９を参照すれば、ＣＰＵチップ４２０は
電気的に連結され、例えば基板４１０の上部面４１２に
フリップチップボンディングされ、蓋体４４０により被
覆されている。ＴＩＭ４５６は、蓋体４４０とＣＰＵチ
ップ４２０との間に挿入されている。蓋体４４０は、板
状であって、熱分散層４６０と一緒に形成されている。
熱分散層４６０は、蓋体４４０の底面４４２に形成さ
れ、ＴＩＭ４５６と接触している。
【００３２】蓋体４４０と基板４１０との間のスペース
は、充填剤４７０で充填されている。充填剤は、エポキ
シモルディング化合物（epoxy molding compound）、ア
ンダフィリング用エポキシ、シリコンなどがある。充填
剤はＣＰＵチップ４２０に加わる熱的機械的ストレスを
分散する。
【００３３】蓋体４４０と基板４１０との間は、アンダ
フィリング工程無しに、直接、充填剤４７０により充填
され、また、蓋体４４０と基板４１０との間のスペース
は、アンダフィリング工程の後、充填剤４７０により充
填される。
【００３４】本発明は、本発明の技術的思想から逸脱す
ることなく、他の種々の形態で実施することができる。
前述の実施例は、あくまでも、本発明の技術内容を明ら
かにするものであって、そのような具体例のみに限定し
て狭義に解釈されるべきものではなく、本発明の精神と
特許請求の範囲内で、いろいろと変更して実施すること
ができるものである。例えば、熱分散カバーを有するＣ
ＰＵチップを、フリップチップボンディングまたは他の
適した方法により、基板に貼付けても良い。板状の蓋体
を被覆しても良い。その後、充填剤を蓋体と基板との間
のスペースに充填する。また、板状の蓋体の底面に熱分
散カバーを有する蓋体を、半導体パッケージに適用して
も良い。上述の実施例ではＣＰＵチップに関して説明し
たが、従来の技術の当業者には、本発明の原理が、多く
の熱を発生させる他のタイプの半導体チップに適用でき
るということが自明なことである。
【００３５】
【発明の効果】以上説明したように、本発明によると、
多くの熱を発生するチップの全体にその熱を均一に分散
させる半導体パッケージを提供することができる。ま
た、チップ、熱媒介物質及び蓋体の間のインタフェース
に発生した熱的機械的ストレスを吸収する半導体パッケ
ージを提供することができる。
【図面の簡単な説明】
【図１】 蓋体を有する従来の半導体パッケージの斜視
図である。
【図２】 図１のＩ-Ｉで切断した断面図である。
【図３】 本発明の第１実施例による蓋体とＣＰＵチッ
プとの間に熱分散カバーを有する半導体パッケージを示
す断面図である。
【図４】 ＣＰＵチップの外周に沿って形成された、図
３に示した熱分散カーの部分切欠斜視図である。
【図５】 本発明の第２実施例による蓋体の内側面に熱
分散層が形成された半導体パッケージを示す断面図であ
る。
【図６】 図５に示した熱分散層の部分切欠斜視図であ
る。
【図７】 本発明の第３実施例による蓋体の内側面に熱
分散層が形成された半導体パッケージを示す断面図であ
る。
【図８】 図７に示した熱分散層の部分切欠斜視図であ
る。
【図９】 本発明の第４実施例による蓋体の内側面に熱
分散層が形成された半導体パッケージであって、蓋体と
基板の間の空間に充填剤が充填されたことを示す断面図
である。
【符号の説明】 １１０、２１０、３１０、４１０ 基板（パッケー
ジ基板） １２、１１２、２１２、４１２ 上部面 １４、１１４ 下部面 １２０、２２０、３２０、４２０ ＣＰＵチップ
（チップ） ２４、１２４ 電極バンプ １３０、２３０、３３０、４３０ 外部接続ピン １４０、２４０、３４０、４４０ 蓋体 １５６、２５６、３５６、４５６ ＴＩＭ ２００、３００、４００、５００ 半導体パッケー
ジ １６０ 熱分散カバー（熱分散手段） ２６０、３６０、４６０ 熱分散層（熱分散手段） ２６２ ＵＢＭ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 ▲ミン▼河 大韓民国忠清南道天安市雙龍洞1914番地 住公アパート402棟907號 (72)発明者 趙 泰濟 大韓民国忠清南道牙山市排芳面公須里282 −５番地 ハンドアパート103棟604號 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB21 BD11 BD16

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 活性面及び外面を有し、該活性面上に形
    成された複数の電極バンプを有するチップと、 上部面及び該上部面に対向する下部面を有し、該上部面
    に前記チップが電気的に連結されているパッケージ基板
    と、 前記チップの上部面に配置され、前記チップから発生す
    る熱を放出する蓋体と、 前記チップと前記蓋体との間に挿入され、前記チップか
    ら発生する熱を前記蓋体に伝達する熱媒介物質（ＴＩ
    Ｍ）と、 前記ＴＩＭと隣接し、前記チップと前記蓋体との間に挿
    入されて熱を分散する熱分散手段と、を備えることを特
    徴とする半導体パッケージ。
  2. 【請求項２】 前記熱分散手段は、ダイアモンド、黒
    鉛、合成シリコンよりなる群から選ばれることを特徴と
    する請求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記熱分散手段は、前記チップの前記活
    性面を除いた前記チップの前記外面の周りに形成された
    熱分散カバーであることを特徴とする請求項２に記載の
    半導体パッケージ。
  4. 【請求項４】 前記ＴＩＭは、はんだであって、前記蓋
    体の底面と前記熱分散カバーの下部面との間にＵＢＭ
    （Under Barrier Metal）をさらに備えることを特徴と
    する請求項３に記載の半導体パッケージ。
  5. 【請求項５】 前記熱分散手段は、前記ＴＩＭと対向す
    る前記蓋体の下部面に形成された熱分散層であることを
    特徴とする請求項２に記載の半導体パッケージ。
  6. 【請求項６】 前記蓋体と前記熱分散層との間にＵＢＭ
    をさらに備えることを特徴とする請求項５に記載の半導
    体パッケージ。
  7. 【請求項７】 前記蓋体は、アルミニウムから形成さ
    れ、前記ＵＢＭは、陽極処理法（anodizing method）に
    より形成されることを特徴とする請求項６に記載の半導
    体パッケージ。
  8. 【請求項８】 前記蓋体は、Ｃｕ、ＣｕＷ、ＡｌＳｉＣ
    又はＣｕＭｏから形成され、前記ＵＢＭは、メッキ法に
    より形成されることを特徴とする請求項６に記載の半導
    体パッケージ。
  9. 【請求項９】 前記蓋体は、Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ
    ３、ＡｌＮ又はＢｅＯから形成され、前記ＵＢＭは、ス
    パッタリングまたは蒸着法により形成されることを特徴
    とする請求項６に記載の半導体パッケージ。
  10. 【請求項１０】 前記ＴＩＭは、はんだであって、前記
    ＵＢＭは、前記蓋体の熱分散層及び前記チップの裏面に
    形成されることを特徴とする請求項６に記載の半導体パ
    ッケージ。
  11. 【請求項１１】 前記蓋体と前記基板との間のスペース
    は、充填剤で充填されていることを特徴とする請求項１
    に記載の半導体パッケージ。
  12. 【請求項１２】 フリップチップボンディングされた前
    記チップ及び前記基板は、アンダフィリング方法により
    提供されたエポキシ樹脂で充填されることを特徴とする
    請求項１１に記載の半導体パッケージ。
  13. 【請求項１３】 前記基板の前記下部面から延び、前記
    チップと電気的に連結された外部接続端子をさらに備え
    ることを特徴とする請求項１に記載の半導体パッケー
    ジ。
  14. 【請求項１４】 前記チップは、フリップチップ技術を
    用いて前記基板と電気的に連結されることを特徴とする
    請求項１に記載の半導体パッケージ。
  15. 【請求項１５】 前記熱分散手段は、約１０００Ｗ/ｍ
    Ｋ以上の熱伝導度を有し、約４．０以下の熱膨張係数を
    有する材料を含むことを特徴とする請求項１に記載の半
    導体パッケージ。
JP2002292954A 2001-10-05 2002-10-04 半導体パッケージ Expired - Fee Related JP4434564B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-061437 2001-10-05
KR10-2001-0061437A KR100447867B1 (ko) 2001-10-05 2001-10-05 반도체 패키지

Publications (2)

Publication Number Publication Date
JP2003124411A true JP2003124411A (ja) 2003-04-25
JP4434564B2 JP4434564B2 (ja) 2010-03-17

Family

ID=19714899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292954A Expired - Fee Related JP4434564B2 (ja) 2001-10-05 2002-10-04 半導体パッケージ

Country Status (3)

Country Link
US (2) US6952050B2 (ja)
JP (1) JP4434564B2 (ja)
KR (1) KR100447867B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269564A (ja) * 2005-03-22 2006-10-05 Sony Corp 半導体装置
JP2007173416A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 半導体装置
JP2011249684A (ja) * 2010-05-28 2011-12-08 Shinko Electric Ind Co Ltd 放熱用部品及びそれを備えた半導体パッケージ
JP4860695B2 (ja) * 2006-06-07 2012-01-25 富士通株式会社 半導体パッケージ

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6803654B1 (en) * 2003-06-25 2004-10-12 Advanced Thermal Technologies Heat-radiating device of chip
US7012326B1 (en) * 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
US20050121776A1 (en) * 2003-12-05 2005-06-09 Deppisch Carl L. Integrated solder and heat spreader fabrication
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
US8028531B2 (en) * 2004-03-01 2011-10-04 GlobalFoundries, Inc. Mitigating heat in an integrated circuit
WO2005096731A2 (en) * 2004-03-30 2005-10-20 Honeywell International Inc. Heat spreader constructions, integrated circuitry, methods of forming heat speader contruictions, and methods of forming integrated circuitry
JP4411123B2 (ja) * 2004-03-31 2010-02-10 新光電気工業株式会社 放熱板の製造方法
US20060091542A1 (en) * 2004-11-03 2006-05-04 Broadcom Corporation Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US7510108B2 (en) * 2005-07-26 2009-03-31 Delphi Technologies, Inc. Method of making an electronic assembly
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US20070076377A1 (en) * 2005-10-03 2007-04-05 Matteo Gravina Bi-Polar Thermal Managment
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US7652369B1 (en) * 2005-10-14 2010-01-26 Xilinx, Inc. Integrated circuit package and apparatus and method of producing an integrated circuit package
CN101410983B (zh) * 2006-03-30 2011-11-09 皇家飞利浦电子股份有限公司 辐射检测器阵列
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US8063482B2 (en) 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7439617B2 (en) * 2006-06-30 2008-10-21 Intel Corporation Capillary underflow integral heat spreader
US7446398B2 (en) * 2006-08-01 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bump pattern design for flip chip semiconductor package
TW200820401A (en) * 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
US20080142954A1 (en) * 2006-12-19 2008-06-19 Chuan Hu Multi-chip package having two or more heat spreaders
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
US7602060B2 (en) * 2007-06-25 2009-10-13 Intel Corporation Heat spreader in a flip chip package
US8143721B2 (en) 2007-06-29 2012-03-27 Intel Corporation Package substrate dynamic pressure structure
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
KR100982102B1 (ko) * 2008-06-10 2010-09-13 콘티넨탈 오토모티브 시스템 주식회사 자동차의 전자 패키지 장치
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
US20110057216A1 (en) * 2009-09-10 2011-03-10 Tong Hsing Electric Industries Ltd. Low profile optoelectronic device package
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
TWI490117B (zh) * 2010-11-24 2015-07-01 Nat Univ Tsing Hua 具氮化鋁薄膜之熱擴散元件及其製作方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US9190341B2 (en) * 2012-06-05 2015-11-17 Texas Instruments Incorporated Lidded integrated circuit package
KR101994931B1 (ko) 2012-07-19 2019-07-01 삼성전자주식회사 기억 장치
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
CN103255383B (zh) * 2013-04-03 2015-07-01 河南理工大学 一种铝基碳化硅复合材料表面镀层制备方法
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP5892184B2 (ja) * 2014-03-18 2016-03-23 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9997676B2 (en) 2014-05-14 2018-06-12 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
CN105098027A (zh) * 2014-05-14 2015-11-25 新世纪光电股份有限公司 发光元件封装结构及其制作方法
US10439111B2 (en) 2014-05-14 2019-10-08 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
TWI557952B (zh) 2014-06-12 2016-11-11 新世紀光電股份有限公司 發光元件
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN106549092A (zh) 2015-09-18 2017-03-29 新世纪光电股份有限公司 发光装置及其制造方法
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9812410B2 (en) * 2015-12-31 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lid structure for a semiconductor device package and method for forming the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI651870B (zh) 2016-10-19 2019-02-21 新世紀光電股份有限公司 發光裝置及其製造方法
US10177060B2 (en) 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
US10269669B2 (en) * 2016-12-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming the same
CN106986650B (zh) * 2017-04-07 2020-06-30 西安明科微电子材料有限公司 一种铝碳化硅材质的微波及混合电路管壳的制备方法
US10784423B2 (en) 2017-11-05 2020-09-22 Genesis Photonics Inc. Light emitting device
CN109755220B (zh) 2017-11-05 2022-09-02 新世纪光电股份有限公司 发光装置及其制作方法
SG10201810052WA (en) 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
CN109830465A (zh) * 2018-12-12 2019-05-31 南方科技大学 一种芯片封装结构及芯片封装方法
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
KR20210027567A (ko) 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
TWI722633B (zh) * 2019-10-31 2021-03-21 同欣電子工業股份有限公司 晶片封裝結構及晶片封裝模組
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
JP2022081872A (ja) * 2020-11-20 2022-06-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113594102A (zh) * 2021-07-26 2021-11-02 苏州通富超威半导体有限公司 散热盖及制作方法和芯片封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
JPH03173152A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体集積回路装置の製造方法
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
US5621615A (en) * 1995-03-31 1997-04-15 Hewlett-Packard Company Low cost, high thermal performance package for flip chips with low mechanical stress on chip
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
WO2001031082A1 (en) * 1999-10-28 2001-05-03 P1 Diamond, Inc. Improved diamond thermal management components
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269564A (ja) * 2005-03-22 2006-10-05 Sony Corp 半導体装置
JP4696621B2 (ja) * 2005-03-22 2011-06-08 ソニー株式会社 半導体装置
JP2007173416A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 半導体装置
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
JP4860695B2 (ja) * 2006-06-07 2012-01-25 富士通株式会社 半導体パッケージ
JP2011249684A (ja) * 2010-05-28 2011-12-08 Shinko Electric Ind Co Ltd 放熱用部品及びそれを備えた半導体パッケージ

Also Published As

Publication number Publication date
US7078800B2 (en) 2006-07-18
KR20030028980A (ko) 2003-04-11
US20050056928A1 (en) 2005-03-17
US6952050B2 (en) 2005-10-04
JP4434564B2 (ja) 2010-03-17
US20030067070A1 (en) 2003-04-10
KR100447867B1 (ko) 2004-09-08

Similar Documents

Publication Publication Date Title
JP2003124411A (ja) 半導体パッケージ
US7319051B2 (en) Thermally enhanced metal capped BGA package
US7190585B2 (en) Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
US6051888A (en) Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US7671466B2 (en) Semiconductor package having heat dissipating device with cooling fluid
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
JP4910439B2 (ja) 半導体装置
KR100443399B1 (ko) 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US20060220225A1 (en) Semiconductor packages and methods of manufacturing thereof
US7176563B2 (en) Electronically grounded heat spreader
US20230238302A1 (en) Semiconductor package having liquid-cooling lid
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
JPH08264688A (ja) 半導体用セラミックパッケージ
CN111554643A (zh) 用于倒装芯片球栅阵列的散热器设计
TWI285945B (en) Thermal-enhance semiconductor package and manufacturing method thereof
AU661846B2 (en) Semiconductor chip module and method for manufacturing the same
US20230069969A1 (en) Package for several integrated circuits
JPH0661368A (ja) フリップチップ型半導体装置
CN116072628A (zh) 用于增强芯片封装可靠性的散热盖板、封装结构及方法
JPS60154648A (ja) 半導体装置
JP2003023126A (ja) 半導体装置
JPH0290555A (ja) 半導体装置
TWI311360B (en) Flip chip package with high performance of heat dissipation
JPS61150250A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091222

R150 Certificate of patent or registration of utility model

Ref document number: 4434564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees