JPS60154648A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60154648A JPS60154648A JP1008684A JP1008684A JPS60154648A JP S60154648 A JPS60154648 A JP S60154648A JP 1008684 A JP1008684 A JP 1008684A JP 1008684 A JP1008684 A JP 1008684A JP S60154648 A JPS60154648 A JP S60154648A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- chip
- spacer
- package
- gel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は放熱性に優れたパンケージ構造の半導体装置に
関し、特にプラスチックパッケージに適用して好適な半
導体装置に関するものである。
関し、特にプラスチックパッケージに適用して好適な半
導体装置に関するものである。
半導体装置ではパッケージ内に封入した半導体チップか
ら発生される熱を効果的に放熱することがその特性を安
定に保持する土で必要である、」２かしながら、プラス
チックパッケージ型或いはＣＣＢ（’：Ｉントロールド
・コラップス９ボンデイング）型の半導体装置では、い
わゆる熱抵抗が大きく、効果的な放熱が期待できないと
いう問題がある。
ら発生される熱を効果的に放熱することがその特性を安
定に保持する土で必要である、」２かしながら、プラス
チックパッケージ型或いはＣＣＢ（’：Ｉントロールド
・コラップス９ボンデイング）型の半導体装置では、い
わゆる熱抵抗が大きく、効果的な放熱が期待できないと
いう問題がある。
即ち、プラスチックパッケージ型では、プリモールドし
ｆｔプラスチックのベースとキャップとでパッケージを
構成しているため、パッケージ自体の熱伝導率が極めて
低く、チップに発生した熱を有効にパッケージ外表面に
まで伝達イ“ることが困難で放熱性が低いものとなる。
ｆｔプラスチックのベースとキャップとでパッケージを
構成しているため、パッケージ自体の熱伝導率が極めて
低く、チップに発生した熱を有効にパッケージ外表面に
まで伝達イ“ることが困難で放熱性が低いものとなる。
また、ＣＣＢ型のものはパルプを介してチップを配線板
に取着しているので、チップに発生した熱はバンプを通
して配線板、更にパッケージへと伝達させて放熱しなけ
ればならず、特にバンプ、配線板における熱抵抗が太き
いために放熱性が低いものとなっている。
に取着しているので、チップに発生した熱はバンプを通
して配線板、更にパッケージへと伝達させて放熱しなけ
ればならず、特にバンプ、配線板における熱抵抗が太き
いために放熱性が低いものとなっている。
このため、特にＣＣＢ型のものではＥｌｅｃｔｒｏｎｉ
ｃｓ／Ｊｕｎｅ １６．１９８２のＰ１４３〜１４６に
新たな放熱手段が示されている。また、本願出願人によ
ってパッケージベースや配線板に熱伝導性の高い０．５
〜３５重量％のべＩＪ ＩＪウムを含む５ｉＣ（炭什シ
リコン）焼結体を使用する試みもなされている。しかし
、これらは構造が複雑であったり価格が極めて高い。近
年の大チップ化に伴ないチップ発熱量が犬になると、従
来のセラミ’７りを使用したパッケージにおいても放熱
性の問題が再検討されなければならない。
ｃｓ／Ｊｕｎｅ １６．１９８２のＰ１４３〜１４６に
新たな放熱手段が示されている。また、本願出願人によ
ってパッケージベースや配線板に熱伝導性の高い０．５
〜３５重量％のべＩＪ ＩＪウムを含む５ｉＣ（炭什シ
リコン）焼結体を使用する試みもなされている。しかし
、これらは構造が複雑であったり価格が極めて高い。近
年の大チップ化に伴ないチップ発熱量が犬になると、従
来のセラミ’７りを使用したパッケージにおいても放熱
性の問題が再検討されなければならない。
本発明の目的はプラスチック型、ＣＣＢ素子型はもとよ
りこれら以外の半導体装置においてもパッケージの熱抵
抗の低減を図り、これにより放熱性の極めて高い半導体
装置を提供することにある。
りこれら以外の半導体装置においてもパッケージの熱抵
抗の低減を図り、これにより放熱性の極めて高い半導体
装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細の記述および添付図面からあきらかになるであろ
う。
本明細の記述および添付図面からあきらかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単１゛（説明すれば、下記のとおりである。
を簡単１゛（説明すれば、下記のとおりである。
すなわち、パッケージ内に装置した半導体チップを物う
ようにシリコンゲルを被着すると共に、パッケージキャ
ップを金属材にて形成し２かつこの金属キャップの内面
を前記シリコンゲルに接触した構成とすることにより、
チップに発生した熱はシリコンゲルを介して直ちに金属
キャンプに伝達されここから効果的に放Ｆされることに
なり、これにより放熱性の高い半導体構造を容易に得る
ことができる。
ようにシリコンゲルを被着すると共に、パッケージキャ
ップを金属材にて形成し２かつこの金属キャップの内面
を前記シリコンゲルに接触した構成とすることにより、
チップに発生した熱はシリコンゲルを介して直ちに金属
キャンプに伝達されここから効果的に放Ｆされることに
なり、これにより放熱性の高い半導体構造を容易に得る
ことができる。
〔実施例１〕
第１図は本発明をバンプ（突起）電極を用いてフェイス
ダウンボンディングしたフリンブチ、プ型の半導体装置
に適用した実施例である。ノ＜、ケージベース１は熱伝
導率が比較的高い０５〜３５重量％のベリリウムを含む
ホットプレスされたＳｉＣから構成され、このベース１
の上面中央にはベース１と同一材料からなるその上面に
Ａｌｌ配線を形成した配線板２を固着している。この固
着にはＡｕ−８ｎ、ｐｂ−８ｎ等の低融点金属をペース
ト材として利用できる。また、前記ベース１の周辺には
外部導出リード３を低融点ガラス４を用いて固着してし
・）る。そして、前記配線板２の上には半田バンプ５ａ
を有するチップ５をバンプ５ａを用いて直接的に装着し
、かつ配線板２と前記外部導出リード３とは夫々ボンデ
ィングワイヤ６にて相互に接続を行なっている。更に、
前記外部導出リード３上にはムライト材からなるスペー
サ７を固着した上で、これに囲まれるベースＩ Ｉ：に
シリコンゲル８を充填し、このシリコンゲル８により少
なくとも前記チップ５を覆っている。しかる上で、前記
スペーサ７上に金属製のキャップ９を載せてこれを一体
的に固着し、このキャップ９によりパッケージ内部の封
止を行なっている。このとき、キャップ９はその内面に
前記シリコンゲル８が直接接触するように構成すること
が肝要である。この場合、キャンプ９の中央部を下方に
向けて凸状に成形し、この下方凸部９ａをシリコンゲル
８に接触させる構成が採用できる。キャンプ９にはＡｌ
、Ｃｕ等種々の金属材が利用でき、その固着にも低融点
金属やガラス等が利用できる。
ダウンボンディングしたフリンブチ、プ型の半導体装置
に適用した実施例である。ノ＜、ケージベース１は熱伝
導率が比較的高い０５〜３５重量％のベリリウムを含む
ホットプレスされたＳｉＣから構成され、このベース１
の上面中央にはベース１と同一材料からなるその上面に
Ａｌｌ配線を形成した配線板２を固着している。この固
着にはＡｕ−８ｎ、ｐｂ−８ｎ等の低融点金属をペース
ト材として利用できる。また、前記ベース１の周辺には
外部導出リード３を低融点ガラス４を用いて固着してし
・）る。そして、前記配線板２の上には半田バンプ５ａ
を有するチップ５をバンプ５ａを用いて直接的に装着し
、かつ配線板２と前記外部導出リード３とは夫々ボンデ
ィングワイヤ６にて相互に接続を行なっている。更に、
前記外部導出リード３上にはムライト材からなるスペー
サ７を固着した上で、これに囲まれるベースＩ Ｉ：に
シリコンゲル８を充填し、このシリコンゲル８により少
なくとも前記チップ５を覆っている。しかる上で、前記
スペーサ７上に金属製のキャップ９を載せてこれを一体
的に固着し、このキャップ９によりパッケージ内部の封
止を行なっている。このとき、キャップ９はその内面に
前記シリコンゲル８が直接接触するように構成すること
が肝要である。この場合、キャンプ９の中央部を下方に
向けて凸状に成形し、この下方凸部９ａをシリコンゲル
８に接触させる構成が採用できる。キャンプ９にはＡｌ
、Ｃｕ等種々の金属材が利用でき、その固着にも低融点
金属やガラス等が利用できる。
以上の構成πよれば、チップ５にｉｄシリコンゲル８が
被着されかつシリコンゲル８＆″ｉ金属製キヤ７ブ９に
接触しているので、千ノフ５に発生した熱はシリコンゲ
ル８を通して直ちにキャップ９に伝達され、ここから外
部に放散される。したがって、バンプ５ａ、配線板２お
よびベース】を通して放散さねる熱経路に比較して熱抵
抗を格段に小さくでき、良好な放熱効果を得ることがで
きる。
被着されかつシリコンゲル８＆″ｉ金属製キヤ７ブ９に
接触しているので、千ノフ５に発生した熱はシリコンゲ
ル８を通して直ちにキャップ９に伝達され、ここから外
部に放散される。したがって、バンプ５ａ、配線板２お
よびベース】を通して放散さねる熱経路に比較して熱抵
抗を格段に小さくでき、良好な放熱効果を得ることがで
きる。
〔実施例２〕
第２図は本発明をプラスチックパッケージ型の半導体装
置に適用した実施例でｐ）る。樹脂４．３．’ｙ ｖ−
、プラスチック材をプレモールドしてなるベース１１の
中央凹部底面には、シリコンゴム系の接着材を用いて半
導体チップ１２を固着している。また、ベース１１の上
面周囲にはリード１３を形成し、ベース１１の下方に突
設した外部導出ピン１４に導通接続している。そして、
前記チップ１２とリード１３とをボンディングワイヤ１
５にて接続している。前記ベース１１の周辺上にはプラ
スチック、好ましくは金属からなるスペーサ１６を低触
点ガラス１７等により固着し、このスペーサ１６で囲ま
れる前記ベース１１上にシリコンゲル１８を充填してい
る。このシリコンゲル１８は前記チップ１２を覆うよう
に設けており、しかもその周辺部において前記スペーサ
１６に接触されている。
置に適用した実施例でｐ）る。樹脂４．３．’ｙ ｖ−
、プラスチック材をプレモールドしてなるベース１１の
中央凹部底面には、シリコンゴム系の接着材を用いて半
導体チップ１２を固着している。また、ベース１１の上
面周囲にはリード１３を形成し、ベース１１の下方に突
設した外部導出ピン１４に導通接続している。そして、
前記チップ１２とリード１３とをボンディングワイヤ１
５にて接続している。前記ベース１１の周辺上にはプラ
スチック、好ましくは金属からなるスペーサ１６を低触
点ガラス１７等により固着し、このスペーサ１６で囲ま
れる前記ベース１１上にシリコンゲル１８を充填してい
る。このシリコンゲル１８は前記チップ１２を覆うよう
に設けており、しかもその周辺部において前記スペーサ
１６に接触されている。
そして、前記スペーサ１６上に金属製のキャップ１９を
固着して内部を封止しているが、このときキャップ１９
の内面が前記シリコンゲル１８に接触されるように構成
している。この場合でもキャップ１９の中央部に下向き
の凸部１９ａを形成してもよい。
固着して内部を封止しているが、このときキャップ１９
の内面が前記シリコンゲル１８に接触されるように構成
している。この場合でもキャップ１９の中央部に下向き
の凸部１９ａを形成してもよい。
本実施例にあっても、チップ１２に発生した熱はシリコ
ンゲル１８を通して直ちに金属製キャップ１９に伝達さ
れるため、効率のよい放熱を行なうことができる。また
、本例ではスペーサ１６にも金属材を使用できるので、
シリコンゲル１８に伝達された熱をスペーサ１６を通し
ても放熱でき、効果を更に太きくできる。
ンゲル１８を通して直ちに金属製キャップ１９に伝達さ
れるため、効率のよい放熱を行なうことができる。また
、本例ではスペーサ１６にも金属材を使用できるので、
シリコンゲル１８に伝達された熱をスペーサ１６を通し
ても放熱でき、効果を更に太きくできる。
〔実施例３〕
第３図および第４図は夫々前記第１図および第２図の実
施例の変形例であり、キャンプ一部を変形したものであ
る。なお、各図において第１図。
施例の変形例であり、キャンプ一部を変形したものであ
る。なお、各図において第１図。
第２図と同一部分には同一符号を付して説明は省略する
。
。
即ち、第３図の例ではキャップ９の土面に複数枚の放熱
フィン１０を立設し、キャップ９の放熱面積の増大を図
って放熱効果の向上を達成している。捷た、第４図の例
も同様にキャンプ１９に放熱フィン２０を立設し、更に
スペーサ１６にも放熱フィン２１を形成している。
フィン１０を立設し、キャップ９の放熱面積の増大を図
って放熱効果の向上を達成している。捷た、第４図の例
も同様にキャンプ１９に放熱フィン２０を立設し、更に
スペーサ１６にも放熱フィン２１を形成している。
〔効果）
（１）ハラケージ内に装着した半導体チップを覆うよう
にシリコンゲルを被着すると共に、キャップを金属材に
て形成しかつその内面が前記シリコンゲル罠接着される
ように構成しているので、チップに発生した熱はシリコ
ンゲルを通して直ちにキャップに伝達されかつこれから
放熱されるので、パフケージとしての熱抵抗を低減して
良好な放熱効果を得ることができる。
にシリコンゲルを被着すると共に、キャップを金属材に
て形成しかつその内面が前記シリコンゲル罠接着される
ように構成しているので、チップに発生した熱はシリコ
ンゲルを通して直ちにキャップに伝達されかつこれから
放熱されるので、パフケージとしての熱抵抗を低減して
良好な放熱効果を得ることができる。
（２） チップの熱はシリコンゲルおよび金属キャップ
を通して放熱されるのでパッケージベースの材質の熱伝
導率に抱らず良好な放熱効果が得られ、プラスチック、
セラミンク、ＳｉＣ等のパフケージにおいても放熱効果
の高い半導体装置を得ることができる。
を通して放熱されるのでパッケージベースの材質の熱伝
導率に抱らず良好な放熱効果が得られ、プラスチック、
セラミンク、ＳｉＣ等のパフケージにおいても放熱効果
の高い半導体装置を得ることができる。
（３）プラスチ、クバンケージの放熱を高め得るので、
低コストなプラスチックパンケージの実用性を高め、半
導体装備の低コスト化を達成できる〜（４） キャップ
の中央を下方に曲設しているので、キャップとチップと
の間隔を小さくして熱放散速度を増大できる。
低コストなプラスチックパンケージの実用性を高め、半
導体装備の低コスト化を達成できる〜（４） キャップ
の中央を下方に曲設しているので、キャップとチップと
の間隔を小さくして熱放散速度を増大できる。
（５）キャンプに放熱フィンを設けているので放熱性を
更に向′上できる、 以上本発明νよってなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のでになく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、パンケージベ
ースの形状や構造および材質、更には外部導出リードの
構造、ギヤ。
更に向′上できる、 以上本発明νよってなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のでになく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、パンケージベ
ースの形状や構造および材質、更には外部導出リードの
構造、ギヤ。
プの取付構造等は前例以外の種々の構造が採用できる、
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるプラスチック型とＣ
ＣＢチップ型の半導体装置に適用した場合について説明
したが、それに限定されるものではなく、セラミックや
その外のパッケージ構造のものに適用することもできる
。
をその背景となった利用分野であるプラスチック型とＣ
ＣＢチップ型の半導体装置に適用した場合について説明
したが、それに限定されるものではなく、セラミックや
その外のパッケージ構造のものに適用することもできる
。
第１図は本発明の半導体装置の断面図。
第２図は他の実施例の断面図、
第３図は第１図の変形例の断面図、
第４図Ｉ″ｉ第２図の変形例の断面図である。
１・・・ベース、２・・・配線板、３・・・外部埒出リ
ード、訃＝チップ、６・・・ボンディングワイヤ、７・
・・スペーサ、８・・・シリコンゲル、９・・・金属キ
ャップ、９ａ・・・凸部、１０・・・放熱フィン、１１
・・・ベース、】２・・・チップ、１４・・外部導出リ
ード、１５・・・ボンディングワイヤ、１６・・・スペ
ーサ、１８・・・シリコンゲル、１９・・・金属ギヤ、
ノブ、１９ａ・・・凸部、２０．２１・・・放熱フィン
。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
ード、訃＝チップ、６・・・ボンディングワイヤ、７・
・・スペーサ、８・・・シリコンゲル、９・・・金属キ
ャップ、９ａ・・・凸部、１０・・・放熱フィン、１１
・・・ベース、】２・・・チップ、１４・・外部導出リ
ード、１５・・・ボンディングワイヤ、１６・・・スペ
ーサ、１８・・・シリコンゲル、１９・・・金属ギヤ、
ノブ、１９ａ・・・凸部、２０．２１・・・放熱フィン
。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体チップを内装したパッケージ内に、このチッ
プを覆うようにシリコンゲルを充填する一方、パッケー
ジのキャンプには金属製キャップを使用し、この金属キ
ャップの内面な前記シリコンゲルた接触させたことを特
徴とする半導体装置。 ２、金属キャップを下方に凸状に形成し、この凸部の内
面に前記シリコンゲルを接触させてなる特許請求の範囲
第１項記載の半導体装置、３、パッケージはプラスチッ
ク製のベースからなる特許請求の範囲第１項又は第２項
記載の半導体装置。 ４、チップはフリップチップ型のチップである特許請求
の範囲第１項又は第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008684A JPS60154648A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008684A JPS60154648A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154648A true JPS60154648A (ja) | 1985-08-14 |
Family
ID=11740526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1008684A Pending JPS60154648A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154648A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948047A3 (en) * | 1998-03-20 | 1999-12-22 | Caesar Technology Inc. | Electronic component cooling arrangement |
| US6849940B1 (en) * | 2000-11-20 | 2005-02-01 | Ati Technologies, Inc. | Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same |
| US6911724B1 (en) * | 2001-09-27 | 2005-06-28 | Marvell International Ltd. | Integrated chip package having intermediate substrate with capacitor |
| US7215022B2 (en) | 2001-06-21 | 2007-05-08 | Ati Technologies Inc. | Multi-die module |
-
1984
- 1984-01-25 JP JP1008684A patent/JPS60154648A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948047A3 (en) * | 1998-03-20 | 1999-12-22 | Caesar Technology Inc. | Electronic component cooling arrangement |
| US6849940B1 (en) * | 2000-11-20 | 2005-02-01 | Ati Technologies, Inc. | Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same |
| US7215022B2 (en) | 2001-06-21 | 2007-05-08 | Ati Technologies Inc. | Multi-die module |
| US6911724B1 (en) * | 2001-09-27 | 2005-06-28 | Marvell International Ltd. | Integrated chip package having intermediate substrate with capacitor |
| US6979894B1 (en) * | 2001-09-27 | 2005-12-27 | Marvell International Ltd. | Integrated chip package having intermediate substrate |
| US6995463B1 (en) * | 2001-09-27 | 2006-02-07 | Marvell International Ltd. | Integrated chip package having intermediate substrate and multiple semiconductor chips |
| US8525317B1 (en) | 2001-09-27 | 2013-09-03 | Marvell International Ltd. | Integrated chip package having intermediate substrate with capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US5227663A (en) | Integral dam and heat sink for semiconductor device assembly | |
| US5777847A (en) | Multichip module having a cover wtih support pillar | |
| US7078800B2 (en) | Semiconductor package | |
| US5710459A (en) | Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6051888A (en) | Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package | |
| US7319051B2 (en) | Thermally enhanced metal capped BGA package | |
| US9449903B2 (en) | Ball grid array package with improved thermal characteristics | |
| JPS6376444A (ja) | チツプキヤリア | |
| JP2001110926A (ja) | フリップチップパッケージ | |
| JPS60154648A (ja) | 半導体装置 | |
| JPH0134351Y2 (ja) | ||
| JPS62150837A (ja) | 半導体装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH06104355A (ja) | 冷却液封入型半導体装置 | |
| JPS5923531A (ja) | 半導体装置 | |
| JPH0290555A (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPS62194653A (ja) | 半導体装置 | |
| JPH0312955A (ja) | 半導体装置 | |
| JP2626631B2 (ja) | 半導体装置 | |
| JPS60132350A (ja) | 樹脂封止半導体装置 |