KR101332866B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101332866B1
KR101332866B1 KR1020120015799A KR20120015799A KR101332866B1 KR 101332866 B1 KR101332866 B1 KR 101332866B1 KR 1020120015799 A KR1020120015799 A KR 1020120015799A KR 20120015799 A KR20120015799 A KR 20120015799A KR 101332866 B1 KR101332866 B1 KR 101332866B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat dissipation
interface material
substrate
present
Prior art date
Application number
KR1020120015799A
Other languages
English (en)
Other versions
KR20130094502A (ko
Inventor
박준영
정진숙
성경술
이서원
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120015799A priority Critical patent/KR101332866B1/ko
Priority to US13/725,645 priority patent/US8981550B2/en
Publication of KR20130094502A publication Critical patent/KR20130094502A/ko
Application granted granted Critical
Publication of KR101332866B1 publication Critical patent/KR101332866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 기판에 탑재된 반도체 칩과 그 위에 적층되는 열방출용 리드(lid) 간의 접착 고정력을 향상시켜 열방출 성능의 신뢰성을 향상시킬 수 있도록 한 반도체 장치 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 기판에 탑재된 반도체 칩의 상면에 걸쳐 열전달 효과가 우수한 서멀 인터페이스 재료를 도포하되, 반도체 칩의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료를 도포하여 반도체 칩의 상면에 적층되는 열방출용 리드(lid)가 견고한 접착 고정상태를 유지할 수 있도록 함으로써, 열방출 성능의 신뢰성을 향상시킬 수 있도록 한 반도체 장치 및 그 제조 방법을 제공하고자 한 것이다.

Description

반도체 장치{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 기판에 탑재된 반도체 칩과 그 위에 적층되는 열방출용 리드(lid) 간의 접착 고정력을 향상시켜 열방출 성능의 신뢰성을 향상시킬 수 있도록 한 반도체 장치 및 그 제조 방법에 관한 것이다.
각종 전자기기의 마더보드 등에 탑재되는 반도체 장치 즉, 반도체 패키지는 그 용도에 따라 여러가지 형태로 설계되어 제작되고 있지만, 기본적으로 기판과, 기판에 실장된 반도체 칩과, 반도체 칩과 기판 간을 연결하는 도전수단과, 기판으로부터 외부로 신호를 입출력시키는 입출력단자 등을 포함하여 구성되어 있다.
최근에는 전자기기의 소형화, 고집적화 및 고성능화 등에 따라, 반도체 패키지의 동작속도는 크게 증가하고, 동시에 그 크기는 감소되는 추세에 있으며, 칩의 고집적화 및 고속화 동작에 따라 반도체 패키지의 내부 온도는 필연적으로 증가될 수 밖에 없다.
이렇게 반도체 패키지의 내부 온도가 증가하면, 패키지내에 탑재되는 칩에 열적 스트레스(stress)가 작용함으로써, 칩 회로의 오동작 및 동작속도 감소 등의 현상이 초래될 수 있다.
첨부한 도 4는 종래의 반도체 패키지를 나타내는 단면도로서, 열방출 효과를 높이는 동시에 크기를 줄일 수 있는 구조로 제작된다.
즉, 기존에는 기판과 반도체 칩을 도전성 와이어로 연결함에 따라, 반도체 칩의 상부쪽 및 바깥쪽 방향으로 도전성 와이어의 루프 하이트(Loop Hight)가 형성되어, 오히려 반도체 패키지의 크기를 증가시키는 원인이 되었지만, 도 4에서 보듯이 반도체 칩(14)의 일면에 형성된 본딩패드에 금속 재질의 범프(12)를 도금공정으로 직접 형성하고, 이 범프(12)를 기판(10)의 전도성패턴에 직접 도전 가능하게 연결시킴으로써, 크기를 크게 감소시킬 수 있는 반도체 패키지가 제조되고 있다.
특히, 도 4에 도시된 패키지의 경우, 열방출 효과를 얻기 위하여 중앙부가 반도체 칩(14)의 상면에 밀착 고정되는 동시에 그 테두리단이 기판(10)에 접착되는 열방출용 리드(16: lid)를 포함하고 있다.
이때, 도 5에서 보듯이 반도체 칩의 상면에 열전달 효과가 우수한 에폭시 수지계열의 서멀 인터페이스 재료(18, TIM: Thermal Interface Material)가 도포된 후, 그 위에 열방출용 리드(16)가 부착된다.
따라서, 반도체 칩(14)에서 발생되는 열은 범프(12)를 매개로 연결된 기판(10)을 통하여 일부가 외부로 방출되지만, 대부분의 열은 반도체 칩(14)과 직접 밀착되어 있는 열방출용 리드(16)를 통하여 외부로 방출된다.
그러나, 상기 서멀 인터페이스 재료는 열전달 효과는 우수하나, 접착력이 떨어져 열방출용 리드가 반도체 칩의 상면으로부터 박리되는 디라미네이션(delamination) 현상이 발생되는 문제점이 있었다.
특히, 반도체 칩의 상면에서 각 코너부분으로부터 열방출용 리드가 박리되는 현상이 집중되고 있다.
이렇게 열방출용 리드가 반도체 칩으로부터 박리되면 반도체 칩에서 발생된 열을 외부로 방출시키는 효과가 떨어질 수 밖에 없는 문제점이 따르게 된다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 기판에 탑재된 반도체 칩의 상면에 걸쳐 열전달 효과가 우수한 서멀 인터페이스 재료를 도포하되, 반도체 칩의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료를 도포하여 반도체 칩의 상면에 적층되는 열방출용 리드(lid)가 견고한 접착 고정상태를 유지할 수 있도록 함으로써, 열방출 성능의 신뢰성을 향상시킬 수 있도록 한 반도체 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 기판에 범프를 매개로 도전 가능하게 부착된 반도체 칩과, 반도체 칩의 상면 및 기판의 상면 테두리 부분에 부착되는 열방출용 리드를 포함하는 반도체 장치에 있어서, 상기 반도체 칩의 상면에 걸쳐 열전달 효과가 우수한 서멀 인터페이스 재료를 도포하되, 반도체 칩의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료를 함께 도포하여, 열방출용 리드(lid)가 서멀 인터페이스 재료와 접합되는 동시에 어드헤시브 인터페이스 재료에 접착 고정되도록 한 것을 특징으로 하는 반도체 장치를 제공한다.
본 발명의 일 실시예로서, 상기 어드헤시브 인터페이스 재료는 반도체 칩의 상면에서 각 코너부분에 도포되는 것을 특징으로 한다.
본 발명의 다른 실시예로서, 상기 어드헤시브 인터페이스 재료는 반도체 칩의 상면에서 각 모서리 부분에 도포되는 것을 특징으로 한다.
본 발명의 또 다른 실시예로서, 상기 어드헤시브 인터페이스 재료는 반도체 칩의 상면에서 중앙부분과, 각 코너 및 모서리 부분에 동시에 도포되는 것을 특징으로 한다.
바람직하게는, 상기 어드헤시브 인터페이스 재료는 원형, 타원형, 모서리가 라운드된 다각형 형상으로 도포되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 기판에 탑재된 반도체 칩의 상면에 걸쳐 열전달 효과가 우수한 서멀 인터페이스 재료를 도포하되, 반도체 칩의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료를 함께 도포하여, 반도체 칩의 상면에 적층되는 열방출용 리드(lid)를 견고하게 접착 고정시킬 수 있고, 그에 따라 열방출용 리드가 반도체 칩으로부터 박리되는 기존 문제점을 해결하여 열방출 성능의 신뢰성을 향상시킬 수 있다.
도 1 및 도 2는 본 발명에 따른 반도체 장치 및 그 제조 방법을 나타내는 도면,
도 3은 본 발명에 따른 반도체 장치로서, 어드헤시브 인터페이스 재료를 도포하는 여러 실시예를 나타낸 사시도,
도 4 및 도 5는 종래의 반도체 장치 및 그 제조 방법을 설명하는 도면.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 반도체 칩의 상면에 열방출용 리드를 부착할 때, 열전달 효과가 우수한 서멀 인터페이스 재료를 반도체 칩의 상면에 도포하되, 반도체 칩의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료를 함께 도포하여, 반도체 칩의 상면에 적층되는 열방출용 리드(lid)가 견고한 접착 고정상태를 유지할 수 있도록 한 점에 주안점이 있다.
첨부한 도 1에 도시된 바와 같이, 반도체 칩(14)의 일면에 형성된 본딩패드에 금속 재질의 범프(12)가 도금공정에 의하여 직접 형성되고, 이 범프(12)를 기판(10)의 전도성패턴에 직접 도전 가능하게 연결시킴으로써, 크기를 크게 감소시킬 수 있는 반도체 패키지가 완성된다.
이때, 반도체 칩(14)에서 발생되는 열을 외부로 효과적으로 배출시킬 수 있도록 평평한 플레이트와 이 플레이트의 사방에 일체로 형성된 다리로 구성된 열방출용 리드(16)가 반도체 칩(14)에 밀착된다.
즉, 상기 열방출용 리드(16)의 평평한 플레이트가 반도체 칩(14)의 상면에 밀착 고정되는 동시에 열방출용 리드(16)의 테두리단인 다리가 기판(10)에 접착 고정된다.
특히, 상기 열방출용 리드(16)를 부착하기 전에, 첨부한 도 2에서 보듯이 반도체 칩(14)의 상면에는 당업자에게 잘 알려진 통상의 서멀 인터페이스 재료 즉, 열전달 효과가 우수한 에폭시 수지계열의 서멀 인터페이스 재료(18, TIM: Thermal Interface Material)가 도포되고, 이와 함께 반도체 칩(14)의 상면 일부분에는 당업자에게 잘 알려진 통상의 어드헤시브 즉, 접착력이 우수한 어드헤시브 인터페이스 재료(20)를 함께 도포된 후, 그 위에 열방출용 리드(16)가 부착된다.
보다 상세하게는, 상기 반도체 칩(14)의 상면에 걸쳐 열전달 효과가 우수한 서멀 인터페이스 재료(18)를 도포하되, 반도체 칩(14)의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료(20)를 함께 도포하여, 열방출용 리드(16)가 서멀 인터페이스 재료(18)와 열전달 가능하게 접합되는 동시에 어드헤시브 인터페이스 재료(20)에 접착 고정되도록 한다.
이때, 상기 열방출용 리드(16)의 다리가 부착되는 기판(10)의 상면 테두리 영역에도 접착력이 우수한 어드헤시브 인터페이스 재료(20) 또는 접착력은 다소 떨어지지만 열절달 효과가 우수한 서멀 인터페이스 재료(18)가 도포되어 기판(10)에 대한 열방출용 리드(16)의 다리 부분이 부착 고정된다.
따라서, 반도체 칩(14)에서 발생되는 열은 범프(12)를 매개로 연결된 기판(10)을 통하여 일부가 외부로 방출되지만, 대부분의 열은 서멀 인터페이스 재료(18)를 매개로 반도체 칩(14)과 밀착되어 있는 열방출용 리드(16)를 통하여 외부로 배출된다.
물론, 상기 어드헤시브 인터페이스 재료(20)는 열방출용 리드(16)를 견고하게 고정시키는 것이 주된 역할이고, 열전달 효과는 서멀 인터페이스 재료(18)에 비하여 다소 떨어지지만, 반도체 칩(14)에서 발생된 열을 열방출용 리드(16)쪽으로 전달하는 역할도 수행하게 된다.
본 발명의 일 실시예에 따르면, 도 3의 (a) 및 (c)에서 보듯이 상기 어드헤시브 인터페이스 재료(20)는 서멀 인터페이스 재료(18)에 비하여 열방출 효과가 다소 떨어지므로, 반도체 칩(14)의 상면에서 각 코너부분에만 원형 또는 타원형으로 도포하여 열방출용 리드(16)를 견고하게 접착하여 잡아주도록 하고, 나머지 반도체 칩의 전체 표면에 걸쳐 열방출을 위한 주된 역할을 하는 서멀 인터페이스 재료(18)를 도포하여 열방출용 리드(16)를 통한 열방출이 용이하게 이루어질 수 있도록 한다.
본 발명의 다른 실시예에 따르면, 도 3의 (d)에서 보듯이 상기 어드헤시브 인터페이스 재료(20)는 서멀 인터페이스 재료(18)에 비하여 열방출 효과가 다소 떨어지므로, 반도체 칩(14)의 상면에서 사방 모서리 부분에만 도포하여 열방출용 리드(16)를 견고하게 접착하여 잡아주도록 하고, 나머지 반도체 칩의 전체 표면에 걸쳐 열방출을 위한 주된 역할을 하는 서멀 인터페이스 재료(18)를 도포하여 열방출용 리드(16)를 통한 열방출이 용이하게 이루어질 수 있도록 한다.
본 발명의 또 다른 실시예에 따르면, 도 3의 (b)에서 보듯이 상기 어드헤시브 인터페이스 재료(20)는 서멀 인터페이스 재료(18)에 비하여 열방출 효과가 다소 떨어지므로, 반도체 칩(14)의 상면에서 중앙부분과, 각 코너 및 모서리 부분에 동시에 도포하여 열방출용 리드(16)를 보다 견고하게 접착하여 잡아주도록 하고, 나머지 반도체 칩의 전체 표면에 걸쳐 열방출을 위한 주된 역할을 하는 서멀 인터페이스 재료(18)를 도포하여 열방출용 리드(16)를 통한 열방출이 용이하게 이루어질 수 있도록 한다.
이렇게 반도체 칩(14)의 상면에 서멀 인터페이스 재료(18)와 함께 도포되는 어드헤시브 인터페이스 재료(20)는 원형, 타원형, 모서리가 라운드된 다각형 형상으로 도팅하듯이 도포함으로써, 열방출용 리드(16)의 접합시 도팅된 어드헤시브 인터페이스 재료(20)가 퍼지면서 열방출용 리드(16)에 용이하게 접착되도록 한다.
이와 같이, 기판(10)에 탑재된 반도체 칩(14)의 상면에 걸쳐 열전달 효과가 우수한 서멀 인터페이스 재료(18)를 도포하되, 반도체 칩의 일부 영역에 접착력이 우수한 어드헤시브 인터페이스 재료(20)를 함께 도포하여 반도체 칩(14)의 상면에 적층되는 열방출용 리드(16)를 견고하게 접착 고정시킬 수 있고, 그에 따라 열방출용 리드(16)가 반도체 칩(14)으로부터 박리되는 현상을 방지하여 열방출 성능의 신뢰성을 향상시킬 수 있다.
의견 : 서멀 인터페이스 재료와 어드헤시브 인터페이스 재료에 대한 구체적인 예를 기재해 주시기 바랍니다(예문: 열전도성 에폭시를 주성분으로 하고, 여기에 어떤 성분이 포함되어 열전도성이 우수한 특성을 갖는다)
10 : 기판
12 : 범프
14 : 반도체 칩
16 : 열방출용 리드
18 : 서멀 인터페이스 재료
20 : 어드헤시브 인터페이스 재료

Claims (5)

  1. 기판(10)에 범프(12)를 매개로 도전 가능하게 부착된 반도체 칩(14)과, 반도체 칩(14)의 상면 및 기판(10)의 상면 테두리 부분에 부착되는 열방출용 리드(16)를 포함하는 반도체 장치에 있어서,
    상기 반도체 칩(14)의 상면에 걸쳐 열전달 효과를 갖는 서멀 인터페이스 재료(18)를 도포하되, 반도체 칩(14)의 상면에서 각 코너 및 모서리 부분에는 원형, 타원형, 모서리가 라운드된 다각형 형상 중 선택된 하나의 형상으로 접착력을 갖는 어드헤시브 인터페이스 재료(20)를 함께 도포하여, 열방출용 리드(lid)가 서멀 인터페이스 재료(18)와 열전달 가능하게 접합되는 동시에 어드헤시브 인터페이스 재료(20)에 접착 고정되도록 한 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
KR1020120015799A 2012-02-16 2012-02-16 반도체 장치 KR101332866B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120015799A KR101332866B1 (ko) 2012-02-16 2012-02-16 반도체 장치
US13/725,645 US8981550B2 (en) 2012-02-16 2012-12-21 Semiconductor package with alternating thermal interface and adhesive materials and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120015799A KR101332866B1 (ko) 2012-02-16 2012-02-16 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130094502A KR20130094502A (ko) 2013-08-26
KR101332866B1 true KR101332866B1 (ko) 2013-11-22

Family

ID=48981651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120015799A KR101332866B1 (ko) 2012-02-16 2012-02-16 반도체 장치

Country Status (2)

Country Link
US (1) US8981550B2 (ko)
KR (1) KR101332866B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
JP6261352B2 (ja) * 2014-01-23 2018-01-17 新光電気工業株式会社 カーボンナノチューブシート及び半導体装置とカーボンナノチューブシートの製造方法及び半導体装置の製造方法
FR3023975A1 (fr) * 2014-07-18 2016-01-22 Thales Sa Dispositif d'interface thermique avec joint microporeux capable d'empecher la migration de graisse thermique
US9728510B2 (en) 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11031319B2 (en) * 2016-10-06 2021-06-08 Hewlett-Packard Development Company, L.P. Thermal interface materials with adhesive selant for electronic components
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
KR102566974B1 (ko) 2018-07-11 2023-08-16 삼성전자주식회사 반도체 패키지
US11062971B2 (en) * 2019-01-08 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method and equipment for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950024313A (ko) * 1994-01-11 1995-08-21 김광호 고 열방출용 반도체 패키지
KR200179419Y1 (ko) 1997-06-30 2000-05-01 김영환 반도체패키지
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
KR100571273B1 (ko) 2003-07-25 2006-04-13 동부아남반도체 주식회사 반도체패키지 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051888A (en) * 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6943436B2 (en) * 2003-01-15 2005-09-13 Sun Microsystems, Inc. EMI heatspreader/lid for integrated circuit packages
TWI236118B (en) * 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
US7176563B2 (en) * 2003-09-18 2007-02-13 International Business Machine Corporation Electronically grounded heat spreader
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
US8497162B1 (en) * 2006-04-21 2013-07-30 Advanced Micro Devices, Inc. Lid attach process
JP2010539706A (ja) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション 放熱材料、該放熱材料を含む電子デバイス、ならびにそれらの調製方法および使用方法
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US7733655B2 (en) * 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
US7781883B2 (en) * 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US8368205B2 (en) * 2010-12-17 2013-02-05 Oracle America, Inc. Metallic thermal joint for high power density chips
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
KR101829392B1 (ko) * 2011-08-23 2018-02-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9190341B2 (en) * 2012-06-05 2015-11-17 Texas Instruments Incorporated Lidded integrated circuit package
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950024313A (ko) * 1994-01-11 1995-08-21 김광호 고 열방출용 반도체 패키지
KR200179419Y1 (ko) 1997-06-30 2000-05-01 김영환 반도체패키지
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
KR100571273B1 (ko) 2003-07-25 2006-04-13 동부아남반도체 주식회사 반도체패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20130214402A1 (en) 2013-08-22
US8981550B2 (en) 2015-03-17
KR20130094502A (ko) 2013-08-26

Similar Documents

Publication Publication Date Title
KR101332866B1 (ko) 반도체 장치
KR102608133B1 (ko) 반도체 장치
TWI529878B (zh) 集成電路封裝件及其裝配方法
US10950520B2 (en) Electronic package, method for fabricating the same, and heat dissipator
US20060249852A1 (en) Flip-chip semiconductor device
US20200227390A1 (en) Method for fabricating electronic package with conductive pillars
US20130119529A1 (en) Semiconductor device having lid structure and method of making same
US9907186B1 (en) Electronic package structure and method for fabricating the same
US9887144B2 (en) Ring structure for chip packaging
US8786064B2 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
TWI555147B (zh) 散熱型封裝結構及其散熱件
US20110175212A1 (en) Dual die semiconductor package
US20140145323A1 (en) Lamination layer type semiconductor package
CN108346630B (zh) 散热型封装结构
US9502377B2 (en) Semiconductor package and fabrication method thereof
TWI733142B (zh) 電子封裝件
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
US10242927B2 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US20230335449A1 (en) Semiconductor package with stiffener structure and method forming the same
TWI534978B (zh) 晶片封裝結構
KR101234164B1 (ko) 방열성을 향상시킨 반도체 패키지
KR101814818B1 (ko) 스마트 ｉｃ용 기판
KR20130089115A (ko) 방열 부재를 갖는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 7