KR101022906B1 - 전력반도체 모듈 및 그 제조방법 - Google Patents

전력반도체 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR101022906B1
KR101022906B1 KR1020090066060A KR20090066060A KR101022906B1 KR 101022906 B1 KR101022906 B1 KR 101022906B1 KR 1020090066060 A KR1020090066060 A KR 1020090066060A KR 20090066060 A KR20090066060 A KR 20090066060A KR 101022906 B1 KR101022906 B1 KR 101022906B1
Authority
KR
South Korea
Prior art keywords
metal plate
hole
cooling member
layer
semiconductor module
Prior art date
Application number
KR1020090066060A
Other languages
English (en)
Other versions
KR20110008634A (ko
Inventor
샨 가오
최석문
김태현
홍주표
장범식
박지현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090066060A priority Critical patent/KR101022906B1/ko
Priority to US12/551,238 priority patent/US8058722B2/en
Priority to CN200910176194XA priority patent/CN101958307B/zh
Publication of KR20110008634A publication Critical patent/KR20110008634A/ko
Application granted granted Critical
Publication of KR101022906B1 publication Critical patent/KR101022906B1/ko
Priority to US13/246,615 priority patent/US8309399B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 전력반도체 모듈에 관한 것으로, 제1 관통홀을 구비하고, 상기 제1 관통홀 내부을 포함하여 그 표면에 양극산화층이 형성된 금속플레이트, 양면에 상기 금속플레이트가 부착되며, 상기 제1 관통홀에 대응하는 위치에 제2 관통홀을 구비한 쿨링부재, 상기 양극산화층에 형성되며, 상기 제1 관통홀 및 상기 제2 관통홀 내부에 형성된 비아를 통해 층간 연결된 회로층, 상기 회로층에 연결된 전력소자, 상기 회로층과 상기 전력소자를 감싸는 수지봉지재, 및 상기 수지봉지재의 봉입공간을 형성도록 상기 금속플레이트에 설치되는 하우징을 포함하는 것을 특징으로 하며 방열성능이 향상된 전력반도체 모듈을 제공한다.
금속플레이트, 양극산화층, 전력소자, IGBT, 하우징, 쿨링부재

Description

전력반도체 모듈 및 그 제조방법{Power semiconductor module and a method of manufacturing the same}
본 발명은 전력반도체 모듈 및 그 제조방법에 관한 것이다.
최근 전력용 전자 산업이 발전함에 따라 전자제품이 소형화 고밀도화되고 있다. 이에 따라 전자소자 자체의 크기를 줄이는 방법 외에도 최대한 많은 소자와 도선을 정해진 공간 내에 설치하는 방법이 반도체 패키지 설계에 있어 중요한 과제가 되고 있다. 이러한 패키지의 반도체 소자 및 배선 밀도는 점점 더 증가하고 있으며, 패키지 내부에서는 대량의 열이 발생한다. 이러한 고열은 전자 제품의 수명과 작동에 영향을 주기 때문에 고밀도 패키지의 방열 문제 또한 중요한 이슈가 되고 있다.
도 1은 종래의 전력 모듈 패키지의 단면도이다. 이에 나타낸 바와 같이 전력소자(15) 및 제어소자(13)를 포함한 반도체 소자들은 DCB 회로기판(10)의 금속표면에 납땜 또는 접합된다. 회로기판(10)은 모듈의 베이스플레이트(20)로부터 반도체 소자들을 전기적으로 절연시키는 역할을 하면서 동시에 열적 전도성을 가져야 한 다. 이때 베이스플레이트(20)와 회로기판(10)은 세라믹(Al2O3, AlN, SiN, SiC) 또는 유기물질(epoxy, polymide)로 절연되어 진다.
반도체 소자(13, 15)의 윗면은 얇은 알루미늄 접합선으로 금속표면의 구조화된 영역에 연결된다. 또한 게이트저항, 전류/온도센서 같은 수동소자를 모듈 안에 집적할 수 있고, 보호 및 구동회로 소자 및 회로도 모듈 안에 집적할 수 있다.
이러한 종래의 전력 모듈 패키지는 DCB(Direct Copper Bonding) 기판(10)을 이용하여 하나의 기판(10) 위에 다수의 전력소자(15)와 다이오드를 솔더링(17)하여 붙이고, 이를 열적(Thermal) 특성을 좋게 하기 위해 구리로 이루어진 베이스플레이트(20)에 솔더(23)를 이용하여 다시 붙인 후 하우징을 덮는 구조로 형성되었다. 그리고 전기적인 연결은 웨지 본딩(wedge bonding)을 이용하여 소자(13, 15)와 기판(10)을 연결하고, 기판(10)과 하우징의 터미널(27)에 연결시킨다. 반도체 소자(13, 15)와 와이어는 실리콘 겔에 의해 인캡슐레이션 되고, 베이스기판(20)의 이면에는 방열판(25)이 부착된다.
그러나 상술한 바와 같은 구조의 종래의 전력 모듈 패키지는 다음과 같은 문제점이 있었다.
패키지 소형화에 따라 동일한 공간에 배치된 반도체 소자의 수가 늘어나 패키지의 내부에서 대량의 열이 발생하게 되는데, 방열판이 패키지의 하부에만 배치되는 구조이어서 방열이 효율적으로 이루어질 수 없었다.
또한, DCB 기판(10)을 사용함에 따라 방열 특성을 위해 고가인 대형 구리 플 레이트(20)를 필요로 한다. 게다가 반도체 소자와 DCB 기판의 본딩 공정과 DCB 기판과 베이스플레이트의 본딩 공정의 두 번의 본딩 공정의 수행이 요구되어 공정이 복잡해짐은 물론, 반도체 소자(13, 15)와 DCB 기판(10)의 본딩 계면(17) 및 DCB 기판(10)과 베이스플레이트(20) 사이의 두 계면구조에 의해 방열특성이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 방열성능이 향상되고 대칭구조를 이루어 동일한 크기의 모듈에 비해 뛰어난 성능을 갖는 전력반도체 모듈을 제공하기 위한 것이다.
본 발명의 바람직한 일 실시예에 따른 전력반도체 모듈은, 제1 관통홀을 구비하고, 상기 제1 관통홀 내부을 포함하여 그 표면에 양극산화층이 형성된 금속플레이트, 양면에 상기 금속플레이트가 부착되며, 상기 제1 관통홀에 대응하는 위치에 제2 관통홀을 구비한 쿨링부재, 상기 양극산화층에 형성되며, 상기 제1 관통홀 및 상기 제2 관통홀 내부에 형성된 비아를 통해 층간 연결된 회로층, 상기 회로층에 연결된 전력소자, 상기 회로층과 상기 전력소자를 감싸는 수지봉지재, 및 상기 수지봉지재의 봉입공간을 형성도록 상기 금속플레이트에 설치되는 하우징을 포함하여 구성된다.
여기서, 상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 한다.
또한, 상기 쿨링부재의 양면과 상기 양극산화층이 형성된 상기 금속플레이트 사이에 형성된 열전도접착층을 더 포함하는 것을 특징으로 한다.
또한, 상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 한다.
또한, 상기 금속플레이트는 상기 쿨링부재를 기준으로 대칭되도록 부착된 것을 특징으로 한다.
본 발명의 바람직한 다른 실시예에 따른 전력반도체 모듈은, 쿨링부재의 양면에 금속플레이트가 부착된 결합체, 상기 결합체를 관통하도록 형성된 관통홀 내부을 포함하여 상기 결합체의 표면에 형성된 양극산화층, 상기 양극산화층에 형성되며, 상기 관통홀 내부에 형성된 비아를 통해 층간 연결된 회로층, 상기 회로층에 연결된 전력소자, 상기 회로층과 상기 전력소자를 감싸는 수지봉지재, 및 상기 수지봉지재의 봉입공간을 형성도록 상기 금속플레이트에 설치되는 하우징을 포함하여 구성된다.
여기서, 상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 한다.
또한, 상기 쿨링부재의 양면과 상기 금속플레이트 사이에 형성된 열전도접착층을 더 포함하는 것을 특징으로 한다.
또한, 상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 한다.
또한, 상기 금속플레이트는 상기 쿨링부재를 기준으로 대칭되도록 부착된 것을 특징으로 한다.
본 발명의 바람직한 일 실시예에 따른 전력반도체 모듈의 제조방법은, (A) 금속플레이트에 제1 관통홀을 형성하고 상기 제1 관통홀 내부을 포함하여, 그 표면에 양극산화층을 형성하는 단계, (B) 상기 제1 관통홀에 대응하는 위치에 제2 관통홀을 구비한 쿨링부재의 양면에 상기 양극산화층이 형성된 상기 금속플레이트를 부착하는 단계, (C) 상기 제1 관통홀 및 상기 제2 관통홀 내부에 형성되는 비아를 포함하여 상기 양극산화층에 회로층을 형성하는 단계, (D) 상기 회로층에 전력소자를 연결하고 상기 금속플레이트에 상기 전력소자를 감싸는 하우징을 형성하는 단계, 및 (E) 상기 하우징 내의 봉입공간에 수지봉지재를 주입하는 단계를 포함하여 구성된다.
여기서, 상기 (A) 단계에서, 상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 쿨링부재의 양면과 상기 양극산화층이 형성된 상기 금속플레이트 사이에 열전도접착층을 형성하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 한다.
또한, 상기 (B) 단계는, 상기 쿨링부재를 기준으로 상기 금속플레이트를 대칭되도록 부착하는 것을 특징으로 한다.
본 발명의 바람직한 다른 실시예에 따른 전력반도체 모듈의 제조방법은 (A) 쿨링부재 양면에 금속플레이트를 부착한 후 관통홀을 형성하며, 상기 관통홀 내부을 포함하여 그 표면에 양극산화층을 형성하는 단계, (B) 상기 관통홀 내부에 형성되는 비아를 포함하여 상기 양극산화층에 회로층을 형성하는 단계, (C) 상기 회로층에 전력소자를 연결하고 상기 금속플레이트에 상기 전력소자를 감싸는 하우징을 형성하는 단계, 및 (D) 상기 하우징 내의 봉입공간에 수지봉지재를 주입하는 단계를 포함하여 구성된다.
여기서, 상기 (A) 단계에서, 상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 쿨링부재의 양면과 상기 금속플레이트 사이에 열전도접착층을 형성하는 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 한다.
또한, 상기 (B) 단계는, 상기 쿨링부재를 기준으로 상기 금속플레이트를 대칭되도록 부착하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 종래의 DBC 기판에 비해 계면이 적고, 두께가 얇은 양극산화층을 갖는 양극 산화 금속기판을 채용함으로써 종래의 DBC 기판에 비해 방열 성능이 향상되게 된다. 더욱이, 쿨링부재를 구비함으로서 더욱 방열성능이 향상되게 된다.
본 발명에 따르면, 추가적인 구리 플레이트가 필요없고, 종래의 DBC 기판보다 저가인 양극산화 금속기판을 채용하기 때문에 제조비용을 절감할 수 있게 된다.
본 발명에 따르면, 양극산화 금속기판으로 인해 구리 플레이트가 필요없어 구조가 간단해지고, 얇은 양극산화층으로 인해 전력반도체 모듈의 박형화가 가능하게 된다.
또한, 본 발명에 따르면, 방열부재를 중심으로 상하면에 전력반도체 모듈을 형성함으로써, 동일한 크기의 모듈에 비해 뛰어난 성능을 갖을 수 있고 대칭구조를 통해 스트레스에 의한 휨 발생을 최소화할 수 있게 된다. 뿐만 아니라, 금속 플레이트를 관통하는 비아를 통해 상/하면 전력반도체 모듈의 연결 신뢰성을 확보할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 6는 본 발명의 바람직한 제1 실시예에 따른 전력반도체 모듈의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 전력반도체 모듈에 대해 설명하기로 한다.
도 6에 도시한 바와 같이, 본 실시예에 따른 전력반도체 모듈은 양극산화층(120)이 형성된 금속플레이트(110), 쿨링부재(130), 회로층(140), 전력소자(150), 수지봉지재(160) 및 하우징(170)을 포함하여 구성된다. 본 발명은 대칭구 조를 이루고 있으므로, 금속플레이트(110), 회로층(140), 전력소자(150), 수지봉지재(160) 및 하우징(170)은 쿨링부재(130)를 기준으로 상하에 각각 배치된다.
여기서, 양극산화층(120)이 형성된 금속플레이트(110)와 회로층(140)은 도 1에 도시된 베이스 플레이트(20)와 DCB 회로기판(10)의 역할을 동시에 수행하게 된다.
금속플레이트(110)로는 비교적 저가로 손쉽게 얻을 수 있는 금속재료일 뿐만 아니라 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다. 양극산화층(120)이 형성된 금속플레이트(110)로는 양극 산화 금속기판(Anodized metal substrate; AMS)을 이용할 수 있다.
또한, 금속플레이트(110)는 제1 관통홀(115)을 갖는데, 제1 관통홀(115)은 후술할 층간 연결을 위한 비아(145)를 형성하는데 이용된다.
한편, 양극산화층(120)은 금속플레이트(110)의 표면과 제1 관통홀(115) 내부에 형성되어 비아(145)를 포함하는 회로층(140)과 금속플레이트(110) 간의 통전을 막는 절연기능을 수행하고, 그 상부에 회로층(140)의 형성을 가능하게 하는데, 도 1에 도시된 DCB 회로기판에 사용되는 절연층에 비해 얇은 두께로 인해 전력소자(150)에서 발생하는 열을 금속플레이트(110)로 신속히 전달하여 방열효율을 증대시키는 역할을 수행하게 된다. 양극산화층(120)은 약 10 내지 30 W/mK의 비교적 높 은 열 전달 특성을 갖는 알루미늄 양극산화막(Al2O3)이 사용될 수 있다. 구체적으로, 양극산화층(120)은 제1 관통홀(115)을 구비한 금속플레이트(110)를 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 금속플레이트(110)에 양극을 인가하고 전해액에 음극을 인가함으로써 형성된다.
쿨링부재(130)는 양면에 금속플레이트(110)를 부착함으로써 전력반도체 모듈이 안정적인 구조를 갖게 하며 동일한 크기의 모듈에 비해 뛰어난 성능을 구현할 수 있게 한다. 이때, 금속플레이트(110)는 쿨링부재(130)를 기준으로 대칭되도록 부착됨으로써 전력반도체 모듈은 더욱 안정적인 구조를 갖을 수 있다. 또한, 쿨링부재(130)의 양면에 금속플레이트(110)를 부착할 때 접착력과 열전도 효율을 높이기 위해서, 쿨링부재(130)의 양면과 양극산화층(120)이 형성된 금속플레이트(110) 사이에 열전도접착층(180)을 형성하는 것이 바람직하다.
또한, 쿨링부재(130)는 제2 관통홀(135)을 갖는데, 제2 관통홀(135)은 쿨링부재(130)의 양면에 금속플레이트(110)를 부착했을 때 제1 관통홀(115)에 대응하는 위치에 구비된다. 제2 관통홀(135)도 제1 관통홀(115)과 마찬가지로 후술할 층간 연결을 위한 비아(145)를 형성하는데 이용된다.
여기서, 쿨링부재(130)는 그 내부를 관통하는 냉매 주입용 홈을 형성하고 홈 내부에 냉매를 주입하여 추가적인 방열기능을 달성하는 히트 파이프(137)인 것이 바람직하다. 이때, 냉매는 기화 응축하면서 전력소자(150) 및 회로층(140)으로부터 전달되는 열을 방출하게 된다.
일반적으로, 작동시 많은 열을 발생시키는 고전력 반도체칩을 구비한 전력반도체 모듈에서는 발생하는 열을 방출하는 것이 신뢰성의 측면에서 매우 중요한데, 본 실시예는 양극산화층(120)이 형성된 금속플레이트(110)뿐 아니라 쿨링부재(130)를 구비함으로써 더욱 향상된 방열성능을 달성할 수 있다.
회로층(140)은 금속플레이트(110)의 양극산화층(120)에 형성되는데, 본 발명이 쿨링부재(130)를 중심으로 대칭구조이므로 회로층(140)은 쿨링부재(130)의 상부와 하부에 각각 배치된다. 따라서, 상부의 회로층(140)과 하부의 회로층(140)을 전기적으로 연결될 수 있도록 제1 관통홀(115) 및 제2 관통홀(135) 내부에 비아(145)가 형성된다. 이때, 비아(145)는 회로층(140)과 함께 무전해/전해 도금 공정을 통해 형성됨이 바람직하다.
또한, 회로층(140)은 제2 와이어(152)에 의해 전력소자(150)와 연결되며, 제3 와이어(153)에 의해 하우징(170)의 외부로 돌출된 리드 프레임(La)과 연결된 하우징(170)의 내부에 설치된 부스바(Ba)와 연결되어 하우징(170)의 외부와 연통하게 된다.
전력소자(150)는 고전력 반도체칩으로서 절연된 게이트 바이폴라 트랜지스터(Insulated-gate bipolar Transister; IGBT), 다이오드, 제어소자 등으로서, 솔더에 의해 회로층(140)에 부착된다. 여기서, 전력소자(150)의 내부회로는 제1 와이 어(151)에 의해 연결되고, 전력소자(150)와 회로층(140)은 제2 와이어(152)에 의해 연결된다.
하우징(170)은 금속 플레이트에 설치되어 수지봉지재(160)의 봉합공간을 형성하기 위한 것으로, 이 봉합공간에는 수지봉지재(160)가 주입되어 회로층(140), 전력소자(150), 제1 내지 제3 와이어(151, 152, 153)를 외부의 진동 또는 오염으로부터 보호하게 된다.
이때, 하우징(170)에는 회로층(140)과 접속하여 전력소자(150)의 구동신호를 제공하는 리드 프레임(La)이 외부로 돌출되게 형성되며, 그 내부에는 리드 프레임(La)과 연결된 부스바(Ba)가 설치된다.
한편, 하우징(170)의 상부에는 수지봉지재(160)를 외부로부터 보호하기 위한 커버부재(Ca)가 설치될 수 있다.
도 2 내지 도 6은 본 발명의 바람직한 제1 실시예에 따른 전력반도체 모듈의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 제1 실시예에 따른 전력반도체 모듈의 제조공정을 서술한다.
먼저, 도 2에 도시된 바와 같이, 금속플레이트(110)에 제1 관통홀(115)을 형성하고, 제1 관통홀(115) 내부과 금속플레이트(110)의 표면에 양극산화층(120)을 형성한다. 이때, 제1 관통홀(115)은 기계적가공 또는 레이저가공을 통해서 가공함 이 바람직하다. 그리고, 제1 관통홀(115)이 형성된 금속플레이트(110)를 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 금속플레이트(110)에 양극을 인가하고 전해액에 음극을 인가함으로써 양극산화층(120)을 형성한다. 또한, 금속플레이트(110)는 알루미늄 또는 알루미늄 합금으로 이루어지고, 양극산화층(120)으로는 알루미늄 양극산화층(Al2O3)을 이용한다.
그 후, 도 3에 도시된 바와 같이, 제1 관통홀(115)에 대응하는 위치에 제2 관통홀(135)을 구비한 쿨링부재(130)의 양면에 양극산화층(120)이 형성된 금속플레이트(110)를 부착한다. 우선, 쿨링부재(130)를 기계적가공 또는 레이저가공 하여 제2 관통홀(135)을 형성한다. 이때, 제2 관통홀(135)에는 후술할 공정에서 비아(145)가 형성되어야 하므로, 제2 관통홀(135)은 제1 관통홀(115)에 대응하는 위치에 형성해야한다. 제2 관통홀(135)을 형성한 후 쿨링부재(130)의 양면에 금속플레이트(110)를 부착해야 하는데, 접착력과 열전도 효율을 높이기 위해서 쿨링부재(130)의 양면에 열전도접착층(180)을 형성한 후 양극산화층(120)이 형성된 금속플레이트(110)를 접착함이 바람직하다. 금속플레이트(110)를 쿨링부재(130)에 접착할 때는, 쿨링부재(130)를 기준으로 금속플레이트(110)가 대칭되도록 부착하여 전력반도체 모듈의 안정적 구조를 도모할 수 있다.
한편, 쿨링부재(130)로는 내부에 냉매가 흐르는 히트 파이프(137)를 채용하여 방열효율을 더욱 높일 수 있다.
그 후, 도 4에 도시된 바와 같이, 제1 관통홀(115) 및 제2 관통홀(135) 내부에 형성되는 비아(145)를 포함하여 양극산화층(120)에 회로층(140)을 형성한다. 양극산화층(120)과 제1 및 제2 관통홀(115, 135) 내부은 절연층이므로, 무전해도금으로 시드층을 형성한 후 전해도금하여 비아(145)를 포함하는 회로층(140)을 형성함이 바람직하다.
그 후, 도 5에 도시된 바와 같이, 회로층(140)에 전력소자(150)를 연결하고 금속플레이트(110)에 전력소자(150)를 감싸는 하우징(170)을 형성한다. 이때, 전력소자(150)는 솔더에 의해 회로층(140)에 부착됨이 바람직하며, 전력소자(150)의 내부회로는 제1 와이어(151)로 연결하고, 전력소자(150)와 회로층(140)은 제2 와이어(152)로 연결한다. 또한, 제3 와이어(153)에 의해 하우징(170)의 외부로 돌출된 리드 프레임(La)과 연결된 하우징(170)의 내부에 설치된 부스바(Ba)와 연결되어 하우징(170)의 외부와 연통하게 된다. 전력소자(150)와 회로층(140)의 연결이 완료되면, 다음 공정에서 주입될 수지봉지재(160)의 봉인공간을 형성하기 위해서 하우징(170)을 형성한다.
그 후, 도 6에 도시된 바와 같이, 하우징(170) 내의 봉입공간에 수지봉지재(160)를 주입한다. 수입봉지재를 주입하여 하우징내의 회로층(140), 전력소자(150), 제1 내지 제3 와이어(151, 152, 153)를 외부의 진동 또는 오염으로부터 보호한다.
도 10은 본 발명의 바람직한 제2 실시예에 따른 전력반도체 모듈의 단면도이다. 본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일한 참조번호를 부여하고, 중복되는 부분은 생략하기로 한다.
도 10에 도시된 바와 같이, 본 실시예에 따른 전력반도체 모듈은 결합체(230), 회로층(250), 전력소자(260), 수지봉지재(270) 및 하우징(280)을 포함하여 구성된다.
여기서, 결합체(230)는 쿨링부재(220)의 양면에 금속플레이트(210)를 부착한 것을 의미하고, 쿨링부재(220)와 금속플레이트(210) 간의 접착력과 열전도 효율을 강화하기 위해서 쿨링부재(220)의 양면에 열전도접착층(290)을 형성한 후 금속플레이트(210)를 부착하는 것이 바람직하다.
본 실시예는 금속플레이트(210)가 쿨링부재(220)에 부착한 결합체(230)를 한번에 관통하는 관통홀(245)을 구비하여, 제1 실시예와 달리 금속플레이트(210)의 관통홀(245)과 쿨링부재(220)의 관통홀(245)을 구분하지 않는다.
본 실시예에 따른 전력반도체 모듈은 도 6에 도시된 제1 실시예에 따른 전력반도체 모듈과 비교해 볼 때 가장 주요한 차이점은 양극산화층(240)이 형성된 위치 이다. 양극산화층(240)은 관통홀(245) 내부을 포함하여 결합체(230)의 표면에 형성된다. 따라서, 양극산화층(240)은 쿨링부재(220)의 표면에도 형성되어 회로층(250)과 금속플레이트(210)뿐 아니라 회로층(250)과 쿨링부재(220) 사이의 통전가능성도 미연에 방지할 수 있다.
또한, 금속플레이트(210)를 쿨링부재(220)에 부착한 후 양극산화층(240)을 형성하므로 금속플레이트(210)와 쿨링부재(220) 사이의 접착면에는 양극산화층(240)이 형성되지 않는다. 따라서, 금속플레이트(210)의 열이 쿨링부재(220)로 좀 더 용이하게 전달되어 방열효율을 더욱 높일 수 있다. 또한, 쿨링부재(220)는 그 내부를 관통하는 냉매 주입용 홈을 형성하고 홈 내부에 냉매를 주입하여 추가적인 방열기능을 달성하는 히트 파이프(225)인 것이 바람직하다.
한편, 회로층(250)은 양극산화층(240)에 형성되며, 관통홀(245) 내부에 형성된 비아(255)를 통해 층간 연결된다. 이때, 관통홀(245)은 전술한 바와 같이 금속플레이트(210)와 쿨링부재(220)를 한번에 관통시켜 형성했으므로 관통홀(245) 내부에 단차 발생가능성이 감소한다. 따라서, 관통홀(245) 내부에 비아(255) 형성시 수행되는 비전해/전해 도금 공정의 품질과 효율이 높아진다.
또한, 본 실시예에 따른 전력반도체 모듈은 전술한 제1 실시예와 동일하게, 회로층(250)에 연결된 전력소자(260)와 회로층(250)과 전력소자(260)를 감싸는 수지봉지재(270) 및 수지봉지재(270)의 봉입공간을 형성도록 금속플레이트(210)에 설치되는 하우징(280)을 포함한다. 또한, 제1 내지 제3 와이어(261, 262, 263)는 전 술한 제 1실시예와 같은 역할을 수행한다.
도 7 내지 도 10은 본 발명의 바람직한 제2 실시예에 따른 전력반도체 모듈의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 제2 실시예에 따른 전력반도체 모듈의 제조공정을 서술하되 중복되는 부분은 생략하기로 한다.
먼저, 도 7에 도시된 바와 같이, 쿨링부재(220)의 양면에 금속플레이트(210)를 부착한 후 관통홀(245)을 형성하며, 관통홀(245) 내부을 포함하여 그 표면에 양극산화층(240)을 형성한다. 금속플레이트(210)를 쿨링부재(220)에 부착한 후 표면에 양극산화층(240)을 형성하므로 쿨링부재(220)의 표면에는 양극산화층(240)이 형성되고 금속플레이트(210)와 쿨링부재(220)의 접착면에는 양극산화층(240)이 형성되지 않음은 전술한 바와 같다. 또한, 본 실시예는 쿨링부재(220)와 금속플레이트(210)에 동시에 관통홀(245)을 형성할 수 있어 공정의 단순화에 도움이 된다.
그 후, 도 8에 도시된 바와 같이, 관통홀(245) 내부에 형성되는 비아(255)를 포함한 회로층(250)을 양극산화층(240)에 형성한다. 이전 공정에서 쿨링부재(220)의 양면에 금속플레이트(210)를 부착한 상태에서 관통홀(245)을 형성하였으므로, 관통홀(245) 내에 단차가 없어 회로층(250)간 연결 신뢰성이 높은 비아(255)를 형 성할 수 있다.
그 후, 도 9에 도시된 바와 같이, 회로층(250)에 전력소자(260)를 연결하고 금속플레이트(210)에 전력소자(260)를 감싸는 하우징(280)을 형성한다.
그 후, 도 10에 도시된 바와 같이, 하우징(280) 내의 봉입공간에 수지봉지재(270)를 주입한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전력반도체 모듈은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래의 전력모듈 패키지의 단면도;
도 2 내지 도 6은 본 발명의 바람직한 제1 실시예에 따른 전력반도체 모듈의 제조방법을 설명하기 위한 공정단면도; 및
도 7 내지 도 10은 본 발명의 바람직한 제2 실시예에 따른 전력반도체 모듈의 제조방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 설명>
110, 210: 금속플레이트 115: 제1 관통홀
120, 240: 양극산화층 130, 220: 쿨링부재
135: 제2 관통홀 137, 225: 히트 파이프
140, 250: 회로층 145, 255: 비아
150, 260: 전력소자 151, 261: 제1 와이어
152, 262: 제2 와이어 153, 263: 제3 와이어
160, 270: 수지봉지재 170, 280: 하우징
180, 290: 열전도접착층 245: 관통홀

Claims (20)

  1. 제1 관통홀을 구비하고, 상기 제1 관통홀 내부을 포함하여 그 표면에 양극산화층이 형성된 금속플레이트;
    양면에 상기 금속플레이트가 부착되며, 상기 제1 관통홀에 대응하는 위치에 제2 관통홀을 구비한 쿨링부재;
    상기 양극산화층에 형성되며, 상기 제1 관통홀 및 상기 제2 관통홀 내부에 형성된 비아를 통해 층간 연결된 회로층;
    상기 회로층에 연결된 전력소자;
    상기 회로층과 상기 전력소자를 감싸는 수지봉지재; 및
    상기 수지봉지재의 봉입공간을 형성도록 상기 금속플레이트에 설치되는 하우징;
    을 포함하는 전력반도체 모듈.
  2. 청구항 1에 있어서,
    상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 하는 전력반도체 모듈.
  3. 청구항 1에 있어서,
    상기 쿨링부재의 양면과 상기 양극산화층이 형성된 상기 금속플레이트 사이에 형성된 열전도접착층을 더 포함하는 것을 특징으로 하는 전력반도체 모듈.
  4. 청구항 1에 있어서,
    상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 하는 전력반도체 모듈.
  5. 청구항 1에 있어서,
    상기 금속플레이트는 상기 쿨링부재를 기준으로 대칭되도록 부착된 것을 특징으로 하는 전력반도체 모듈.
  6. 쿨링부재의 양면에 금속플레이트가 부착된 결합체;
    상기 결합체를 관통하도록 형성된 관통홀 내부을 포함하여 상기 결합체의 표면에 형성된 양극산화층;
    상기 양극산화층에 형성되며, 상기 관통홀 내부에 형성된 비아를 통해 층간 연결된 회로층;
    상기 회로층에 연결된 전력소자;
    상기 회로층과 상기 전력소자를 감싸는 수지봉지재; 및
    상기 수지봉지재의 봉입공간을 형성도록 상기 금속플레이트에 설치되는 하우징;
    을 포함하는 전력반도체 모듈.
  7. 제 6항에 있어서,
    상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 하는 전력반도체 모듈.
  8. 제 6항에 있어서,
    상기 쿨링부재의 양면과 상기 금속플레이트 사이에 형성된 열전도접착층을 더 포함하는 것을 특징으로 하는 전력반도체 모듈.
  9. 제 6항에 있어서,
    상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 하는 전력반도체 모듈.
  10. 제 6항에 있어서,
    상기 금속플레이트는 상기 쿨링부재를 기준으로 대칭되도록 부착된 것을 특징으로 하는 전력반도체 모듈.
  11. (A) 금속플레이트에 제1 관통홀을 형성하고 상기 제1 관통홀 내부을 포함하여, 그 표면에 양극산화층을 형성하는 단계;
    (B) 상기 제1 관통홀에 대응하는 위치에 제2 관통홀을 구비한 쿨링부재의 양면에 상기 양극산화층이 형성된 상기 금속플레이트를 부착하는 단계;
    (C) 상기 제1 관통홀 및 상기 제2 관통홀 내부에 형성되는 비아를 포함하여 상기 양극산화층에 회로층을 형성하는 단계;
    (D) 상기 회로층에 전력소자를 연결하고 상기 금속플레이트에 상기 전력소자를 감싸는 하우징을 형성하는 단계; 및
    (E) 상기 하우징 내의 봉입공간에 수지봉지재를 주입하는 단계;
    를 포함하는 전력반도체 모듈의 제조방법.
  12. 청구항 11에 있어서,
    상기 (A) 단계에서,
    상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  13. 청구항 11에 있어서,
    상기 (B) 단계에서,
    상기 쿨링부재의 양면과 상기 양극산화층이 형성된 상기 금속플레이트 사이에 열전도접착층을 형성하는 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  14. 청구항 11에 있어서,
    상기 (B) 단계에서,
    상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  15. 청구항 11에 있어서,
    상기 (B) 단계는,
    상기 쿨링부재를 기준으로 상기 금속플레이트를 대칭되도록 부착하는 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  16. (A) 쿨링부재 양면에 금속플레이트를 부착한 후 관통홀을 형성하며, 상기 관통홀 내부을 포함하여 그 표면에 양극산화층을 형성하는 단계;
    (B) 상기 관통홀 내부에 형성되는 비아를 포함하여 상기 양극산화층에 회로층을 형성하는 단계;
    (C) 상기 회로층에 전력소자를 연결하고 상기 금속플레이트에 상기 전력소자를 감싸는 하우징을 형성하는 단계; 및
    (D) 상기 하우징 내의 봉입공간에 수지봉지재를 주입하는 단계;
    를 포함하는 전력반도체 모듈의 제조방법.
  17. 청구항 16에 있어서,
    상기 (A) 단계에서,
    상기 금속플레이트는 알루미늄 또는 알루미늄 합금으로 이루어지고, 상기 양 극산화층은 알루미늄 양극산화층(Al2O3)인 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  18. 청구항 16에 있어서,
    상기 (A) 단계에서,
    상기 쿨링부재의 양면과 상기 금속플레이트 사이에 열전도접착층을 형성하는 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  19. 청구항 16에 있어서,
    상기 (A) 단계에서,
    상기 쿨링부재는 내부에 냉매가 흐르는 히트 파이프인 것을 특징으로 하는 전력반도체 모듈의 제조방법.
  20. 청구항 16에 있어서,
    상기 (B) 단계는,
    상기 쿨링부재를 기준으로 상기 금속플레이트를 대칭되도록 부착하는 것을 특징으로 하는 전력반도체 모듈의 제조방법.
KR1020090066060A 2009-07-20 2009-07-20 전력반도체 모듈 및 그 제조방법 KR101022906B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090066060A KR101022906B1 (ko) 2009-07-20 2009-07-20 전력반도체 모듈 및 그 제조방법
US12/551,238 US8058722B2 (en) 2009-07-20 2009-08-31 Power semiconductor module and method of manufacturing the same
CN200910176194XA CN101958307B (zh) 2009-07-20 2009-09-25 功率半导体模块及其制造方法
US13/246,615 US8309399B2 (en) 2009-07-20 2011-09-27 Power semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090066060A KR101022906B1 (ko) 2009-07-20 2009-07-20 전력반도체 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110008634A KR20110008634A (ko) 2011-01-27
KR101022906B1 true KR101022906B1 (ko) 2011-03-16

Family

ID=43464691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066060A KR101022906B1 (ko) 2009-07-20 2009-07-20 전력반도체 모듈 및 그 제조방법

Country Status (3)

Country Link
US (2) US8058722B2 (ko)
KR (1) KR101022906B1 (ko)
CN (1) CN101958307B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321282B1 (ko) 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
KR101343233B1 (ko) 2011-11-28 2013-12-18 삼성전기주식회사 전력 모듈 패키지

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
US8804339B2 (en) * 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
KR101255935B1 (ko) 2011-07-08 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
KR101255944B1 (ko) * 2011-07-20 2013-04-23 삼성전기주식회사 전력 모듈 패키지용 기판 및 그 제조방법
JP6024878B2 (ja) * 2011-10-06 2016-11-16 住友電気工業株式会社 リアクトル、リアクトル用コイル部品、コンバータ、及び電力変換装置
JP5928974B2 (ja) * 2011-10-19 2016-06-01 住友電気工業株式会社 リアクトル、コンバータ、及び電力変換装置
EP2892074B1 (en) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Power module substrate and power module
CN104185365B (zh) 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
CN103579016B (zh) * 2013-11-04 2017-06-23 株洲南车时代电气股份有限公司 一种大电流碳化硅sbd/jbs功率芯片结构及其制造方法
FR3029684A1 (fr) * 2014-12-04 2016-06-10 Valeo Equip Electr Moteur Procede d'encapsulation de composants electroniques
US20160286692A1 (en) * 2015-03-23 2016-09-29 The Boeing Company High thermal conductivity joint utlizing continuous aligned carbon nanotubes
DE102015108420A1 (de) * 2015-05-28 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Trägerelements, Trägerelement und elektronisches Bauelement mit einem Trägerelement
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
EP3147941A1 (en) 2015-09-23 2017-03-29 ABB Technology AG Semi-finished product and method for producing a power semiconductor module
TWM542853U (zh) * 2016-11-14 2017-06-01 日月光半導體製造股份有限公司 散熱片結構及具有散熱片結構之半導體封裝結構
FR3060845B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Circuits electroniques de puissance equipes de bus barres formant dissipateurs thermiques et procede d’integration
US10607919B2 (en) * 2017-04-28 2020-03-31 Semiconductor Components Industries, Llc Semiconductor package having junction cooling pipes embedded in substrates
DE102019206262A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Halbleiterbauteil, Kraftfahrzeug und Verfahren zur Herstellung eines Halbleiterbauteils
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088397A (ja) * 1994-06-17 1996-01-12 Abb Manag Ag 低インダクタンスパワー半導体モジュール
JPH08125109A (ja) * 1994-10-24 1996-05-17 Sanyo Electric Co Ltd 混成集積回路装置
KR20030028980A (ko) * 2001-10-05 2003-04-11 삼성전자주식회사 반도체 패키지
WO2006064666A1 (ja) 2004-12-13 2006-06-22 Daikin Industries, Ltd. パワーモジュールとその製造方法および空気調和機

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
US4389268A (en) * 1980-08-06 1983-06-21 Tokyo Shibaura Denki Kabushiki Kaisha Production of laminate for receiving chemical plating
US6273186B1 (en) * 2000-03-13 2001-08-14 Satcon Technology Corporation Low-cost, high density, staggered pin fin array
CN101160034A (zh) * 2007-08-31 2008-04-09 王亚雄 大功率动力电子装置热管冷却散热器
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088397A (ja) * 1994-06-17 1996-01-12 Abb Manag Ag 低インダクタンスパワー半導体モジュール
JPH08125109A (ja) * 1994-10-24 1996-05-17 Sanyo Electric Co Ltd 混成集積回路装置
KR20030028980A (ko) * 2001-10-05 2003-04-11 삼성전자주식회사 반도체 패키지
WO2006064666A1 (ja) 2004-12-13 2006-06-22 Daikin Industries, Ltd. パワーモジュールとその製造方法および空気調和機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321282B1 (ko) 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US8941220B2 (en) 2011-06-17 2015-01-27 Samsung Electro-Mechanics Co., Ltd. Power module package and system module having the same
KR101343233B1 (ko) 2011-11-28 2013-12-18 삼성전기주식회사 전력 모듈 패키지

Also Published As

Publication number Publication date
US8309399B2 (en) 2012-11-13
US8058722B2 (en) 2011-11-15
KR20110008634A (ko) 2011-01-27
US20110012252A1 (en) 2011-01-20
CN101958307A (zh) 2011-01-26
US20120015484A1 (en) 2012-01-19
CN101958307B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
KR101022906B1 (ko) 전력반도체 모듈 및 그 제조방법
KR20100126909A (ko) 전력반도체 모듈
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
US9202798B2 (en) Power module package and method for manufacturing the same
KR20110014867A (ko) 전력소자 패키지 및 그 제조방법
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US10763244B2 (en) Power module having power device connected between heat sink and drive unit
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
US11903132B2 (en) Power electronic assembly having a laminate inlay and method of producing the power electronic assembly
JP2016181536A (ja) パワー半導体装置
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2008172120A (ja) パワーモジュール
JP2018037436A (ja) 半導体装置
KR20150049975A (ko) 반도체 패키지 및 그 제조 방법
KR20140113133A (ko) 전력 모듈 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10