JP2014049689A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2014049689A
JP2014049689A JP2012193337A JP2012193337A JP2014049689A JP 2014049689 A JP2014049689 A JP 2014049689A JP 2012193337 A JP2012193337 A JP 2012193337A JP 2012193337 A JP2012193337 A JP 2012193337A JP 2014049689 A JP2014049689 A JP 2014049689A
Authority
JP
Japan
Prior art keywords
adhesive
substrate
cover member
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012193337A
Other languages
English (en)
Other versions
JP5983201B2 (ja
Inventor
Takumi Ihara
匠 井原
Atsukazu Shimizu
敦和 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012193337A priority Critical patent/JP5983201B2/ja
Publication of JP2014049689A publication Critical patent/JP2014049689A/ja
Application granted granted Critical
Publication of JP5983201B2 publication Critical patent/JP5983201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体素子とカバー部材との界面に接着剤が流れ込むことを防護し、半導体装置の信頼性を向上する。
【解決手段】 半導体装置は、表面に半導体素子が搭載された基板と、基板の表面における半導体素子が搭載される領域の周囲に配置され、半導体素子の辺に沿って延在する延在部を有する接着剤と、半導体素子を覆って配置され、接着剤に接する第１の面と、第１の面における延在部の先端部分に対応する位置に設けられた突起とを含むカバー部材とを備えている。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
例えば、サーバやスーパーコンピュータ等に搭載される半導体装置は、民生用の半導体装置等に比べて発熱量が大きく、端子数も多い。このため、この種の半導体素子では、放熱性能に優れ、多端子に対応するＦＣＢＧＡ（Flip Chip Ball Grid Array）等のパッケージが使用される場合がある（例えば、特許文献１参照。）。ＦＣＢＧＡパッケージは、半導体チップがフリップチップ接続された基板と、半導体チップを覆い、接着剤を介して基板に接着されたカバー部材とを有している。
特開２００４−２６０１３８号公報
この種の半導体装置の製造工程では、カバー部材が基板に接着される際に、接着剤が基板上に付けられる。基板上に付けられた接着剤は、カバー部材の基板への押圧により変形する。例えば、変形した接着剤が、半導体素子とカバー部材との界面に流れ込むと、半導体素子から発生する熱を、カバー部材を介して外部に逃がす放熱性能が低下するおそれがある。あるいは、カバー部材が半導体素子と接着される場合、カバー部材と半導体素子との接合強度が低下するおそれがある。
１つの側面では、本発明の目的は、半導体素子とカバー部材との界面に接着剤が流れ込むことを防護し、半導体装置の信頼性を向上することである。
本発明の一形態では、半導体装置は、表面に半導体素子が搭載された基板と、基板の表面における半導体素子が搭載される領域の周囲に配置され、半導体素子の辺に沿って延在する延在部を有する接着剤と、半導体素子を覆って配置され、接着剤に接する第１の面と、第１の面における延在部の先端部分に対応する位置に設けられ、接着剤に刺された尖った先端を有する突起とを含むカバー部材とを備えている。
カバー部材を基板に接着する際に、半導体素子とカバー部材との界面に接着剤が流れ込むことを防護でき、半導体装置の信頼性を向上できる。
一実施形態における半導体装置の例を示している。 図１に示した半導体装置の製造方法の例を示している。 別の実施形態における半導体装置の例を示している。 図３に示した半導体装置をカバー部材側から見た例を示している。 図３に示した半導体装置の製造に使用する基板の例を示している。 図５に示した基板に半導体素子を取り付ける例を示している。 図６に示した基板と半導体素子との間に、樹脂を充填する例を示している。 図７に示した基板上に接着剤を塗布する例を示している。 図８に示した基板上にカバー部材を配置する例を示している。 図９において、カバー部材の基板側への押圧に伴い変形する接着剤の例を示している。 図１０に示した状態から、カバー部材が基板側にさらに押圧されるときの接着剤の変形の例を示している。 図１１に示した状態でカバー部材の基板側への押圧状態が維持されるときの接着剤の変形の例を示している。 突起の形状の例を示している。 カバー部材に形成される突起の別の例を示している。 カバー部材に形成される突起の別の例を示している。 突起のないカバー部材を基板に取り付ける場合に想定される不具合の例を示している。 突起のないカバー部材を基板に取り付ける場合に想定される不具合の別の例を示している。
以下、図面を用いて実施形態を説明する。
図１は、一実施形態における半導体装置１００Ａの例を示している。図１の下側は、半導体装置１００Ａの平面を示し、図１の上側は、平面図のＡ−Ａ’線に沿う断面を示している。
例えば、半導体装置１００Ａは、基板１０Ａと、半導体素子２０Ａと、カバー部材３０Ａと、接着剤５０とを有している。半導体素子２０Ａは、基板１０Ａの表面１２に搭載されている。カバー部材３０Ａは、半導体素子２０Ａを覆って基板１０Ａ上に配置されている。接着剤５０は、基板１０Ａの表面１２における半導体素子２０Ａが搭載される領域の周囲に配置されている。
例えば、基板１０Ａは、プリント基板であり、半導体素子２０Ａの端子は、はんだ６０等により、基板１０Ａの表面１２に設けられた端子に接続されている。なお、図１の平面図では、半導体装置１００Ａの構造を分かりやすくするために、カバー部材３０Ａの外形を破線で示している。
カバー部材３０Ａは、半導体素子２０Ａにおける基板１０Ａと反対側の面２２に接する面３２と、接着剤５０に接する面３４と、面３４に設けられ、接着剤５０の内部に刺された尖った先端を有する突起４０とを有している。例えば、カバー部材３０Ａは、銅やアルミニウム等の金属であり、互いに接触する面２２、３２を介して半導体素子２０Ａから伝達される熱を、半導体装置１００Ａの外部に放出する。カバー部材３０Ａは、金属をプレス加工等で成形あるいは折曲することにより形成され、あるいは金属を切削加工することにより形成される。突起４０は、カバー部材３０Ａの形成時に一緒に形成されてもよく、面３４を掘り起こして目立てることで形成されてもよい。
なお、半導体素子２０Ａの面２２と、カバー部材３０Ａの面３２とは、熱伝導性を有する部材を介して接触あるいは接着されてもよい。例えば、熱伝導性を有する部材は、はんだである。
接着剤５０は、矩形状の半導体素子２０Ａの４つの辺に沿って延在する延在部５２を有している。例えば、接着剤５０は、シリコーン樹脂系またはエポキシ樹脂系の接着剤である。突起４０は、延在部５２の延在方向の先端部分に対応する位置にそれぞれ設けられており、例えば、錐体形状やくさび形状を有している。破線で囲った網掛けの接着剤５０は、硬化した延在部５２の先端部分が突起４０により破られることにより流れ出たものを示している。
図２は、図１に示した半導体装置１００Ａの製造方法の例を示している。まず、ステップＳ１０において、端子にはんだ６０が付けられた半導体素子２０Ａは、基板１０Ａの表面１２に載置され、基板１０Ａとはんだ付けされる。すなわち、半導体素子２０Ａが基板１０Ａに搭載される。
次に、ステップＳ２０において、基板１０Ａの表面１２における半導体素子２０Ａが搭載される領域の周囲に、半導体素子２０Ａの辺に沿って接着剤５０が付けられる。例えば、接着剤５０は、ディスペンス装置を用いて基板１０Ａに塗布される。すなわち、半導体素子２０Ａの辺に沿って延在する延在部５２を有する接着剤５０が、半導体素子２０Ａの周囲の４箇所に配置される。例えば、接着剤５０の表面は、徐々に硬化していく。接着剤５０が熱により硬化するタイプの場合、基板１０Ａに塗布された接着剤５０は、熱処理により表面から硬化していく。
次に、ステップＳ３０において、カバー部材３０Ａの面３４を接着剤５０に対向させて、カバー部材３０Ａが、半導体素子２０Ａを覆って基板１０Ａ上に配置される。この状態で、突起４０の先端は、接着剤５０の表面に接触し、カバー部材３０Ａの面３２は、半導体素子２０Ａの面２２に対向する。
次に、ステップＳ４０において、カバー部材３０Ａが基板１０Ａ側に押圧され、突起４０は、接着剤５０の内部に侵入していく。接着剤５０の表面は、硬化して膜が形成されている。接着剤５０が熱により硬化するタイプの場合、ステップＳ４０は、例えば、高温の炉の中で実施される。カバー部材３０Ａが基板１０Ａ側にさらに押圧されると、接着剤５０は、カバー部材３０Ａの面３４および突起４０に押圧され、接着剤５０の内部の圧力は高まる。このとき、接着剤５０の内部は、硬化しておらず、流動性を有している。
そして、突起４０は、接着剤５０の延在部５２の先端部分における硬化した膜に刺さり、膜は破れる。硬化した膜の内部にある硬化していない接着剤５０は、図１に破線で囲った網掛けに示したように、延在部５２の先端部分の破れた膜から延在部５２の延在方向に流れ出る。硬化していない接着剤５０は、延在部５２の延在方向（すなわち、半導体素子２０Ａの辺方向）に沿って流れ出るため、流れ出た接着剤５０は、半導体素子２０Ａに到達することはない。すなわち、接着剤５０の延在部５２の先端部分に対応する位置に設けられる突起４０は、流れ出た接着剤５０を、半導体素子２０Ａに向かう方向と異なる方向に誘導する。
したがって、半導体素子２０Ａの面２２とカバー部材３０Ａの面３２との界面に接着剤５０が流れ込むことを防護できる。面２２、３２は、直接接触し、あるいは熱伝導性を有する部材を介して接触または接着される。これにより、カバー部材３０Ａによる半導体装置１００Ａの放熱性能を、界面に接着剤５０が流れ込んだ場合に比べて向上できる。
この後、接着剤５０が硬化することでカバー部材３０が基板１０Ａに接着される。この際、突起４０により、カバー部材３０Ａと接着剤５０との接触面積が増えるため、カバー部材３０Ａと基板１０Ａとの接合強度を、突起４０がカバー部材３０Ａに形成されない場合に比べて向上できる。
これに対して、面２２、３２の間に、例えば樹脂系の接着剤５０が流れ込む場合、半導体装置１００Ａからカバー部材３０への熱の伝達が阻害され、半導体装置１００Ａの放熱性能は低下する。
例えば、面２２、３２がはんだにより接着される場合、ステップＳ４０は、高温の炉の中で実施され、はんだが溶融することで、カバー部材３０Ａが半導体素子２０Ａに接着される。この場合にも、図１に示した構造では、半導体素子２０Ａとカバー部材３０Ａとの界面に、溶融したはんだを押しのけて接着剤５０が流れ込むことはなく、カバー部材３０Ａと半導体素子２０Ａとの接合強度を向上できる。これに対して、面２２、３２の間に、例えば樹脂系の接着剤５０が流れ込む場合、面２２、３２のはんだ付けが阻害され、カバー部材３０Ａと半導体素子２０Ａとの接合強度は低下し、半導体素子２０Ａの放熱性能も低下する。
以上、この実施形態では、カバー部材３０Ａを基板１０Ａに接着する際に、硬化していない接着剤５０は、先端部分から延在部５２の延在方向に流れ出るため、流れ出た接着剤５０は半導体素子２０Ａに到達することはない。このため、カバー部材３０Ａの放熱性能を向上でき、カバー部材３０Ａと半導体素子２０Ａとの接合強度を向上できる。さらに、突起４０により、カバー部材３０Ａと接着剤５０との接触面積が増えるため、カバー部材３０Ａと基板１０Ａとの接合強度を向上できる。この結果、半導体装置１００Ａの信頼性を向上できる。
図３は、別の実施形態における半導体装置１００Ｂの例を示している。上述した実施形態で説明した要素と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。図３は、半導体装置１００Ｂの断面を示している。
半導体装置１００Ｂは、基板１０Ｂと、基板１０Ｂの表面１２に搭載された半導体素子２０Ｂと、半導体素子２０Ｂを覆って基板１０Ｂ上に配置されたカバー部材３０Ｂと、接着剤５０とを有している。接着剤５０は、基板１０Ｂの表面１２における半導体素子２０Ｂが搭載される領域の周囲に配置されている。例えば、基板１０Ｂは、プリント基板である。
基板１０Ｂは、表面１２に設けられ、半導体素子２０Ｂに接続される複数の端子１４と、裏面に設けられた複数の端子１６と、基板１０Ｂの内部に設けられた複数の配線１８とを有している。所定の配線１８は、端子１４、１６の少なくともいずれかに接続されている。端子１４は、はんだ６０等を介して半導体素子２０Ｂの端子２４に接続されている。端子１６は、半導体装置１００Ｂをシステム基板等に接続するためのはんだボール等のはんだ６２が付けられている。
半導体素子２０Ｂと基板１０Ｂとの間には、端子１４、１６およびはんだ６０を覆って、樹脂（アンダーフィル）７０が充填されている。例えば、半導体素子２０Ｂは、基板１０Ｂにフリップチップ接続されており、半導体装置１００Ｂは、ＦＣＢＧＡパッケージの形態を有している。なお、半導体装置１００Ｂは、基板１０Ｂにはんだ６２を付けないＬＧＡ（Land Grid Array）パッケージの形態でもよい。
カバー部材３０Ｂは、図１に示したカバー部材３０Ａと同様に、半導体素子２０Ｂの面２２に対向する面３２と、接着剤５０に接する面３４と、面３４に設けられ、接着剤５０の内部に刺された尖った先端を有する突起４０とを有している。例えば、カバー部材３０Ｂは、銅やアルミニウム等の金属であり、半導体素子２０Ｂを保護する保護部材および半導体素子２０Ｂが発生する熱を半導体装置１００Ｂの外部に放出する放熱部材として機能する。カバー部材３０Ｂは、図１に示したカバー部材３０Ａと同様に、金属をプレス加工等で成形あるいは折曲することにより形成され、あるいは金属を切削加工することにより形成される。
半導体素子２０Ｂの面２２は、金属膜８０Ａ、熱伝導性を有する部材８０Ｂおよび金属膜８０Ｃを介して、カバー部材３０Ｂの面３２に接続されている。例えば、熱伝導性を有する部材８０Ｂは、はんだである。以降の説明では、部材８０Ｂは、はんだ８０Ｂとも称する。
例えば、金属膜８０Ａは、チタン（Ｔｉ）／金（Ａｕ）の２層膜、チタン（Ｔｉ）／ニッケル（Ｎｉ）の２層膜、あるいはチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）の３層膜であり、チタンが半導体素子２０Ｂの面２２に接している。例えば、金属膜８０Ａは、半導体素子２０Ｂの製造工程におけるスパッタリング処理により、半導体素子２０Ｂの面２２上に積層される。なお、金属膜８０Ａがニッケルの層を含む場合、バナジウム（Ｖ）を添加したニッケルが、スパッタリングターゲットに用いられてもよい。
例えば、金属膜８０Ｃは、ニッケル（Ｎｉ）／金（Ａｕ）の２層膜、すず（Ｓｎ）の膜、銀（Ａｇ）の膜、あるいはニッケル（Ｎｉ）の膜である。金属膜８０Ｃがニッケル／金の２層の場合、ニッケルが部材８０Ｂに接し、金がカバー部材３０Ｂの面３２に接する。例えば、金属膜８０Ｃは、メッキ処理によりカバー部材３０Ｂの面３２に形成される。
図４は、図３に示した半導体装置１００Ｂをカバー部材３０Ｂ側から見た例を示している。図１と同様に、図４の平面図では、半導体装置１００Ｂの構造を分かりやすくするために、カバー部材３０Ｂの外形を破線で示している。なお、図３は、図４のＡ−Ａ’線に沿う断面を示している。
この実施形態では、接着剤５０は、矩形状の半導体素子２０Ｂの４つの角部２６に対応する位置に配置されており、Ｌ字形状を有している。換言すれば、Ｌ字形状の各接着剤５０は、半導体素子２０Ｂの角部２６の各々に対応する位置から、隣接する他の角部２６に向けてそれぞれ延在する延在部５２を有している。半導体素子２０Ｂの角部２６は、半導体装置１００Ｂの熱サイクルに伴い基板１０Ｂに発生する応力の負荷が大きい。このため、接着剤５０を半導体素子２０Ｂの４つの角部２６に対応する位置に配置することで、熱サイクルに対するカバー部材３０Ｂと基板１０Ｂとの接合強度を高くでき、半導体装置１００Ｂの信頼性を向上できる。
カバー部材３０Ｂは、各延在部５２に対応する位置に、延在部５２の延在方向に並ぶ３つの突起４０を有している。そして、延在部５２毎に、少なくとも１つの突起４０が接着剤５０に刺さっている。図４に示した例では、延在部５２毎に、３つの突起４０が接着剤５０に刺さっている。
互いに隣接する２つの延在部５２の先端部分の間隙５３は、半導体装置１００Ｂの製造工程において、樹脂７０等から発生する揮発性のガスを、カバー部材３０Ｂの外部に逃がすための孔である。なお、延在部５２毎に設けられる突起４０の数は、２個でもよく、４個以上でもよい。図３および図４に示した半導体装置１００Ｂの製造方法は、図２と同様である。
図５は、図３に示した半導体装置１００Ｂの製造に使用する基板１０Ｂの例を示している。図５の下側は、基板１０Ｂの平面図を示し、図５の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。基板１０Ｂは、図３に示したように、半導体素子２０Ｂに接続される複数の端子１４と、システム基板等に接続される複数の端子１６と、基板１０Ｂの内部に設けられた複数の配線１８とを有している。なお、基板の構造を分かりやすくするために、断面図の端子１４の数は、平面図の端子１４の数に比べて少なく記載し、大きさも大きく記載している。
図６は、図５に示した基板１０Ｂに半導体素子２０Ｂを取り付ける例を示している。図６の下側は、基板１０Ｂの平面図を示し、図６の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。なお、金属膜８０Ａは、半導体素子２０Ｂの製造工程において、予め半導体素子２０Ｂの面２２に付けられている。
半導体素子２０Ｂが基板１０Ｂに取り付けられる前、基板１０Ｂの端子１４上に、例えば、クリーム状のはんだ６０が印刷される。また、半導体素子２０Ｂの端子２４にはんだボール等が付けられる。次に、端子１４上に半導体素子２０Ｂの端子２４を合わせて、半導体素子２０Ｂが基板１０Ｂ上に配置される。そして、半導体素子２０Ｂが配置された基板１０Ｂは、炉に入れられ、半導体素子２０Ｂは基板１０Ｂにはんだ付けされる。
図７は、図６に示した基板１０Ｂと半導体素子２０Ｂとの間に、樹脂７０を充填する例を示している。図７の下側は、基板１０Ｂの平面図を示し、図７の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。樹脂７０は、毛細管現象を利用して、基板１０Ｂと半導体素子２０Ｂとの間に充填された後、熱処理により硬化される。
図８は、図７に示した基板１０Ｂ上に接着剤５０を塗布する例を示している。図８の下側は、基板１０Ｂの平面図を示し、図８の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。
例えば、接着剤５０は、ディスペンス装置を用いて、基板１０Ａの面１２における半導体素子２０Ｂの４つの角部２６に対応する位置に、半導体素子２０Ｂの辺に沿って延在する延在部５２を有するＬ字形状に塗布される。この際、接着剤５０は、基板１０Ｂに接する面積が小さくなるように、山なり形状に塗布されることが好ましい。接着剤５０を山なり形状にすることで、接着剤５０と基板１０Ｂとの接触面積を小さくでき、カバー部材３０Ｂの基板１０Ｂへの押圧時における接着剤５０の広がり量を小さくできる。この結果、基板１０Ｂのサイズを小さくすることが可能になる。
例えば、基板１０Ｂに塗布された接着剤５０は、熱により硬化するタイプであり、熱処理によって、表面から硬化していく。なお、接着剤５０は、Ｌ字形状にくり抜かれたマスクを用いて、印刷により塗布されてもよい。
図９は、図８に示した基板１０Ｂ上にカバー部材３０Ｂを配置する例を示している。図９の下側は、カバー部材３０Ｂが基板１０Ｂ上に配置された状態の基板１０Ｂの平面図を示し、図９の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。なお、断面図に示した白抜きの矢印は、はんだ８０Ｂおよびカバー部材３０Ｂが、基板１０Ｂ上に順に載置されることを示している。
まず、カバー部材３０Ｂを基板１０Ｂ上に配置する前に、例えば、板状のはんだ８０Ｂが金属膜８０Ａ上に載置される。次に、突起４０を接着剤５０に合わせて、カバー部材３０Ｂが基板１０Ｂ上に載置される。図９の平面図は、カバー部材３０Ｂが基板１０Ｂ上に載置され、カバー部材３０Ｂが基板１０Ｂ側に押圧される前の状態を示している。このため、接着剤５０は、基板１０Ｂ上に広がっておらず、接着剤５０の各延在部５２の幅および長さは、図４に示した各延在部５２の幅および長さに比べてそれぞれ小さい。
図９に示した例では、カバー部材３０Ｂが基板１０Ｂ上に載置された状態で、各延在部５２に対応して位置する３つの突起４０のうち、半導体素子２０Ｂの対応する角部２６に最も近い突起４０が、接着剤５０の各延在部５２の先端部分に接触する。他の２つの突起４０は、接着剤５０に接触していない。この状態で、カバー部材３０Ｂの面３４は、接着剤５０に接触しており、カバー部材３０Ｂの面３２は、金属膜８０Ｃ、はんだ８０Ｂおよび金属膜８０Ａを介して、半導体素子２０Ｂの表面２２に接触している。
この後、カバー部材３０Ｂが基板１０Ｂ側に押圧され、接着剤５０は押圧により変形していく。接着剤５０が押し広げられることで、接着剤５０に接触する突起４０の数は増え、突起４０は、接着剤５０の内部に侵入していく。接着剤５０が変形する様子は、図１０から図１３に示す。
なお、カバー部材３０Ｂの基板１０Ｂ側への押圧は、高温の炉の中で実施される。押圧により金属膜８０Ａ、８０Ｃの間に挟持されたはんだ８０Ｂは、熱により溶融し、温度が下げられたときに金属膜８０Ａ、８０Ｃに接着される。これにより、カバー部材３０Ｂは、半導体素子２０Ｂにはんだ付けされる。このため、図３に示した半導体装置１００Ｂの動作中に、半導体素子２０Ｂから発生する熱は、はんだ８０Ｂを介してカバー部材３０Ｂから半導体装置１００Ｂの外部に放出される。
図１０は、図９において、カバー部材３０Ｂの基板１０Ｂ側への押圧に伴い変形する接着剤５０の例を示している。図１０は、連続する３つの突起４０に沿う縦断面と横断面とを示している。
図１０の左側は、図９と同様に、カバー部材３０Ｂが基板１０Ｂ上に載置された状態を示しており、３つの突起４０のうち、接着剤５０に最も近い突起４０が接着剤５０に接触している。例えば、カバー部材３０Ｂの基板１０Ｂへの載置は、室温で行われる。接着剤５０は、室温状態では硬化しにくい。接着剤５０が柔らかい場合、接着剤５０は、表面張力により、中央部が盛り上がった形状を有している。このため、カバー部材３０Ｂは、接着剤５０の盛り上がった中央部から接触していく。なお、カバー部材３０Ｂが基板１０Ｂ上に載置された状態で、全ての突起４０が接着剤５０と非接触でもよく、２つの突起４０が接着剤５０と接触していてもよい。接着剤５０と接触していない突起４０は、接着剤５０の延在部５２の延在方向の先端部分に配置される。
図１０の右側は、カバー部材３０Ｂの基板１０Ｂ側への押圧が開始された状態を示している。押圧より、接着剤５０は幅方向および長さ方向に広がる。例えば、押圧は、高温の炉の中で実施されるが、接着剤５０の硬化は、押圧が開始された直後には始まっていないため、接着剤５０に最も近い突起４０は、接着剤５０の内部に埋め込まれていく。
図１１は、図１０に示した状態から、カバー部材３０Ｂが基板１０Ｂ側にさらに押圧されるときの接着剤の変形の例を示している。図１１は、連続する３つの突起４０に沿う縦断面と横断面とを示している。
図１１に示したカバー部材３０Ｂの基板側１０Ｂへの押圧は、高温状態で実施されるため、接着剤５０は、高温下で硬化し、図１１の左側に示すように、硬化による膜５４が接着剤５０の表面に徐々に形成される。膜５４が形成された接着剤５０は、カバー部材３０Ｂの基板１０Ｂ側への押圧に伴い、さらに幅方向および長さ方向に広がる。しかしながら、硬化により形成された膜５４により、接着剤５０の弾性力は小さくなる。このため、接着剤５０は広がりにくくなり、押圧とともに接着剤５０の内部の圧力は高くなる。そして、長さ方向に広がる接着剤５０の先端部分は、２つ目の突起４０に接触する。
次に、図１１の右側に示すように、接着剤５０がさらに広がると、膜５４は突起４０により破られ、硬化していない流動性を有する接着剤５６が、延在部５２の延在方向に流れ出す。この際、接着剤５０の延在部５２の延在方向の先端部分の膜５４が破られるため、接着剤５６を半導体素子２０Ｂの辺に沿って流れ出すように誘導できる。膜５４が破れるとき、接着剤５０の内部の圧力は、弾性力の小さい膜５４によりさらに高くなっている。このため、硬化していない接着剤５６は、膜５４の裂け目から勢いよく飛び出す場合がある。しかしながら、接着剤５６は、延在部５２の延在方向の先端部分の裂け目から流れ出すため、接着剤５６は、勢いよく飛び出す場合にも、半導体素子２０Ｂに向かうことはなく、半導体素子２０Ｂに接触することはない。
なお、硬化していない接着剤５６は、表面張力により突起４０から離れにくい。このため、接着剤５６が、裂け目から勢いよく飛び出し、接着剤５０から最も離れた突起４０に触れる場合にも、表面張力により延在方向の先端側に流れ出る接着剤５６の勢いは抑制される。
例えば、突起４０は錐形状を有しており、先端が尖っているため、膜５４を破きやすくできる。膜５４が破れることにより、接着剤５０の内部の圧力は下がるため、カバー部材３０Ｂの基板１０Ｂ側への押圧が継続される場合にも、接着剤５０の先端部分以外の膜５４が破れることはない。
なお、カバー部材３０Ｂの基板１０Ｂへの接着とともに、図９で説明したように、カバー部材３０Ｂが半導体素子２０Ｂにはんだ付けされる。すなわち、カバー部材３０Ｂの基板側１０Ｂへの押圧は、図９に示したはんだ８０Ｂを溶融し、カバー部材３０Ｂを半導体素子２０Ｂに接着する目的を兼ねている。換言すれば、１回の熱処理により、カバー部材３０Ｂと基板１０Ｂとを接着でき、カバー部材３０Ｂと半導体素子２０Ｂとを接着できる。これにより、熱処理の時間を短くでき、例えば、はんだ８０Ｂの酸化を抑制できる。
図１２は、図１１に示した状態でカバー部材３０Ｂの基板１０Ｂ側への押圧状態が維持されるときの接着剤５０の様子を示している。図１２は、連続する３つの突起４０に沿う縦断面と横断面とを示している。
カバー部材３０Ｂの基板１０Ｂへの押圧状態は、高温状態で維持されているため、先端部分から流れ出た接着剤５６の表面は硬化し、膜５５が形成される。また、押圧状態が維持されているため、接着剤５０の流動性を有する部分は、先端部分から流れ続ける。例えば、硬化した膜５５は、新たに触れた突起４０（図１２の最も右側）により破られ、流動性を有する接着剤５７が、先端部分から延在部５２の延在方向にさらに流れ出す。この場合にも、接着剤５７は、半導体素子２０Ｂの辺に沿って流れ出すように誘導される。また、接着剤５７の表面張力により、延在方向の先端側に流れ出る接着剤５７の勢いは抑制される。
接着剤５０の内部の硬化していない部分の先端部分からの流れ出しは、接着剤５０の硬化により膜５４が厚くなり、膜５４の変形量が少なくなることで止まる。この後、高温状態が維持されることで、接着剤５０は完全に硬化し、カバー部材３０Ｂは基板１０Ｂに接着される。この際、接着剤５０の内部に突起４０が食い込んでいるため、カバー部材３０Ｂと基板１０Ｂとの接着強度を高くできる。
図１２に示したように、カバー部材３０Ｂに突起４０を設けることにより、接着剤５０の膜５４は、延在方向５２の先端部分で破れ、他の部分では破れない。例えば、カバー部材３０Ｂから接着剤５０に掛かる押圧力が高い場合にも、接着剤５０の膜５４は、延在方向５２の先端部分で破れる。換言すれば、基板１０Ｂに塗布する接着剤５０の盛り上がり量（高さ）を大きくし、カバー部材３０Ｂから接着剤５０に掛かる押圧力が高くしても、接着剤５０の膜５４は、延在方向５２の先端部分で破れる。
したがって、カバー部材３０Ｂに突起４０を設けることで、カバー部材３０Ｂの押圧時に、接着剤５０が基板１０Ｂ上で広がる面積を小さくできる。この結果、カバー部材３０Ｂの面３４の面積を小さくすることが可能になり、基板１０Ｂの面積を小さくすることが可能になる。換言すれば、カバー部材３０Ｂの内側から半導体素子２０Ｂの周囲までの距離を短くできる。これにより、半導体装置１００Ｂの動作時において、熱による基板１０Ｂの収縮、膨張による基板１０Ｂの反りやうねりを小さくできる。この結果、半導体装置１００Ｂの熱サイクルに対する信頼性を向上できる。
また、接着剤５０の膜５４、５５は、突起４０により強制的に破かれ、硬化していない接着剤５６、５７は延在部５２の先端部分から外側に流れ出す。この流れ出しにより、接着剤５０が硬化する時間を、カバー部材３０Ｂに突起４０を設けないときに比べて短くできる。
例えば、基板１０Ｂに塗布する接着剤５０の盛り上がり量を大きくすることで、カバー部材３０Ｂの押圧時に接着剤５０に掛かる押圧力を大きくでき、接着剤５０の内部の圧力を高くできる。したがって、膜５４を破れやすくでき、膜５４の外側に流れ出す接着剤５０の量を多くでき、接着剤５０が硬化する時間を、さらに短くできる。この結果、半導体装置１００Ｂの製造コストを削減できる。
さらに、基板１０Ｂに塗布する接着剤５０の盛り上がり量を大きくすることで、接着剤５０の表面の曲率を大きくできる。これにより、カバー部材３０Ｂの基板１０Ｂへの押圧の開始時に、カバー部材３０Ｂが接着剤５０に触れる面積を小さくでき、カバー部材３０Ｂと接着剤５０との間に空気が入ることを抑制できる。したがって、カバー部材３０Ｂと接着剤５０との接着強度が低下することはない。
図１３は、突起４０の形状の例を示している。図１３では、突起の先端を上側に向けて示している。図３に示した突起４０の形状は、例えば、（ａ）円錐形状、（ｂ）角錐形状、（ｃ）三角柱形状のいずれかである。突起４０が三角柱形状の場合、先端のラインが図４に示した接着剤５０の延在部５２の延在方向に沿うように、カバー部材３０Ｂに突起４０が形成される。なお、突起４０は、図１３（ｄ）に示すように、複数の錐体を組み合わせて、カバー部材３０Ｂに形成されてもよい。さらに、図１３に示した突起４０の形状は、図１に示した突起４０の形状に使用されてもよい。
図１４は、カバー部材３０Ｂに形成される突起４０の別の例を示している。図１４は、連続する３つの突起４０に沿う縦断面を示している。例えば、図１４（ａ）に示すように、３つの突起４０は、接着剤５０が完全に硬化した状態で、先端が基板１０Ｂ上に接触するように、カバー部材３０Ｂに形成されてもよい。
この場合、カバー部材３０Ｂを基板１０Ｂに対して所定の高さに位置決めできる。このため、例えば、カバー部材３０Ｂを基板１０Ｂに押圧する工程において、カバー部材３０Ｂの基板１０Ｂに対する位置を圧力により制御することなく、カバー部材３０Ｂを基板１０Ｂ上の所定の高さに接着できる。また、硬化した膜５４の弾性力のばらつきにより、カバー部材３０Ｂの接着剤５０への押圧力が、位置により異なる場合にも、カバー部材３０Ｂを、基板１０Ｂ上で傾くことなく配置できる。
また、図１４（ｂ）に示すように、３つの突起４０は、接着剤５０が完全に硬化した状態で、先端が基板１０Ｂに刺さるように、カバー部材３０Ｂに形成されてもよい。これにより、カバー部材３０Ｂと基板１０Ｂとの接合強度をさらに向上できる。
さらに、図１４（ｃ）に示すように、３つの突起４０の少なくとも１つを、他の突起４０より長くし、接着剤５０が完全に硬化した状態で、長い突起４０の先端が基板１０Ｂ内の配線１８に接触するように、カバー部材３０Ｂに形成されてもよい。突起４０の他の１つは、基板１０Ｂ上に接触してもよい。突起４０を介してカバー部材３０Ｂを基板１０Ｂの内部の配線１８に接続することで、例えば、カバー部材３０Ｂをアースすることができ、半導体素子２０Ｂが動作するときに発生する電磁波や半導体素子２０Ｂの外部からの電磁波を、カバー部材３０Ｂにより遮蔽できる。
なお、図１４に示した突起４０の数は、２個でもよく、４個以上でもよい。図１４（ｂ）において、突起４０の少なくとも１つの先端が基板１０Ｂに刺さるように、カバー部材３０Ｂが形成されてもよい。図１４（ｃ）において、配線１８に接触する突起４０の数は、２個以上でもよい。配線１８に接触しない突起４０の先端は、基板１０Ｂ上に接触してもよく、基板１０Ｂに刺さってもよい。さらに、図１４に示した突起４０の形状は、図１に示した突起４０の形状に使用されてもよい。
図１５は、カバー部材３０Ｂに形成される突起４０の別の例を示している。図１５は、図４と同様に、半導体装置１００Ｂをカバー部材３０Ｂ側から見た例を示している。
例えば、図１５（ａ）に示すように、３つの突起４０のうち、接着剤５０の延在部５２の延在方向の先端部分の突起４０は、横断面形状が幅広にされ、横断面の幅方向が延在部５２の延在方向の直角方向に沿うように、カバー部材３０Ｂに形成されてもよい。
また、図１５（ｂ）に示すように、カバー部材３０Ｂは、接着剤５０の延在部５２の延在方向の先端部分に、延在部５２の延在方向の直角方向に沿って設けられる複数の突起４０を有していてもよい。
図１１で説明したように、接着剤５０がカバー部材３０Ｂにより押圧されたときに、接着剤５０の内部の圧力は高くなる。接着剤５０が基板１０Ｂ上に盛り上がって塗布される場合、接着剤５０の内部の圧力は、さらに高くなる。接着剤５０の表面の硬化された膜５４（図１１）の質によっては、突起４０が接着剤５０の延在部５２の先端部分に刺さる際に、硬化していない流動性を持つ接着剤５０が先端部分から勢いよく流れ出す場合がある。この場合にも、図１５に示した突起４０により、流れ出した接着剤５０は、突起４０に遮られることにより、あるいは表面張力の作用により、飛び散ることはなく、接着剤５０が意図しない領域に飛び出すことを防止できる。
図１６は、突起４０のないカバー部材３０Ｃを基板１０Ｂに取り付ける場合に想定される不具合の例を示している。図１６の下側は、基板１０Ｂの平面図を示し、図１６の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。図１６は、図１１の右側に示した状態に対応しており、高温状態下で、カバー部材３０Ｃが基板側１０Ｂに押圧されている状態を示している。図３および図４と同一または同様の要素には、同じ符号を付し、詳細な説明は省略する。
図１１で説明したように、接着剤５０は、高温状態で硬化し、表面に膜が形成される。カバー部材３０Ｃが図１１に示した突起４０を有していない場合、接着剤５０の膜が破ける位置が定まらず、膜は、膜厚が薄い箇所、あるいは硬化が進み弾力性を失った箇所から破ける。例えば、半導体素子２０Ｂの角部に対応する箇所から膜が破れる場合、硬化していない接着剤５６は、半導体素子２０Ｂに向けて流れ出る可能性が高い。
流れ出た接着剤５６は、半導体素子２０Ｂのフリップチップ接続部を保護している樹脂７０にぶつかり、カバー部材３０Ｃの内側に広がる。このため、例えば、接着剤５６は、溶融する前のはんだ８０Ｂと金属膜８０Ａとの界面に侵入するおそれがあり、あるいは、溶融する前のはんだ８０Ｂと金属膜８０Ｃとの界面に侵入するおそれがある。
接着剤５６が侵入した箇所は、カバー部材３０Ｃと半導体素子２０Ｂとの接着強度が弱くなる。また、接着剤５６は樹脂であるため、接着剤５６が侵入した箇所は、熱伝導性（すなわち、熱抵抗）が低下し、カバー部材３０Ｃによる半導体素子２０Ｂの放熱効率は低下する。
接着剤５６が、はんだ８０Ｂと金属膜８０Ａまたは８０Ｃとの界面に侵入し、カバー部材３０Ｂが基板１０Ｂに対して傾いた状態で、基板１０Ｂに接着される場合、半導体装置１００Ｂは、外観不良品として扱われる。これにより、半導体装置１００Ｂの歩留は低下し、半導体装置１００Ｂの製造コストは上昇する。なお、接着剤５０が、カバー部材３０Ｂの外側に流れ出た場合も、半導体装置１００Ｂは、外観不良品として扱われる。
図１７は、突起４０のないカバー部材３０Ｃを基板１０Ｂに取り付ける場合に想定される不具合の別の例を示している。図１７の下側は、基板１０Ｂの平面図を示し、図１７の上側は、平面図のＡ−Ａ’線に沿う断面図を示している。図１７は、図１１の右側に示した状態に対応しており、高温状態下で、カバー部材３０Ｃが基板側１０Ｂに押圧されている状態を示している。図３および図４と同一または同様の要素には、同じ符号を付し、詳細な説明は省略する。
図１６と同様に、カバー部材３０Ｃが図１１に示した突起４０を有していない場合、接着剤５０の膜が破ける位置が定まらない。例えば、膜が、Ｌ字形状の接着剤５０の２つの延在部５２の延在方向の先端部分において、半導体素子２０Ｂの角部２６に対向する箇所から破れる場合、硬化していない流動性を有する接着剤５６は、２箇所から半導体素子２０Ｂに向けて流れ出る。
これにより、接着剤５０、５６、カバー部材３０Ｃ、半導体素子２０Ｂおよび樹脂７０により囲まれた空間９０が発生する。例えば、空間９０が外部から閉ざされ、密閉されている場合、樹脂７０や接着剤５０等から空間９０に発生した揮発性のガスは、空間９０に溜まり、空間９０の圧力は高くなる。これにより、空間９０内の揮発性のガスが、溶融したはんだ８０Ｂの内部に入り込むと、カバー部材３０Ｃと半導体素子２０Ｂとの間に、いわゆるボイド９２が発生するおそれがある。
図１６と同様に、ボイド９２が発生した箇所は、カバー部材３０Ｃと半導体素子２０Ｂとの接着強度が弱くなる。また、ボイド９２の内部は気体が充填されているため、ボイド９２が発生した箇所は、熱伝導性（すなわち、熱抵抗）が低下し、カバー部材３０Ｃによる半導体素子２０Ｂの放熱効率は低下する。さらに、ボイド９２により、カバー部材３０Ｂが基板１０Ｂに対して傾いた状態で、基板１０Ｂに接着される場合、半導体装置１００Ｂは、外観不良品として扱われる。
以上、この実施形態においても、図１および図２に示した実施形態と同様に、カバー部材３０Ｂの放熱性能および接合強度を向上でき、半導体装置１００Ｂの信頼性を向上できる。例えば、半導体素子１００Ｂの角部２６に対応する位置に接着剤５０を付けることで、熱サイクルにより基板１０Ｂに発生する応力に対するカバー部材３０Ｂと基板１０Ｂとの接合強度を向上できる。
硬化した接着剤５０のＬ字形状の先端部分が互いに接触しないように、接着剤５０をＬ字形状に塗布することで、半導体装置１００Ｂの製造工程において、樹脂７０や接着剤５０等から発生する揮発性のガスを、カバー部材３０Ｂの外部に逃がすことができる。この結果、カバー部材３０Ｂの内側に溜まった揮発性のガスが膨張した場合にも、膨張による接着剤５０の剥離やカバー部材３０Ｂの脱落を抑制できる。
複数の突起４０を接着剤５０の延在部５２の延在方向に沿って配置することで、突起４０の少なくともいずれかにより、延在部５２の先端部分に形成された膜５４を破くことができる。これにより、例えば、接着剤５０の延在部５２の長さがばらつく場合にも、硬化していない流動性を有する接着剤５６を、延在部５２の先端部分から延在部５２の延在方向に向けて流れ出させることができる。すなわち、突起４０により、流動性を有する接着剤５６を、半導体素子２０Ｂの辺に沿って流れ出すように誘導できる。
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
表面に半導体素子が搭載された基板と、
前記基板の前記表面における前記半導体素子が搭載される領域の周囲に配置され、前記半導体素子の辺に沿って延在する延在部を有する接着剤と、
前記半導体素子を覆って配置され、前記接着剤に接する第１の面と、前記第１の面における前記延在部の先端部分に対応する位置に設けられた突起とを含むカバー部材と
を備えていることを特徴とする半導体装置。
（付記２）
前記接着剤の前記延在部は、前記半導体素子の角部の各々に対応する位置から、隣接する他の角部に向けてそれぞれ延在し、
前記突起は、前記各延在部の先端部分に接触すること
を特徴とする付記１に記載の半導体装置。
（付記３）
前記カバー部材は、前記各延在部の延在方向に並ぶ複数の前記突起を備え、
前記突起の少なくとも１つが前記先端部分に刺されていること
を特徴とする付記２に記載の半導体装置。
（付記４）
前記複数の前記突起のうち、前記延在部の前記先端部分に対応して設けられる突起は、前記延在部の延在方向の直角方向に沿う面を有していること
を特徴とする付記３に記載の半導体装置。
（付記５）
前記カバー部材は、前記複数の前記突起のうち、前記延在部の前記先端部分に対応して設けられる突起に隣接し、前記延在部の延在方向の直角方向に並ぶ複数の突起を備えていること
を特徴とする付記３に記載の半導体装置。
（付記６）
前記突起の前記先端は、前記基板の前記表面に接触していること
を特徴とする付記１ないし付記５のいずれか１項に記載の半導体装置。
（付記７）
前記突起の前記先端は、前記基板の前記表面に刺されていること
を特徴とする付記１ないし付記５のいずれか１項に記載の半導体装置。
（付記８）
前記カバー部材および前記突起は、導電性を有し、
前記基板の前記表面に刺されている前記突起の前記先端は、前記基板の内部に設けられた配線に接触され、前記配線を介してアースされていること
を特徴とする付記７に記載の半導体装置。
（付記９）
前記突起は、錐体形状を有すること
を特徴とする付記１ないし付記８のいずれか１項に記載の半導体装置。
（付記１０）
前記突起は、くさび形状を有すること
を特徴とする付記１ないし付記８のいずれか１項に記載の半導体装置。
（付記１１）
前記接着剤は、硬化前に流動性を有する樹脂であること
を特徴とする付記１ないし付記１０のいずれか１項に記載の半導体装置。
（付記１２）
基板の表面に半導体素子を搭載する工程と、
前記基板の前記表面における前記半導体素子が搭載される領域の周囲に、前記半導体素子の辺に沿って延在する延在部を有する接着剤を付ける工程と、
前記接着剤に接する第１の面と、前記第１の面における前記延在部の先端部分に対応する位置に設けられた突起とを含むカバー部材を、前記半導体素子を覆って前記基板上に配置する工程と、
前記カバー部材を前記基板側に押圧することにより、前記突起を前記接着剤の前記先端部分における硬化した膜に刺し、前記膜の内部にある硬化していない前記接着剤を前記先端部分から前記延在部の延在方向に流れ出させる工程と
を備えていることを特徴とする半導体装置の製造方法。
（付記１３）
前記基板の前記表面に前記接着剤を付ける工程において、前記接着剤の前記延在部を、矩形状の前記半導体素子の角部の各々に対応する位置から、隣接する他の角部に向けてそれぞれ延在させること
を特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記各延在部の延在方向に並ぶ複数の前記突起を備え、
前記カバー部材を前記基板側に押圧する工程において、前記突起の少なくとも１つを前記各先端部分に刺すこと
を特徴とする付記１３に記載の半導体装置の製造方法。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
１０Ａ、１０Ｂ‥基板；１２‥表面；１４、１６‥端子；１８‥配線；２０Ａ、２０Ｂ‥半導体素子；２２‥面；２４‥端子；３０Ａ、３０Ｂ、３０Ｃ‥カバー部材；３２、３４‥面；４０‥突起；５０‥接着剤；５２‥延在部；５３‥間隙；５４、５５‥膜；５６、５７‥接着剤；６０、６２‥はんだ；７０‥樹脂；１００Ａ、１００Ｂ‥半導体装置；８０Ａ、８０Ｃ‥金属膜；８０Ｂ‥はんだ；９０‥空間；９２‥ボイド

Claims (6)

  1. 表面に半導体素子が搭載された基板と、
    前記基板の前記表面における前記半導体素子が搭載される領域の周囲に配置され、前記半導体素子の辺に沿って延在する延在部を有する接着剤と、
    前記半導体素子を覆って配置され、前記接着剤に接する第１の面と、前記第１の面における前記延在部の先端部分に対応する位置に設けられた突起とを含むカバー部材と
    を備えていることを特徴とする半導体装置。
  2. 前記接着剤の前記延在部は、前記半導体素子の角部の各々に対応する位置から、隣接する他の角部に向けてそれぞれ延在し、
    前記突起は、前記各延在部の先端部分に接触すること
    を特徴とする請求項１に記載の半導体装置。
  3. 前記カバー部材は、前記各延在部の延在方向に並ぶ複数の前記突起を備え、
    前記突起の少なくとも１つが前記先端部分に刺されていること
    を特徴とする請求項２に記載の半導体装置。
  4. 前記複数の突起のうち、前記延在部の前記先端部分に対応して設けられる突起は、前記延在部の延在方向の直角方向に沿う面を有していること
    を特徴とする請求項３に記載の半導体装置。
    を特徴とする請求項７に記載の半導体装置。
  5. 基板の表面に半導体素子を搭載する工程と、
    前記基板の前記表面における前記半導体素子が搭載される領域の周囲に、前記半導体素子の辺に沿って延在する延在部を有する接着剤を付ける工程と、
    前記接着剤に接する第１の面と、前記第１の面における前記延在部の先端部分に対応する位置に設けられた突起とを含むカバー部材を、前記半導体素子を覆って前記基板上に配置する工程と、
    前記カバー部材を前記基板側に押圧することにより、前記突起を前記接着剤の前記先端部分における硬化した膜に刺し、前記膜の内部にある硬化していない前記接着剤を前記先端部分から前記延在部の延在方向に流れ出させる工程と
    を備えていることを特徴とする半導体装置の製造方法。
  6. 前記基板の前記表面に前記接着剤を付ける工程において、前記接着剤の前記延在部を、矩形状の前記半導体素子の角部の各々に対応する位置から、隣接する他の角部に向けてそれぞれ延在させること
    を特徴とする請求項５に記載の半導体装置の製造方法。
JP2012193337A 2012-09-03 2012-09-03 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5983201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012193337A JP5983201B2 (ja) 2012-09-03 2012-09-03 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012193337A JP5983201B2 (ja) 2012-09-03 2012-09-03 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014049689A true JP2014049689A (ja) 2014-03-17
JP5983201B2 JP5983201B2 (ja) 2016-08-31

Family

ID=50609032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193337A Expired - Fee Related JP5983201B2 (ja) 2012-09-03 2012-09-03 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5983201B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940552A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd 半導体装置のキヤツプ取付構造
JPH07202064A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JP2005353956A (ja) * 2004-06-14 2005-12-22 Sony Corp 放熱部材およびその製造方法ならびに半導体パッケージ
JP2012009476A (ja) * 2010-06-22 2012-01-12 Fujitsu Ltd 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940552A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd 半導体装置のキヤツプ取付構造
JPH07202064A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JP2005353956A (ja) * 2004-06-14 2005-12-22 Sony Corp 放熱部材およびその製造方法ならびに半導体パッケージ
JP2012009476A (ja) * 2010-06-22 2012-01-12 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP5983201B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
JP4305502B2 (ja) 半導体装置の製造方法
JP2008187054A (ja) 配線基板及び半導体装置
US8222748B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
KR102032271B1 (ko) 전자기기의 접합구조
JP5447175B2 (ja) 半導体装置
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
CN110299295B (zh) 半导体键合封装方法
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
US10327334B1 (en) Layout structure of flexible circuit board
KR20100014789A (ko) 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법
JP2012004165A (ja) 実装構造、配線基板組立体及び固定方法
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
JP5983201B2 (ja) 半導体装置および半導体装置の製造方法
JP4688443B2 (ja) 半導体装置の製造方法
JP2009218621A (ja) 半導体集積回路装置の製造方法
JP5799565B2 (ja) 半導体装置及びその製造方法
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
JP4735855B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
JP5271982B2 (ja) 半導体装置
JP2008103739A (ja) 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP2004103935A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees