JP2931741B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2931741B2
JP2931741B2 JP5238144A JP23814493A JP2931741B2 JP 2931741 B2 JP2931741 B2 JP 2931741B2 JP 5238144 A JP5238144 A JP 5238144A JP 23814493 A JP23814493 A JP 23814493A JP 2931741 B2 JP2931741 B2 JP 2931741B2
Authority
JP
Japan
Prior art keywords
conductive path
group
mounting portion
semiconductor chip
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5238144A
Other languages
English (en)
Other versions
JPH0794627A (ja
Inventor
浩由樹 小園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5238144A priority Critical patent/JP2931741B2/ja
Priority to US08/310,303 priority patent/US5497031A/en
Priority to EP94115009A priority patent/EP0645811B1/en
Priority to DE69422463T priority patent/DE69422463T2/de
Publication of JPH0794627A publication Critical patent/JPH0794627A/ja
Application granted granted Critical
Publication of JP2931741B2 publication Critical patent/JP2931741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体チップ裏面から電極を取る半導体装置に関するも
のである。
【０００２】
【従来の技術】半導体装置パッケ−ジの一つにＰＧＡ
（pin grid array）がある。このＰＧＡは外部端子をパ
ッケ−ジ基体より定間隔で垂直かつ格子状に取り付けた
構造であるため、多端子パッケ−ジとして多く用いられ
ている。また、高周波帯で使用される半導体装置では、
動作特性を安定させるため半導体チップの裏面に電極を
形成している。
【０００３】以下、図面を参照して、裏面に電極が形成
された半導体チップを有しかつＰＧＡ構造の半導体装置
を説明する。図６によれば、半導体装置は半導体チップ
１０１と、半導体チップ１０１をマウントする搭載部１
０２と、搭載部１０２の周囲に配置され内部に複数の導
電路１１１を有する導電路形成部１１０と、半導体チッ
プ１０１上に設けられたパッド電極（図示せず）及び搭
載部１０２とを導電路１１１にそれぞれ電気的に接続す
る複数のボンディングワイヤ１０３と、搭載部１０２の
裏面と導電路形成部１１０の裏面とに接着された放熱板
１０４とからなる。但し、搭載部１０２は絶縁性材から
なるが、その表面には導電性膜（図示せず）が形成され
ている。また、導電路形成部１１０の表面には複数のピ
ン状の外部端子１１２がろう付けされており、それら外
部端子１１２はそれぞれ導電路１１１と電気的に接続し
ている。
【０００４】図７は半導体チップ１０１と搭載部１０２
と導電路形成部１１０とを示す拡大図である。同図によ
れば、導電路１１１（砂点が施された部分）は第１の絶
縁層１１３または第２の絶縁層１１４上に放射状に設け
られている。半導体チップ１０１上の上記パッド電極は
各々導電路１１１とボンディングワイヤ１０３により接
続されている。また、半導体チップ１０１の裏面に設け
られている裏面電極は、搭載部１０２表面の上記導電性
膜に電気的に接続しており、上記導電性膜は第１の絶縁
層１１３上の導電路１１１ａとボンディングワイヤ１０
３により接続されている。
【０００５】このように、半導体チップ１０１の裏面か
ら電極をとる場合には、搭載部１０２上の上記導電性膜
と導電路１１１ａとをワイヤボンディングする必要があ
る。その際のワイヤボンディング位置は、図７に示され
るように、搭載部１０２と導電路形成部１１０との各角
部を用いる。それら角部でワイヤボンディングを行うこ
とにより、上記パッド電極からのワイヤボンディングを
妨げることなくかつボンディングエリアを大きくとるこ
とができる。
【０００６】ところで、ワイヤボンディングは半導体装
置の信頼性に大きく影響するため、全ての接続箇所を良
好にボンディングする必要がある。しかしながら、一般
的にワイヤ長が短い場合はル−プ高さは低く、ワイヤ長
が長すぎた場合はアンダ−ル−プ傾向となる。つまり、
ボンディングワイヤには適性な長さの範囲があり、ワイ
ヤ長が短い場合には接合部におけるハガレが生じやす
く、長すぎる場合には他の部分に接触することがある。
そのため、搭載部１０２と導電路１１１とのワイヤボン
ディングにおいて、ワイヤ長を短すぎることなく適性な
長さとしなければならない。
【０００７】また、ワイヤボンディングはキャピラリを
用いてなされるため、キャピラリの稼動領域が必要であ
る。特に、上記角部におけるワイヤボンディングでは、
半導体チップ１０１や導電路形成部１１０の第２の絶縁
層１１４がキャピラリ軌跡の前後の段差となっているた
め、十分にキャピラリの稼動領域を考慮する必要があ
る。上記角部において、搭載部１０２におけるボンディ
ング位置と半導体チップとの最短距離をＬ１、導電路１
１１ａにおけるボンディング位置と第２の絶縁層との最
短距離をＬ２とする。Ｌ１及びＬ２を最低必要な距離に
設定しないと、ワイヤボンディングは難しい。
【０００８】従って、上記角部におけるワイヤボンディ
ングはワイヤ長とＬ１及びＬ２とを適性に設定する必要
がある。それゆえに、キャビティサイズ（図６に示す導
電路形成部の内径）は半導体チップサイズと上記角部に
おけるワイヤボンディングとに規定される。
【０００９】図８は半導体チップサイズとキャビティサ
イズとの関係を示した図であり、横軸は半導体チップサ
イズ、縦軸はキャビティサイズを示している。半導体チ
ップサイズとキャビティサイズとの適合範囲は、搭載部
１０２と導電路形成部１１０とのワイヤボンディングが
ない場合は実線１と実線２との間の範囲であり、ワイヤ
ボンディングがある場合は実線１と一点鎖線との間の範
囲である。具体的には、キャビティサイズを１０ｍｍと
すれば、ワイヤボンディングがない場合は半導体チップ
サイズを４．０〜７．０ｍｍの範囲となるが、ワイヤボ
ンディングがある場合は４．０〜５．０ｍｍの範囲とな
る。つまり、搭載部１０２と導電路形成部１１０とのワ
イヤボンディングが必要な場合は、半導体チップ１０１
とキャビティサイズ即ち導電路形成部１１０との適合範
囲が狭くなり、導電路形成部１１０または半導体チップ
１０１の汎用性が低くなっている。
【００１０】
【発明が解決しようとする課題】上述のように、半導体
チップの裏面から電極をとる場合、半導体チップを載置
する搭載部と導電路とをワイヤボンディングするため、
ワイヤボンディングに必要な領域を確保しなければなら
ず、導電路形成部に対応する半導体チップのサイズを限
定していた。
【００１１】それ故に、本発明は、裏面から電極をとる
半導体チップを有するＰＧＡ構造の半導体装置におい
て、導電路形成部に対応する半導体チップサイズを拡大
しうる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明による一半導体装
置は、裏面に電極を有する半導体チップと、上記半導体
チップを載置し表面に金属膜を有する搭載部と、上記半
導体チップの周囲に配置され内部に複数の導電路を有す
る導電路形成部と、上記導電路形成部の表面に設けれた
複数の外部端子と、上記搭載部の裏面と上記導電路形成
部の内周辺部分の裏面とに接着された放熱板とを含む。
上記導電路形成部は、ド−ナツ状（四角形）の絶縁層を
少なくとも３枚以上重ねて接合され、上記各絶縁層のド
−ナツ状の内径は表面に向かい序々に大きくなり、上記
絶縁層に挟まれると共に一端は露出し他端は上記各外部
端子に電気的に接続された複数の導電路とを有する。上
記半導体チップ表面に設けられた複数のパッド電極はそ
れぞれ上記複数の導電路のうちの第１グル−プの導電路
の露出部分にワイヤボンディングされる一方、上記搭載
部表面の上記金属膜は上記複数の導電路のうちの第２グ
ル−プの導電路の露出部分にワイヤボンディングされ
る。また、上記第２グル−プの導電路に隣接しかつ上記
導電路形成部の表面側の上記絶縁層は、上記第２のグル
−プの導電路をより広く露出させるような外側に向かう
窪みを有する。
【００１３】また、他の半導体装置は上記金属面と上記
第２グル−プの導電路とをワイヤボンディングすること
なく接続するものである。上記第２グル−プの導電路に
隣接しかつ上記導電路形成部の裏面側の上記絶縁層は、
その内部に一端が裏面に露出すると共に他端が上記第２
グル−プの導電路に接続する垂直導電路を有する。上記
金属面を上記垂直導電路の露出部分を含む上記導電路形
成部の裏面に直接接続する。更に、上記搭載部と上記放
熱板とを絶縁性と共に放熱性の良好な材料により一体化
することもできる。
【００１４】
【作用】上記半導体装置によれば、上記半導体チップの
裏面は上記搭載部上の上記金属膜に直接接続され、上記
金属膜から上記第２グル−プの導電路にワイヤボンディ
ングされている。上記第２グル−プの導電路上の上記絶
縁層には上記窪みが形成されており、上記第２グル−プ
の導電路は上記第１グル−プの導電路より長手方向に長
く露出される。そのため、上記金属膜と上記第２グル−
プの導電路とのワイヤボンディングにおいて、ワイヤボ
ンディングに用いられるキャピラリの稼動領域を大きく
とることができる。従って、上記ワイヤボンディングを
容易にすることができる。また、上記導電路形成部に適
合する上記半導体チップのサイズを拡大することができ
る。
【００１５】また、他の実施例によれば、上記金属面は
上記第２グル−プの導電路と、ワイヤボンディングをす
ることなく接続される。そのため、上記金属面と上記第
２グル−プの導電路とのワイヤボンディングにより限定
された上記半導体チップのチップサイズを拡大すること
は容易である。
【００１６】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。本発明による第１の実施例を説明する。図１
（ａ）によれば、半導体装置は半導体チップ１１と、半
導体チップ１１をマウントする搭載部１２と、搭載部１
２の周囲に配置され内部に複数の導電路２４を有する導
電路形成部２０と、半導体チップ１１上に設けられたパ
ッド電極（図示せず）及び搭載部１２とを各導電路２４
にそれぞれ電気的に接続する複数のボンディングワイヤ
１３と、搭載部１２の裏面と導電路形成部２０の裏面と
に接着された放熱板１４と、導電路形成部２０の表面に
設けられた複数のピン状の外部端子１５とを有する。
【００１７】また、導電路形成部２０は第１の絶縁層２
１、第２の絶縁層２２及び第３の絶縁層２３と、それら
絶縁層２１〜２３の各間に設けられた導電路２４とから
なる。絶縁層２１〜２３はそれぞれド−ナツ状（四角
形）穴を有し、各穴の径は第３の絶縁層２３に向かい序
々に大きくなり、絶縁層２１〜２３の中心部分は階段状
となる。第２の絶縁層２２は穴部の四隅それぞれに窪み
部２５が形成されている。但し、窪み部２５の詳細は以
下の図面にて説明する。各導電路２４の一端は上記階段
状の部分で露出されており、他端は外部端子１５にそれ
ぞれ電気的に接続されている。
【００１８】同図（ｂ）は同図（ａ）中の丸印部分の拡
大図であり、半導体チップ１１、搭載部１２と放熱板１
４とを詳細に説明する。半導体チップ１１はその裏面に
金属が蒸着された裏面電極を有する。搭載部１２は絶縁
性の高い材料からなり、少なくともその表面には金属面
１２１が設けられている。半導体チップ１１の裏面は金
属面１２１上に導電性接着剤１６を介して接着される。
放熱板１４は搭載部１２の裏面に接着剤（絶縁性、導電
性を問わず）１７を介して接着される。このとき、放熱
板１４は導電路形成部２０の裏面にも同時に接着剤１７
を介して接着される。
【００１９】次に、図２に図１（ａ）中の中心部分の平
面図を示す。但し、同図は一点鎖線を境に上半分はボン
ディングワイヤを省略した図である。同図によれば、各
導電路２４（砂点が施された部分）は導電路形成部２０
の第１の絶縁層２１及び第２の絶縁層２２上に放射状に
延びている。また、第２の絶縁層２２の各内角部分に窪
み部２５が設けられおり、各窪み部２５は半導体チップ
１１に向かい開口した形状である。
【００２０】更に、図３を参照して窪み部２５を説明す
る。窪み部２５は第２の絶縁層２２の角部に例えば鍵状
に形成されている。それにより、窪み部２５の下方に配
置されかつ第１の絶縁層２１上に形成された導電路２４
ａは露出する面積が広くなる。窪み部２５を設けること
により、適性なワイヤ長とすることができると共にＬ１
及びＬ２とを長くすることができる。従って、搭載部１
２表面の金属面（図１（ｂ）に図示）１２１と導電路２
４ａとは容易にワイヤボンディングされる。また、半導
体チップ１１上の図示しないパッド電極と各導電路２４
とはボンディングワイヤ１３を介して接続される。
【００２１】ここで、Ｌ１は搭載部１２上のボンディン
グ位置と半導体チップ１１との最短距離であり、Ｌ２は
導電路２４ａ上のボンディング位置と第２の絶縁層２２
の窪み部２５（窪み部２５でにおけるボンディングワイ
ヤ方向の直線と交点）との距離である。尚、同図におい
て、第１の絶縁層２１の角部がわずかに窪みがあるがな
くても構わない。
【００２２】このように、搭載部１２とワイヤボンディ
ングされる導電路２４ａとの露出面積を広くすることに
より、キャピラリ稼動領域を大きくすることができボン
ディングしやすい。本実施例では、窪み部２５を第２の
絶縁層２２の角部に設けているが、導電路２４ａ上の位
置ならば上記角部に限らない。つまり、導電路２４ａは
第１の絶縁層２１上に他のボンディングワイヤと接触し
ない位置ならば角部に限らず配置することができ、それ
により窪み部２５は導電路２４ａ上に設けることができ
る。
【００２３】次に、本発明の第２の実施例を図４を参照
して説明する。但し、第１の実施例と異なるところのみ
を説明する。同図（ａ）によれば、半導体チップ１１は
導電性接着剤１６（同図中省略）を介して搭載部１２上
にマウントされる。導電路形成部２０の第１の絶縁層２
１の内側（中央付近）裏面は第２の絶縁層２２側にくぼ
んでおり、その部分を凹部２６（同図（ｂ）中に太線部
分にて図示）とする。搭載部１２の周辺部分と凹部２６
とは噛み合う様に接合される。搭載部１２の裏面及び導
電路形成部２０の裏面に絶縁性接着剤１８を介して放熱
板１４が接着されている。
【００２４】また、同図（ｂ）によれば、第１の絶縁層
２１の凹部２６において、第１の絶縁層２１には、第１
の絶縁層２１を貫通しかつ第１の絶縁層２１上の導電路
２４ａに接続される導電路２４ｂが形成されている。そ
れにより、搭載部１２表面の金属面１２１と導電路２４
ａとは、導電性接着剤１６と導電路２４ｂを介して電気
的に接続される。つまり、半導体チップ１１の裏面電極
はワイヤボンディング接続をすることなく、導電路２４
ａに電気的に接続される。
【００２５】いうまでもなく、半導体チップ１１上の図
示しないパッド電極は、第１の絶縁層２１または第２の
絶縁層２２上に設けられ放射状に配置された各導電路２
４にそれぞれボンディングワイヤ１３を介して接続され
ている。
【００２６】本発明による第３の実施例を図５を参照し
て説明する。但し、第２の実施例と異なるところのみを
説明する。本実施例では、搭載部及び放熱板として、そ
れらの機能を一体化させた絶縁性放熱板３０を用いる。
絶縁性放熱板３０は絶縁性と共に高い放熱性を有するも
のであり、表面に金属面１２１（同図（ｂ）に図示）が
形成される。半導体チップ１１は導電性接着剤１６（同
図中省略）を介して絶縁性放熱板３０表面の金属面１２
１上に接合される。
【００２７】また、同図（ｂ）によれば、絶縁性放熱板
３０は凸部３１（太線で図示）を有する形状である。絶
縁性放熱板３０の凸部３１と導電路形成部２０の凹部２
６とは互いに噛み合い、それらは導電性接着剤１８を介
して接着される。それにより、半導体チップ１１の裏面
電極と導電路２４ａとは導電性接着剤１６、金属面１２
１、導電性接着剤１８及び導電路２４ｂを介して電気的
に接続される。
【００２８】上記第２及び第３の実施例では、導電路形
成部２０と搭載部１２若しくは絶縁性放熱板３０とを導
電性接着剤１６，１９を用いて直接電気的に接続してい
る。それにより、ワイヤボンディングに伴うチップサイ
ズの限定がなくなり、チップサイズの拡大を図ることが
可能である。
【００２９】
【発明の効果】本発明によれば、ＰＧＡ構造の半導体装
置において半導体チップの裏面から電極をとる際に、半
導体チップを載置する搭載部とワイヤボンディングされ
る導電路形成部の導電路の露出面積を増大させる。それ
により、搭載部と上記導電路とのワイヤボンディングが
容易になる。従って、半導体チップと導電路形成部とを
近づけるつまり半導体チップサイズを拡大することがで
きる。言い換えれば、導電路形成部の内径（キャビティ
サイズ）に対応する半導体チップサイズの範囲が拡大さ
れ、半導体チップの裏面から電極を取らない場合と同様
に導電路形成部と半導体チップとを適合することができ
る。また、上記導電路と搭載部とを直接導電性接着剤に
より接続することにより、更に半導体チップサイズの拡
大は容易である。
【図面の簡単な説明】
【図１】本発明による第１実施例の半導体装置の概略を
示す断面図（ａ）と同図（ａ）中の丸印部分の拡大断面
図（ｂ）である。但し、同図（ａ）は半導体装置の対角
線状における断面図である。
【図２】図１の矢印部分を示す平面図である。
【図３】図２の丸印部分を示す斜視図である。但し、放
熱板を省略した図である。
【図４】本発明による第２実施例の半導体装置の概略を
示す断面図（ａ）と同図（ａ）中の丸印部分の拡大断面
図（ｂ）である。但し、同図（ａ）は半導体装置の対角
線状における断面図である。
【図５】本発明による第３実施例の半導体装置の概略を
示す断面図（ａ）と同図（ａ）中の丸印部分の拡大断面
図（ｂ）である。但し、同図（ａ）は半導体装置の対角
線状における断面図である。
【図６】従来の半導体装置の概略を示す断面図である。
但し、半導体装置の対角線状における断面図である。
【図７】図６の丸印部分を示す斜視図である。但し、放
熱板を省略した図である。
【図８】半導体チップサイズとキャビティサイズとの適
合範囲の関係を示すグラフ図である。
【符号の説明】
１１…半導体チップ、１２…搭載部、１２１…金属面 １３…ボンディングワイヤ、１５…外部端子、１６，１
９…導電性接着剤 １７…接着剤（絶縁性、導電性を問わず）、１８…絶縁
性接着剤 ２０…導電路形成部、２１…第１の絶縁層、２２…第２
の絶縁層 ２３…第３の絶縁層、２４…導電路、２５…窪み部、２
６…凹部 ３０…絶縁性放熱板、３１…凸部

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面にパッド電極を有すると共に裏面に
    裏面電極を有する半導体チップと、 上記半導体チップを上記裏面電極を介して載置する搭載
    部と、 上記搭載部の周囲に配置され、上記半導体チップに隣接
    する内壁が階段状に形成された段差を有し少なくとも２
    層からなる絶縁層と、上記絶縁層の表面に配置された複
    数の外部端子と、上記２つの絶縁層の間に形成されると
    共に一端は上記段差上に露出しかつ他端は上記各外部端
    子に接続された上記パッド電極と電気的に接続される第
    １グル−プの導電路及び上記搭載部と電気的に接続され
    る第２グル−プの導電路とからなる導電路形成部と、 上記パッド電極と上記第１グル−プの導電路の露出され
    た一端とをそれぞれ電気的に接続する第１グル−プのボ
    ンディングワイヤと、 上記搭載部表面と上記第２グル−プの導電路の露出され
    た一端とを電気的に接続する第２グル−プのボンディン
    グワイヤと、 上記搭載部の裏面と上記導電路形成部の裏面の一部とに
    接着された放熱板とを具備し、 上記第２グル−プの導電路の露出部分の長手方向の距離
    は、上記第１グル−プの導電路の露出部分の長手方向の
    距離に比べて長いことを特徴とする半導体装置。
  2. 【請求項２】 上記絶縁層のなかで上記第２グル−プの
    導電路に隣接しかつ表面側の第１の段差部分は、外周方
    向に窪んでいることを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 上記第１の段差部分は角部において窪ん
    でいることを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 表面にパッド電極を有すると共に裏面に
    裏面電極を有する半導体チップと、 上記半導体チップを上記裏面電極を介して載置する搭載
    部と、 上記搭載部の周囲に配置され、上記半導体チップに隣接
    する内壁が階段状に形成された段差を有し少なくとも２
    層からなる絶縁層と、上記絶縁層の裏面の内周辺部分に
    設けられた凹部と、上記絶縁層の表面に配置された複数
    の外部端子と、上記２つの絶縁層の間に形成されると共
    に一端は上記段差上に露出しかつ他端は上は上記各外部
    端子に接続された上記パッド電極と電気的に接続される
    第１グル−プの導電路及び上記搭載部と電気的に接続さ
    れる第２グル−プの導電路と、上記凹部に設けられると
    共に一端が裏面に露出され他端が上記第２グル−プの導
    電路に接続される垂直導電路とからなり、上記半導体チ
    ップの周囲に配置されると共に上記搭載部の周辺部分と
    上記凸部とが接合されると共に上記搭載部と上記垂直導
    電路の露出する一端と電気的に接続された導電路形成部
    と、 上記パッド電極と上記第１グル−プの導電路の露出され
    た一端とをそれぞれ電気的に接続する第１グル−プのボ
    ンディングワイヤと、 上記搭載部の裏面と上記導電路形成部の裏面の一部とに
    接着された放熱板とを具備することを特徴とする半導体
    装置。
  5. 【請求項５】 上記搭載部と上記放熱板とが、絶縁性と
    共に放熱性を有する材料からなり一体的に形成されたこ
    とを特徴とする請求項４記載の半導体装置。
JP5238144A 1993-09-24 1993-09-24 半導体装置 Expired - Fee Related JP2931741B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5238144A JP2931741B2 (ja) 1993-09-24 1993-09-24 半導体装置
US08/310,303 US5497031A (en) 1993-09-24 1994-09-22 Semiconductor device having semiconductor chip with backside electrode
EP94115009A EP0645811B1 (en) 1993-09-24 1994-09-23 Semiconductor device having semiconductor chip with backside electrode
DE69422463T DE69422463T2 (de) 1993-09-24 1994-09-23 Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5238144A JP2931741B2 (ja) 1993-09-24 1993-09-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH0794627A JPH0794627A (ja) 1995-04-07
JP2931741B2 true JP2931741B2 (ja) 1999-08-09

Family

ID=17025846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5238144A Expired - Fee Related JP2931741B2 (ja) 1993-09-24 1993-09-24 半導体装置

Country Status (4)

Country Link
US (1) US5497031A (ja)
EP (1) EP0645811B1 (ja)
JP (1) JP2931741B2 (ja)
DE (1) DE69422463T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694546A (en) * 1994-05-31 1997-12-02 Reisman; Richard R. System for automatic unattended electronic information transport between a server and a client by a vendor provided transport software with a manifest list
US5672909A (en) * 1995-02-07 1997-09-30 Amkor Electronics, Inc. Interdigitated wirebond programmable fixed voltage planes
ES2163043T3 (es) * 1995-10-16 2002-01-16 Siemens Nv Matriz de rejilla de resaltes de polimero.
JP2904123B2 (ja) * 1996-05-10 1999-06-14 日本電気株式会社 多層フィルムキャリアの製造方法
US5814892A (en) * 1996-06-07 1998-09-29 Lsi Logic Corporation Semiconductor die with staggered bond pads
US5982185A (en) * 1996-07-01 1999-11-09 Micron Technology, Inc. Direct connect carrier for testing semiconductor dice and method of fabrication
US6255833B1 (en) 1997-03-04 2001-07-03 Micron Technology, Inc. Method for testing semiconductor dice and chip scale packages
US5929647A (en) * 1996-07-02 1999-07-27 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
US6639416B1 (en) 1996-07-02 2003-10-28 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
JPH1050750A (ja) * 1996-07-30 1998-02-20 Nec Kyushu Ltd 半導体装置およびその製造方法
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US6068174A (en) 1996-12-13 2000-05-30 Micro)N Technology, Inc. Device and method for clamping and wire-bonding the leads of a lead frame one set at a time
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5933327A (en) * 1998-04-03 1999-08-03 Ericsson, Inc. Wire bond attachment of a integrated circuit package to a heat sink
WO2000004595A2 (en) * 1998-07-20 2000-01-27 Intel Corporation Land-side mounting of components to an integrated circuit package
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6790760B1 (en) 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060280557A1 (en) * 2005-06-14 2006-12-14 Ring Industrial Group, L.P. Drain field systems and methods for implementing same
WO2013029609A2 (de) * 2011-08-31 2013-03-07 Helmholtz-Zentrum Dresden - Rossendorf E.V. Trägermaterial für elektrisch polarisierbare biomaterialien, polyelektrolytmaterialien, atome, ionen und moleküle; dessen herstellung und verwendung
CN107408542B (zh) * 2016-01-06 2019-07-26 新电元工业株式会社 半导体器件的载置台以及车载装置
US10090218B2 (en) * 2016-01-06 2018-10-02 Shindengen Electric Manufacturing Co., Ltd. Placement base for semiconductor device and vehicle equipment
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
EP0346061A3 (en) * 1988-06-08 1991-04-03 Fujitsu Limited Integrated circuit device having an improved package structure
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
EP0459179B1 (de) * 1990-05-28 1995-04-05 Siemens Aktiengesellschaft IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5331511A (en) * 1993-03-25 1994-07-19 Vlsi Technology, Inc. Electrically and thermally enhanced integrated-circuit package

Also Published As

Publication number Publication date
EP0645811A2 (en) 1995-03-29
EP0645811A3 (en) 1995-09-20
US5497031A (en) 1996-03-05
EP0645811B1 (en) 2000-01-05
DE69422463D1 (de) 2000-02-10
DE69422463T2 (de) 2000-06-15
JPH0794627A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
JP2931741B2 (ja) 半導体装置
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
US5347429A (en) Plastic-molded-type semiconductor device
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5644163A (en) Semiconductor device
US5910682A (en) Semiconductor chip stack package
JPH05109975A (ja) 樹脂封止型半導体装置
JPH1056128A (ja) 半導体パッケージ用基板およびその製造方法とその基板 を利用した積層型半導体パッケージ
JP2000101016A (ja) 半導体集積回路装置
JPH0427145A (ja) 半導体装置
JPH02281740A (ja) 半導体パッケージ
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP3043484B2 (ja) 半導体装置
US6441472B1 (en) Semiconductor device and method of manufacturing the same
JP3381447B2 (ja) 半導体装置
KR20040037561A (ko) 반도체패키지
JP2000196005A (ja) 半導体装置
JPH098360A (ja) 発光ダイオード
JP3209121B2 (ja) 圧力センサ
JPH07221211A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2833178B2 (ja) 半導体チップ用パッケージ
JP2001267351A (ja) ワイヤボンディング構造
JPH11345894A (ja) 高周波トランジスタ装置及び該高周波トランジスタ装置を実装した基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees