JP2003086737A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003086737A
JP2003086737A JP2001274504A JP2001274504A JP2003086737A JP 2003086737 A JP2003086737 A JP 2003086737A JP 2001274504 A JP2001274504 A JP 2001274504A JP 2001274504 A JP2001274504 A JP 2001274504A JP 2003086737 A JP2003086737 A JP 2003086737A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
electrodes
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001274504A
Other languages
English (en)
Other versions
JP3868777B2 (ja
JP2003086737A5 (ja
Inventor
Koji Moriguchi
浩治 森口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001274504A priority Critical patent/JP3868777B2/ja
Priority to US10/237,689 priority patent/US6784537B2/en
Priority to CNB021416885A priority patent/CN1228837C/zh
Publication of JP2003086737A publication Critical patent/JP2003086737A/ja
Publication of JP2003086737A5 publication Critical patent/JP2003086737A5/ja
Application granted granted Critical
Publication of JP3868777B2 publication Critical patent/JP3868777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱の放散性に優れ、且つ小型、薄型で、信頼
性にも優れた半導体装置を提供することを目的とする。 【解決手段】 実装基板に接合される実装面を有する
表面実装型の半導体装置であって、リードフレーム
（４）と、半導体チップ（２）と、前記半導体チップを
覆うように設けられた樹脂（１２）と、を備え、前記実
装面には、半導体チップから前記リードフレームを介し
て引き出された電極端子の先端面と、前記半導体チップ
に設けられた２以上の電極（２０Ａ、２０Ｂ）の表面
と、が略平面状に露出してなることを特徴とする半導体
装置を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、より具体的には、表面実装型のパッケージ構造を有
し、特にパワートランジスタや整流素子等のいわゆる電
力用半導体を搭載して好適な半導体装置に関する。
【０００２】
【従来の技術】表面実装型の半導体装置は、電極パター
ンが形成された実装基板などに対して半田リフロー法や
フロー方式などの方法により確実且つ容易に実装するこ
とができ、小型・軽量で信頼性も高いなどの利点を有す
る。
【０００３】図１１は、従来例の樹脂封止型の表面実装
型半導体装置の断面構造を表す模式図である。
【０００４】また、図１２は、この半導体装置を裏面側
から眺めた模式図である。
【０００５】これらの図面に例示した半導体装置は、
「フラットパッケージ」などと称されるパッケージ構造
を有するものであり、半導体チップ１０２の上面に、第
１のリードフレーム１０４が半田などの固着材１０８に
よって接続され、また半導体チップ１０２の下面には、
第２のリードフレーム１０６が固着材１１０によって接
続されている。そして、これらがエポキシやシリコーン
などの樹脂１１２により封止されている。
【０００６】図１２に表したように、この半導体装置の
裏面側には、リードフレーム１０４、１０６のアウター
・リード部が延出して、図示しない実装基板と接続可能
とされている。
【０００７】さて、この構造の場合、パッケージの厚さ
Ｔは、（上側樹脂層１１２Ａ）＋（第１のリードフレー
ム１０４）＋（固着材１０８）＋（半導体チップ１０
２）＋（固着材１１０）＋（第２のリードフレーム１０
６）＋（下側樹脂層１１２Ｂ）の合計となる。つまり、
パッケージの厚さＴの薄型化に限界がある。
【０００８】またさらに、第２のリードフレーム１０６
の下側が、熱伝導率が比較的小さい樹脂層１１２Ｂによ
り覆われているので、通電動作時に半導体チップ１０２
から発せられる熱の放散性にも限界がある。
【０００９】このような第１従来例の課題であるパッケ
ージ厚さの限界、及び放熱特性を改善する目的で、新た
なる構造が考えられる。
【００１０】図１３は、本発明者が本発明に至る過程で
検討した樹脂封止型の表面実装型半導体装置の断面構造
を表す模式図である。
【００１１】また、図１４は、この半導体装置を裏面側
から眺めた模式図である。
【００１２】この半導体装置の場合、半導体チップ１０
２の上面に、第１のリードフレーム１０４Ａと第２のリ
ードフレーム１０４Ｂが、それぞれが半田などの固着材
１０８Ａ、１０８Ｂによって接続されている。そして、
これら全体が樹脂１１２により封止されている。但し、
半導体チップ１０２の裏面側には全面に渡って金属層
（例えば半田層など）２２０が形成されている。そし
て、樹脂１１２は図１４にも表したように、この裏面の
金属層２２０がパッケージの裏面側に露出するように設
けられている。この金属層２２０は、図示しない実装基
板などに実装された際に、基板の導体ランドに接続され
る。
【００１３】この構造の場合、パッケージ厚さＴは、
（上側樹脂層１１２Ａ）＋（リードフレーム１０４Ａ、
１０４Ｂ）＋（固着材１０８Ａ、１０８Ｂ）＋（半導体
チップ１０２）＋（金属層２２０）の合計である。つま
り、第１実施例と比較して薄型化を実現することができ
る。またさらに、半導体チップ１０２の下側に樹脂層が
介在しないため、熱の放散性も優れているといえる。
【００１４】
【発明が解決しようとする課題】ところで近年、パワー
トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar T
ransistor）や各種のサイリスタなどの電力制御に用い
られる半導体装置に対して、さらなる省スペース化が要
求されている。このような半導体装置としては、例え
ば、携帯電話やノート型パソコンの電源回路に用いられ
るパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Fi
eld Effect Transistor）やダイオード、あるいはカメ
ラのストロボ回路に用いられるＩＧＢＴなどを挙げるこ
とができる。
【００１５】しかしながら、本発明者の試作検討の結
果、図１３乃至図１４に例示した構造をこれらの半導体
装置に適用した場合に、２つの問題が生ずることが判明
した。
【００１６】まずその１つ目は、熱の放散性が不十分な
ことである。これは、半導体チップ１０２における発熱
部位と関連する。
【００１７】図１５は、半導体チップ１０２の一例とし
てのパワーＭＯＳＦＥＴの要部断面構造を例示する模式
図である。
【００１８】同図に例示した構造は、パワーＭＯＳＦＥ
Ｔとしては典型的な「縦型構造」と称されるものであ
り、その要部について概説すると以下の如くである。
【００１９】すなわち、高濃度の半導体基板２０２の上
に高抵抗層２０４が形成され、この表面に低濃度のチャ
ネル層（「ベース層」と称されることもある）２０６、
高濃度のソース層２０８が順次積層されている。そし
て、これら積層構造の表面側からトレンチＴが形成さ
れ、このトレンチの内壁面を覆うようにゲート絶縁膜２
１０が設けられ、さらにゲート電極２１２によりトレン
チＴが埋め込まれている。そして、ソース層２０８の表
面にはソース電極２１８が形成され、一方基板２０２の
裏面にはドレイン電極２２０が形成されている。なお、
ゲート電極２１２についても、図示しない配線経路を介
して半導体チップ１０２の表面側に接続用電極が設けら
れている。
【００２０】つまり、このようなパワーＭＯＳＦＥＴを
図１３及び図１４の半導体装置に適用した場合、ソース
電極とゲート電極はリードフレーム１０４Ａ、１０４Ｂ
にそれぞれ接続され、チップ裏面の全面に渡って形成さ
れたドレイン電極２２０は実装基板に直接接続されるこ
ととなる。
【００２１】ところが、このようなパワーＭＯＳＦＥＴ
における主な発熱部位は、図１５に模式的に表した如
く、高抵抗層２０４及びチャネル層２０６である。つま
り、チップ１０２の表面付近において発熱が生ずる。こ
のために、このようなチップ１０２を図１３及び図１４
の半導体装置に搭載した場合、チップ１０２の表面付近
において発生した熱を実装基板に放散させるためには、
厚い基板２０２を介してチップの裏面側まで熱が伝導し
なければならず、効率的ではない。すなわち、熱の放散
性が不十分であるという問題を有する。
【００２２】同様の問題は、パワーＭＯＳＦＥＴに限ら
ず、多くのパワー用途あるいは電気力制御用の半導体装
置についても生ずる。何故かと言えば、これらの半導体
装置に搭載される半導体チップの殆どは、シリコン基板
の表面層に素子領域が形成されて、これに対応して複数
の電極が表面側に形成され、且つ、この表面層において
発熱が生ずるからである。
【００２３】つまり、このような半導体チップを図１３
及び図１４の半導体装置に搭載した場合には、複数の電
極が形成され、発熱が生ずるチップの表面側がリードフ
レーム１０４Ａ、１０４Ｂに接続されるため、表面部で
生ずる発熱の放散性が不十分となる。
【００２４】一方、図１３及び図１４の半導体装置が有
する２つ目の問題は、信頼性に関する。すなわち、図１
３及び図１４の構造の場合、半導体チップ１０２の側面
から水分や湿気などが侵入しやすいという問題がある。
【００２５】図１６は、図１３及び図１４の半導体装置
におけるチップ１０２の端部付近の断面構造を拡大した
模式図である。同図（ａ）に表したように、この構造に
おいては、チップ１０２と終端切断側面２３０がチップ
基板面に対して略垂直に形成され、この側面２３０に隣
接して樹脂層１１２が埋め込まている。このような構造
においては、チップ側面２３０と樹脂層１１２との境界
部に湿気や水分Ｈが侵入しやすく、これらの侵入によっ
て半導体装置の劣化が生ずる確率が高くなる。
【００２６】また、チップ１０２の側面と樹脂層１１２
とは単に突き合わされている状態に過ぎないので、両者
の熱膨張率の相違や機械的な衝撃、経年変化などにより
図１６（ｂ）に表したように、これら界面に「隙間」が
生じやすい。このような隙間が生ずると、水分や湿気は
容易に半導体装置の内部まで侵入し、動作の劣化や故障
の原因となりうる。
【００２７】また一方、最近では、図１７及び図１８に
表したようなＢＧＡ（Ball Grid Array）構造のパッケ
ージを有する半導体装置も提案されている。しかし、こ
の構造の場合、薄型化、小型化あるいは放熱性の点では
優れているものの、チップ１０２が気密封止されていな
いが故に、外部からの水分や汚染が半導体チップに付着
することによって引き起こされる漏れ電流の増加が懸念
される。この点は、ＣＳＰ（Chip Scale Package）構造
のパッケージを有する半導体装置についても同様であ
る。
【００２８】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、熱の放散性に優れ、且
つ小型、薄型で、信頼性にも優れた半導体装置を提供す
ることにある。
【００２９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の半導体装置は、実装基板に接合され
る実装面を有する表面実装型の半導体装置であって、裏
面と表面とを有し、動作時においては前記裏面よりも前
記表面の近くに発熱部が形成され、且つ前記表面に２以
上の電極が設けられた半導体チップと、前記半導体チッ
プを覆うように設けられた樹脂と、を備え、前記半導体
チップの前記裏面にから引き出された電極端子の先端面
と、前記２以上の電極の表面と、が前記実装面において
略平面状に露出し、前記実装面においてこれら先端面及
び電極の表面の周囲は前記樹脂により取り囲まれてなる
ことを特徴とする。
【００３０】上記構成によれば、半導体チップの発熱部
からの熱を実装基板に効率的に放散し、しかも薄型で信
頼性にも優れた半導体装置を提供することができる。
【００３１】または、本発明の第２の半導体装置は、実
装基板に接合される実装面を有する表面実装型の半導体
装置であって、リードフレームと、半導体チップと、前
記半導体チップを覆うように設けられた樹脂と、を備
え、前記実装面には、半導体チップから前記リードフレ
ームを介して引き出された電極端子の先端面と、前記半
導体チップに設けられた２以上の電極の表面と、が略平
面状に露出してなることを特徴とする。
【００３２】または、本発明の第３の半導体装置は、マ
ウント部と電極端子とを有するリードフレームと、表面
及び裏面を有し、前記表面に２以上の電極が設けられ、
前記裏面が前記リードフレームの前記マウント部に接合
された半導体チップと、前記半導体チップを覆うように
設けられた樹脂と、を備え、前記リードフレームの前記
電極端子の先端面と、前記半導体チップの前記２以上の
電極のそれぞれの表面と、前記樹脂の表面と、が、略同
一の平面を構成してなることを特徴とする。
【００３３】または、本発明の第４の半導体装置は、マ
ウント部と電極端子とを有するリードフレームと、表面
及び裏面を有し、前記表面に２以上の電極が設けられ、
前記裏面が前記リードフレームの前記マウント部に接合
された半導体チップと、前記半導体チップを覆うように
設けられた樹脂と、を備え、前記リードフレームの前記
電極端子の先端面は、前記半導体チップの前記２以上の
電極の表面と略同一の平面を形成するように延設され、
前記半導体チップの前記裏面上において、前記２以上の
電極の表面が露出し、その周囲が前記樹脂により覆われ
てなることを特徴とする。
【００３４】ここで、上記第２乃至第４の半導体装置に
おいて、前記半導体チップの動作時における発熱部は、
前記リードフレームに接合された側よりも前記２以上の
電極が設けられた側の近くに形成されたものとすれば、
電極を介して実装基板に効率的に熱を放散させることが
できる。
【００３５】また、上記第２乃至第４の半導体装置にお
いて、前記リードフレームの前記半導体チップが接合さ
れた面とは反対側の表面の少なくとも一部が前記樹脂に
覆われることなく露出してなるものとすれば、リードフ
レームを介した熱の放散も促進することができる。
【００３６】また、前記リードフレームの前記樹脂に覆
われることなく露出してなる前記少なくとも一部の表面
には、凹凸が設けられてなるものとすれば、リードフレ
ームを介した熱の放散をさらに促進させることができ
る。
【００３７】また、前記２以上の電極と前記樹脂との接
合界面は、前記電極の厚さ方向にみたときに湾曲あるい
は段差の少なくともいずれかを有するものとすれば、樹
脂の「食い付き」が良くなり、信頼性や耐湿性を向上さ
せることができる。
【００３８】また、前記２以上の電極のそれぞれは、複
数の金属層を積層してなり、前記複数の金属層のいずれ
かの端面は、他の金属層の端面よりも後退してなるもの
としれば、「段差」を確実に形成し、樹脂の「食い付
き」が良くなり、信頼性や耐湿性を向上させることがで
きる。
【００３９】また、前記電極端子の先端面と、前記電極
の表面と、にそれぞれ設けられた半田層をさらに備えた
ものとすれば、基板への実装が容易となる。
【００４０】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について詳細に説明する。
【００４１】図１は、本発明の実施の形態にかかる表面
実装型の半導体装置の断面構造を表す模式図である。
【００４２】また、図２は、この半導体装置を裏面側か
ら眺めた模式図である。
【００４３】すなわち、本発明の半導体装置は、半導体
チップ２の上面に、リードフレーム４が半田などの固着
材８によって接続され、また半導体チップ２の下面（裏
面）には、複数の電極２０Ａ、２０Ｂが形成されてい
る。そして、これら半導体チップ２及びリードフレーム
４のインナー部が覆われるように、エポキシやシリコー
ンなどの樹脂１２により封止されている。ここで、半導
体装置の裏面側において、樹脂１２の表面がリードフレ
ーム４及び電極２０Ａ、２０Ｂの表面とほぼ同一の高さ
となるように形成されている。つまり、半導体装置の裏
面には、リードフレーム４のアウター・リード部の裏面
と複数の電極２０Ａ、２０Ｂの裏面が露出し、図示しな
い実装基板の導体ランド（マウント面）に接続可能とさ
れている。そして、これらの周囲が樹脂１２により覆わ
れた形態とされている。
【００４４】本発明の半導体装置の場合、パッケージの
厚さＴは、（上側樹脂層１２Ａ）＋（リードフレーム
４）＋（固着材８）＋（半導体チップ２）＋（電極２
０）の合計となる。つまり、パッケージの厚さＴを、図
１３及び図１４に例示した半導体装置と同様に薄型にで
きる。
【００４５】具体的には、例えば図１５に例示したよう
なパワーＭＯＳＦＥＴあるいはＩＧＢＴなどを搭載した
場合に、パッケージの厚さＴを約０．５ｍｍにまで薄型
化することができた。
【００４６】またさらに、本発明によれば、チップ２の
複数の電極２０Ａ、２０Ｂを裏面側、すなわち実装基板
側に配置することにより、発熱を効率的に放散させるこ
とができる。すなわち、図１５に関して前述したよう
に、半導体チップ２においては、殆ど全ての場合に、複
数の電極が形成されたチップの表面付近において発熱が
生ずる。従って、図１に例示したように、複数の電極２
０Ａ、２０Ｂを裏面側（実装基板側）に向けて搭載する
ことにより、チップ内部の発熱を効率的に実装基板に放
散させることが可能となる。
【００４７】例えば、図１５のパワーＭＯＳＦＥＴを本
発明に用いた場合について説明すると、その上下をひっ
くり返して図１の半導体装置に搭載することとなる。つ
まり、シリコン基板２０２の裏面側に形成されたドレイ
ン電極２２０はリードフレーム４に接続され、一方、ゲ
ート電極２１２は電極２０Ａとして裏面側に露出させ、
ソース電極２１８も電極２０Ｂとして裏面側に露出させ
る。このようにすると、パワーＭＯＳＦＥＴのチップ表
面付近において生ずる発熱は、電極２０Ａ（ソース電
極）及び電極２０Ｂ（ドレイン電極）を介して極めて効
率的に実装基板に放散させることができる。
【００４８】またさらに、本発明によれば、電極２０Ａ
及び２０Ｂと樹脂１２との間の接合界面の形態に工夫を
加えることにより、さらに信頼性も改善することができ
る。
【００４９】図３は、本発明の半導体装置の裏面電極付
近の断面構造のいくつかを拡大して表す模式図である。
すなわち、本発明においては、電極２０Ａ、２０Ｂとそ
の周囲の樹脂１２との接合界面に「湾曲」あるいは「段
差」を設けることにより、この界面を介した湿気や水分
などの侵入を抑制し、半導体装置の信頼性を改善でき
る。
【００５０】図３（ａ）に表した例の場合、電極２０
Ａ、２０Ｂと樹脂１２との界面は、電極の側に向かって
湾曲した曲面とされている。このように湾曲させた形態
とすると、電極２０Ａ、２０Ｂに対する樹脂１２の「食
い付き」が良くなり、界面における「隙間」や樹脂１２
の「剥離」などが生じにくくなる。従って、温度変化や
振動あるいは機械的な衝撃に対しても高い信頼性が得ら
れる。また同時に、湿気や水分が外部から界面を介して
侵入する際の侵入パスが長くなることによっても、耐湿
性が向上する。
【００５１】図３（ａ）に例示したような湾曲形状は、
例えば、ウエットエッチングにより形成することができ
る。すなわち、半導体チップ２の製造に際して、金属電
極２０Ａ、２０Ｂのパターニングを行う。具体的には、
半導体の表面に電極２０Ａ、２０Ｂとして、例えばアル
ミニウム（Ａｌ）あるいは銅（Ｃｕ）などの金属層を２
０μｍ程度の厚みに形成した後、感光性レジストを塗布
し、所定のマスクを介して露光し、現像することによ
り、レジストマスクを形成する。しかる後に、露出して
いる金属層をエッチングするのであるが、この際に、Ｒ
ＩＥ（Reactive Ion Etching）やイオンミリングなどの
いわゆる異方性ドライエッチングを施す代わりに、適当
なエッチング液を用いてウエットエッチングを施す。す
ると、図３（ａ）に例示したような湾曲形状を得ること
が可能である。あるいは、等方的なＣＤＥ（Chemical D
ry Etching）によっても形成可能である。
【００５２】このようにしてパターニングされた電極２
０Ａ、２０Ｂを有する半導体チップを用いて図１及び図
２に例示した半導体装置を組み立てることにより、図３
（ａ）に表したように湾曲状に樹脂１２が食い込んだ半
導体装置が得られる。
【００５３】図３（ｂ）に表した具体例の場合、電極２
０Ａ、２０Ｂと樹脂１２との接合界面は、樹脂１２の方
に向かって湾曲している。このような界面形態を採用し
た場合にも、前述したものと同様に、電極２０Ａ、２０
Ｂに対する樹脂１２の「食い付き」が良くなる。従っ
て、界面における「隙間」や樹脂１２の「剥離」などが
生じにくくなり、温度変化や振動あるいは機械的な衝撃
に対しても高い信頼性が得られる。また同時に、湿気や
水分が外部から界面を介して侵入する際の侵入パスが長
くなることによっても、耐湿性が向上する。
【００５４】また、本具体例の湾曲形状も、ウエットエ
ッチングにより形成することができる。
【００５５】図３（ｃ）に表した具体例の場合、電極２
０Ａ、２０Ｂと樹脂１２との界面は、「段差」を有す
る。このように「段差」を設けることによっても、前述
したものと同様に、電極２０Ａ、２０Ｂに対する樹脂１
２の「食い付き」が良くなり、温度変化や振動あるいは
機械的な衝撃に対しても高い信頼性が得られる。また同
時に、湿気や水分が外部から界面を介して侵入する際の
侵入パスが長くなることによっても、耐湿性が向上す
る。
【００５６】このような段差形状は、例えば、電極２０
Ａ、２０Ｂを積層構造とし、エッチング速度が異なる条
件でエッチングすることにより実現できる。例えば、半
導体の上にアルミニウム層と銅層とをこの順番に形成
し、アルミニウム層よりも銅層のエッチング速度が大き
い条件で電極２０Ａ、２０Ｂのパターニングを行えば、
図３（ｃ）に例示したような段差形状が得られる。な
お、この場合に採用する積層構造及びエッチング条件
は、種々の組み合わせの中から適宜選択して同様に実施
することができ、要は、下層（半導体に近い層）の金属
層に対するエッチング速度よりも上層（半導体から遠い
層）に対するエッチング速度の方が大きくなるようにす
ればよい。従って、この場合には、例えばＣＤＥ（Chem
ical Dry Etching）のようなドライエッチングを用いる
こともできる。
【００５７】図３（ｄ）に表した具体例の場合も、電極
２０Ａ、２０Ｂと樹脂１２との界面は、「段差」を有す
る。但し、本具体例においては、下層（半導体に近い
層）の端面が上層（半導体から遠い層）よりも後退した
段差が設けられている。
【００５８】このような段差を設けることによっても、
前述したものと同様に、信頼性、耐湿性を向上させるこ
とができる。特に、本具体例の場合は、樹脂１２が電極
２０Ａ、２０Ｂの下層に食い込むように形成できるの
で、樹脂の「食い付き」をさらに強固にすることができ
る。
【００５９】また、本具体例の段差形状も、下層を相対
的にエッチング速度の大きい層とすることより、図３
（ｃ）と同様の手法で形成できる。
【００６０】またさらに、図３（ｅ）あるいは（ｆ）に
例示したように、電極２０Ａ、２０Ｂを３層あるいはそ
れ以上の層からなる積層構造とし、その側面に「段差」
を設けることによっても、同様の効果を得ることができ
る。この場合にも、図３（ｅ）に例示したように、下層
（半導体に近い層）、中層、上層（半導体から遠い層）
の順に、凹、凸、凹の如く段差を形成しても良く、ある
いは図３（ｆ）に例示したように、下層、中層、上層の
順に、凸、凹、凸の如く段差を形成してもよい。
【００６１】またさらに、電極２０Ａ、２０Ｂを４層以
上の積層構造とし、凹、凸、凹、凸・・・あるいは、
凸、凹、凸、凹・・・の如く形成しても良い。
【００６２】図４は、本発明の第１の変型例の半導体装
置の断面構造を表す模式図である。
【００６３】また、図５は、この半導体装置を裏面側か
ら眺めた模式図である。これらの図面については、図１
乃至図３に関して前述したものと同様の要素には同一の
符号を付して詳細な説明は省略する。
【００６４】本変型例においては、裏面の電極２０Ａが
複数のパターンに分割されておらず、単一の形態を有す
る。例えば、図１５に例示したパワーＭＯＳＦＥＴを本
発明に適用した場合には、この電極２０Ａをソース電極
とすることができる。
【００６５】このように単一の大きな電極パターンとす
ることにより、電気的及び熱的な接触をより確実なもの
とし、併せて実装基板に対する機械的な接合強度もより
強固なものとすることができる。
【００６６】なお、本変型例においても、電極２０Ａ、
２０Ｂとその周囲の樹脂１２との接合界面は、図３
（ａ）乃至（ｆ）に例示した如く湾曲あるいは段差を有
するものとすることにより、さらに信頼性を向上させ、
耐湿性も改善することができる。
【００６７】図６は、本発明の第２の変型例の半導体装
置の断面構造を表す模式図である。
【００６８】また、図７は、この半導体装置を裏面側か
ら眺めた模式図である。これらの図面についても、図１
乃至図５に関して前述したものと同様の要素には同一の
符号を付して詳細な説明は省略する。
【００６９】本変型例においては、半導体装置の裏面に
おいて、電極２０Ａ、２０Ｂ、及びリードフレームの露
出面に半田層３０が凸状に形成されている。このように
半田を形成しておけば、図示しない実装基板の導体ラン
ドに半導体装置を実装する際の接続が容易となる。な
お、半田層３０は、実装基板の導体ランドに実装する際
に溶融して拡がるので、パッケージの厚さ自体に実質的
な増加はない。
【００７０】なお、このような半田層３０は、メッキ法
や侵漬法などの方法により形成することができる。
【００７１】図８は、本発明の第３の変型例の半導体装
置の断面構造を表す模式図である。
【００７２】また、図９は、この半導体装置を裏面側か
ら眺めた模式図である。これらの図面についても、図１
乃至図７に関して前述したものと同様の要素には同一の
符号を付して詳細な説明は省略する。
【００７３】本変型例においては、半導体装置の表面側
において、リードフレーム４のうちの半導体チップ２の
マウント部４Ｍを露出させている。すなわち、樹脂１２
は、リードフレーム４のアウターリード部のみを覆って
いる。
【００７４】このようにすると、、パッケージの厚さＴ
は、（リードフレーム４）＋（固着材８）＋（半導体チ
ップ２）＋（電極２０）の合計となる。つまり、上側の
樹脂を取り除くことにより、さらなる薄型化が達成でき
る。具体的には、図１５に例示したパワーＭＯＳＦＥＴ
あるいはＩＧＢＴなどの半導体チップを搭載した場合
に、パッケージの厚さＴを約０．４ｍｍにまで薄型化す
ることができた。
【００７５】またさらに、半導体チップ２のマウント部
４Ｍを露出させることにより、この部分を介した熱の放
散性を向上させることができる。つまり、例えば、半導
体チップ２として図１５に例示したパワーＭＯＳＦＥＴ
を用いた場合には、チップ２において生じた発熱は、ソ
ース電極である電極２０Ａ及びゲート電極である電極２
０Ｂを介して実装基板に放散されると同時に、ドレイン
電極からリードフレームのマウント部４Ｍを介して放散
され、放熱効率をさらに向上させることが可能となる。
しかも、本変型例においても、半導体チップ２は樹脂１
２により封止されているので、十分に高い耐候性が得ら
れる。
【００７６】図１０は、本発明の第４の変型例の半導体
装置の断面構造を表す模式図である。これらの図面につ
いても、図１乃至図９に関して前述したものと同様の要
素には同一の符号を付して詳細な説明は省略する。
【００７７】本変型例においても、前述した第３変型例
と同様に、リードフレーム４のうちの半導体チップ２の
マウント部４Ｍを露出させ、さらに、この露出部の表面
に凹凸Ｒを設けている。このような凹凸Ｒは、放熱フィ
ンあるいはヒートシンクとして作用し、熱の放散性をさ
らに向上させることが可能となる。従って、さらに発熱
量が大きい半導体チップを搭載して安定した動作をさせ
ることが可能となる。
【００７８】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、これらの具
体例に限定されるものではない。
【００７９】例えば、本発明におけるリードフレーム、
半導体チップ、樹脂の具体的な形態や配置関係などに関
しては、当業者が適宜設計変更したものも本発明の範囲
に包含される。
【００８０】また、半導体チップも、具体例として挙げ
たパワーＭＯＳＦＥＴあるいはＩＧＢＴには限定され
ず、その他の各種の半導体素子を用いて同様の作用効果
を得ることができる。
【００８１】
【発明の効果】以上詳述したように、本発明によれば、
発熱部からの熱を実装基板に効率的に放散し、しかも薄
型で信頼性にも優れた半導体装置を提供することがで
き、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる表面実装型の半導
体装置の断面構造を表す模式図である。
【図２】図１の半導体装置を裏面側から眺めた模式図で
ある。
【図３】本発明の半導体装置の裏面電極付近の断面構造
のいくつかを拡大して表す模式図である。
【図４】本発明の第１の変型例の半導体装置の断面構造
を表す模式図である。
【図５】図４の半導体装置を裏面側から眺めた模式図で
ある。
【図６】本発明の第２の変型例の半導体装置の断面構造
を表す模式図である。
【図７】図６の半導体装置を裏面側から眺めた模式図で
ある。
【図８】本発明の第３の変型例の半導体装置の断面構造
を表す模式図である。
【図９】図８の半導体装置を表面側から眺めた模式図で
ある。
【図１０】本発明の第４の変型例の半導体装置の断面構
造を表す模式図である。
【図１１】従来例の樹脂封止型の表面実装型半導体装置
の断面構造を表す模式図である。
【図１２】図１１の半導体装置を裏面側から眺めた模式
図である。
【図１３】本発明者が本発明に至る過程で検討した樹脂
封止型の表面実装型半導体装置の断面構造を表す模式図
である。
【図１４】図１３の半導体装置を裏面側から眺めた模式
図である。
【図１５】半導体チップ１０２の一例としてのパワーＭ
ＯＳＦＥＴの要部断面構造を例示する模式図である。
【図１６】図１３及び図１４の半導体装置におけるチッ
プ１０２の端部付近の断面構造を拡大した模式図であ
る。
【図１７】ＢＧＡ構造の半導体装置の断面構造を表す模
式図である。
【図１８】図１７の半導体装置を裏面側から眺めた模式
図である。
【符号の説明】
２ 半導体チップ ４ リードフレーム ４Ｍ マウント部 ８ 固着材 １２ リードフレーム １２Ａ 上側樹脂層 ２０Ａ、２０Ｂ 電極 ３０ 半田 １０２ チップ １０２ 半導体チップ １０４、１０４Ａ、１０４Ｂ、１０６ リードフレーム １０８ 固着材 １１０ 固着材 １１２ 樹脂 １１２Ａ 上側樹脂層 １１２Ｂ 下側樹脂層 １３０ 半田バンプ ２０２ シリコン基板 ２０４ 高抵抗層 ２０６ チャネル層 ２０８ ソース層 ２１０ ゲート絶縁膜 ２１２ ゲート電極 ２１８ ソース電極 ２２０ ドレイン電極 ２２０ 金属層 ２３０ チップ側面 ２３０ 側面 ２３０ 終端切断側面 Ｒ 凹凸 Ｔ トレンチ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】実装基板に接合される実装面を有する表面
    実装型の半導体装置であって、 裏面と表面とを有し、動作時においては前記裏面よりも
    前記表面の近くに発熱部が形成され、且つ前記表面に２
    以上の電極が設けられた半導体チップと、 前記半導体チップを覆うように設けられた樹脂と、 を備え、 前記半導体チップの前記裏面にから引き出された電極端
    子の先端面と、前記２以上の電極の表面と、が前記実装
    面において略平面状に露出し、前記実装面においてこれ
    ら先端面及び電極の表面の周囲は前記樹脂により取り囲
    まれてなることを特徴とする半導体装置。
  2. 【請求項２】実装基板に接合される実装面を有する表面
    実装型の半導体装置であって、 リードフレームと、 半導体チップと、 前記半導体チップを覆うように設けられた樹脂と、 を備え、 前記実装面には、半導体チップから前記リードフレーム
    を介して引き出された電極端子の先端面と、前記半導体
    チップに設けられた２以上の電極の表面と、が略平面状
    に露出してなることを特徴とする半導体装置。
  3. 【請求項３】マウント部と電極端子とを有するリードフ
    レームと、 表面及び裏面を有し、前記表面に２以上の電極が設けら
    れ、前記裏面が前記リードフレームの前記マウント部に
    接合された半導体チップと、 前記半導体チップを覆うように設けられた樹脂と、 を備え、 前記リードフレームの前記電極端子の先端面と、前記半
    導体チップの前記２以上の電極のそれぞれの表面と、前
    記樹脂の表面と、が、略同一の平面を構成してなること
    を特徴とする半導体装置。
  4. 【請求項４】マウント部と電極端子とを有するリードフ
    レームと、 表面及び裏面を有し、前記表面に２以上の電極が設けら
    れ、前記裏面が前記リードフレームの前記マウント部に
    接合された半導体チップと、 前記半導体チップを覆うように設けられた樹脂と、 を備え、 前記リードフレームの前記電極端子の先端面は、前記半
    導体チップの前記２以上の電極の表面と略同一の平面を
    形成するように延設され、 前記半導体チップの前記裏面上において、前記２以上の
    電極の表面が露出し、その周囲が前記樹脂により覆われ
    てなることを特徴とする半導体装置。
  5. 【請求項５】前記半導体チップの動作時における発熱部
    は、前記リードフレームに接合された側よりも前記２以
    上の電極が設けられた側の近くに形成されることを特徴
    とする請求項２〜４のいずれか１つに記載の半導体装
    置。
  6. 【請求項６】前記リードフレームの前記半導体チップが
    接合された面とは反対側の表面の少なくとも一部が前記
    樹脂に覆われることなく露出してなることを特徴とする
    請求項２〜４のいずれか１つに記載の半導体装置。
  7. 【請求項７】前記リードフレームの前記樹脂に覆われる
    ことなく露出してなる前記少なくとも一部の表面には、
    凹凸が設けられてなることを特徴とする請求項６記載の
    半導体装置。
  8. 【請求項８】前記２以上の電極と前記樹脂との接合界面
    は、前記電極の厚さ方向にみたときに湾曲あるいは段差
    の少なくともいずれかを有することを特徴とする請求項
    １〜７のいずれか１つに記載の半導体装置。
  9. 【請求項９】前記２以上の電極のそれぞれは、複数の金
    属層を積層してなり、 前記複数の金属層のいずれかの端面は、他の金属層の端
    面よりも後退してなることを特徴とする請求項１〜７の
    いずれか１つに記載の半導体装置。
  10. 【請求項１０】前記電極端子の先端面と、前記電極の表
    面と、にそれぞれ設けられた半田層をさらに備えたこと
    を特徴とする請求項１〜９のいずれか１つに記載の半導
    体装置。
JP2001274504A 2001-09-11 2001-09-11 半導体装置 Expired - Fee Related JP3868777B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001274504A JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置
US10/237,689 US6784537B2 (en) 2001-09-11 2002-09-10 Semiconductor device of surface-mounting type
CNB021416885A CN1228837C (zh) 2001-09-11 2002-09-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001274504A JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2003086737A true JP2003086737A (ja) 2003-03-20
JP2003086737A5 JP2003086737A5 (ja) 2005-10-27
JP3868777B2 JP3868777B2 (ja) 2007-01-17

Family

ID=19099523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001274504A Expired - Fee Related JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置

Country Status (3)

Country Link
US (1) US6784537B2 (ja)
JP (1) JP3868777B2 (ja)
CN (1) CN1228837C (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522028A (ja) * 2002-03-29 2005-07-21 フェアチャイルド セミコンダクター コーポレイション 半導体デバイスのパッケージング・システム
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置
US7374965B2 (en) 2005-02-08 2008-05-20 Renesas Technology Corp. Manufacturing method of semiconductor device
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
US7432594B2 (en) 2004-08-30 2008-10-07 Renesas Technology Corp. Semiconductor chip, electrically connections therefor
JP2009502026A (ja) * 2005-07-12 2009-01-22 フェアチャイルド・セミコンダクター・コーポレーション Ｍｏｓ電界効果トランジスタｂｇａの折り畳みフレームキャリヤ
US7531876B2 (en) 2004-09-24 2009-05-12 Kabushiki Kaisha Toshiba Semiconductor device having power semiconductor elements
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2011181879A (ja) * 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置
JP2015162516A (ja) * 2014-02-26 2015-09-07 株式会社ジェイデバイス 半導体装置
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置
WO2016203764A1 (ja) * 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品
WO2017094185A1 (ja) * 2015-12-04 2017-06-08 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
WO2020129273A1 (ja) * 2018-12-21 2020-06-25 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
JP4312616B2 (ja) * 2004-01-26 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1603157B1 (en) * 2004-05-31 2008-01-09 STMicroelectronics S.r.l. Vertical conduction power electronic device package and corresponding assembling method
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
DE102005011159B4 (de) * 2005-03-09 2013-05-16 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
DE102007002157A1 (de) * 2007-01-15 2008-07-17 Infineon Technologies Ag Halbleiteranordnung und zugehörige Herstellungsverfahren
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
US7955893B2 (en) * 2008-01-31 2011-06-07 Alpha & Omega Semiconductor, Ltd Wafer level chip scale package and process of manufacture
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8482119B2 (en) * 2008-06-24 2013-07-09 Infineon Technologies Ag Semiconductor chip assembly
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US8222078B2 (en) 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
JP2011049311A (ja) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd 半導体パッケージ及び製造方法
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8362606B2 (en) 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
CN102005432B (zh) * 2010-09-30 2012-03-28 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
JP5851897B2 (ja) * 2012-03-19 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI512851B (zh) * 2012-09-01 2015-12-11 Alpha & Omega Semiconductor 帶有厚底部基座的晶圓級封裝器件及其製備方法
US9087828B2 (en) 2013-03-12 2015-07-21 Alpha & Omega Semiconductor Incorporated Semiconductor device with thick bottom metal and preparation method thereof
JP6851239B2 (ja) * 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US11393743B2 (en) * 2019-12-18 2022-07-19 Infineon Technologies Ag Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082816A (ja) * 1998-08-05 2000-03-21 Harris Corp 低電力実装設計
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
US6963141B2 (en) * 1999-12-31 2005-11-08 Jung-Yu Lee Semiconductor package for efficient heat spreading
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082816A (ja) * 1998-08-05 2000-03-21 Harris Corp 低電力実装設計
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522028A (ja) * 2002-03-29 2005-07-21 フェアチャイルド セミコンダクター コーポレイション 半導体デバイスのパッケージング・システム
US7579680B2 (en) 2002-03-29 2009-08-25 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
US7432594B2 (en) 2004-08-30 2008-10-07 Renesas Technology Corp. Semiconductor chip, electrically connections therefor
US7531876B2 (en) 2004-09-24 2009-05-12 Kabushiki Kaisha Toshiba Semiconductor device having power semiconductor elements
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
US7374965B2 (en) 2005-02-08 2008-05-20 Renesas Technology Corp. Manufacturing method of semiconductor device
JP4903205B2 (ja) * 2005-07-12 2012-03-28 フェアチャイルド・セミコンダクター・コーポレーション フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法
JP2009502026A (ja) * 2005-07-12 2009-01-22 フェアチャイルド・セミコンダクター・コーポレーション Ｍｏｓ電界効果トランジスタｂｇａの折り畳みフレームキャリヤ
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2011181879A (ja) * 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置
US10236231B2 (en) 2014-02-26 2019-03-19 J-Devices Corporation Semiconductor device
JP2015162516A (ja) * 2014-02-26 2015-09-07 株式会社ジェイデバイス 半導体装置
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置
WO2016203764A1 (ja) * 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品
WO2017094185A1 (ja) * 2015-12-04 2017-06-08 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
JPWO2017094185A1 (ja) * 2015-12-04 2018-09-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
US10777475B2 (en) 2015-12-04 2020-09-15 Renesas Electronics Corporation Semiconductor chip, semiconductor device, and electronic device
WO2020129273A1 (ja) * 2018-12-21 2020-06-25 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP6746808B1 (ja) * 2018-12-21 2020-08-26 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US6784537B2 (en) 2004-08-31
US20030052405A1 (en) 2003-03-20
CN1405881A (zh) 2003-03-26
JP3868777B2 (ja) 2007-01-17
CN1228837C (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
JP3868777B2 (ja) 半導体装置
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
JP5558714B2 (ja) 半導体パッケージ
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
TW200929508A (en) Integrated circuit package system for electromagnetic isolation
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
US20110156274A1 (en) Semiconductor device
JPH09260550A (ja) 半導体装置
JPWO2018198990A1 (ja) 電子部品および半導体装置
JP3022178B2 (ja) パワーデバイスチップの実装構造
JP2003273319A (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP5172290B2 (ja) 半導体装置
JP2006310609A (ja) 半導体装置
JP2004111745A (ja) 半導体装置
WO2018036319A1 (zh) 半导体封装结构及加工方法
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JPH08148647A (ja) 半導体装置
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
KR20190085587A (ko) 고열전도성 반도체 패키지
JP2002076259A (ja) パワーモジュール

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061011

R151 Written notification of patent or utility model registration

Ref document number: 3868777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees