JP2003086737A5 - - Google Patents

Download PDF

Info

Publication number
JP2003086737A5
JP2003086737A5 JP2001274504A JP2001274504A JP2003086737A5 JP 2003086737 A5 JP2003086737 A5 JP 2003086737A5 JP 2001274504 A JP2001274504 A JP 2001274504A JP 2001274504 A JP2001274504 A JP 2001274504A JP 2003086737 A5 JP2003086737 A5 JP 2003086737A5
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor device
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001274504A
Other languages
English (en)
Other versions
JP2003086737A (ja
JP3868777B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2001274504A priority Critical patent/JP3868777B2/ja
Priority claimed from JP2001274504A external-priority patent/JP3868777B2/ja
Priority to US10/237,689 priority patent/US6784537B2/en
Priority to CNB021416885A priority patent/CN1228837C/zh
Publication of JP2003086737A publication Critical patent/JP2003086737A/ja
Publication of JP2003086737A5 publication Critical patent/JP2003086737A5/ja
Application granted granted Critical
Publication of JP3868777B2 publication Critical patent/JP3868777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (11)

  1. 実装基板に接合される実装表面を有する表面実装型の半導体装置であって、
    第1表面と、第2表面と、前記第1表面よりも前記第2表面の近くに配置され動作時に発熱する発熱部と、前記第2表面上に形成された少なくとも1つのパターニングされた電極と、を有する半導体チップと、
    前記半導体チップを覆うように設けられた樹脂と、
    前記半導体チップの前記第1表面から引き出された電極端子と、
    を備え、
    前記電極端子の実装面と、前記少なくとも1つのパターニングされた電極の表面と、が前記実装表面と略同一の平面となるように露出し、前記少なくとも1つのパターニングされた電極の前記表面の周囲は、前記樹脂によって取り囲まれていることを特徴とする表面実装型の半導体装置。
  2. 前記電極端子の前記実装面と、前記パターニングされた電極の前記表面と、にそれぞれ設けられた半田層をさらに備えたことを特徴とする請求項1記載の半導体装置。
  3. 実装基板に接合される実装表面を有する表面実装型の半導体装置であって、
    リードフレームと、
    前記リードフレームに接合された半導体チップであって、前記半導体チップよりも小さい少なくとも1つの電極が形成された半導体チップと、
    前記半導体チップを覆うように設けられた樹脂と、
    を備え、
    前記リードフレームの実装面と、前記少なくとも1つの電極の表面と、が前記実装表面と略同一の平面となるように露出し、前記少なくとも1つの電極の前記表面の周辺は、前記樹脂によって取り囲まれていることを特徴とする表面実装型の半導体装置。
  4. 前記半導体チップの動作時に発熱する発熱部が、前記リードフレームに接合される前記半導体チップの表面よりも前記電極が形成された前記半導体チップの表面の近くに配置されていることを特徴とする請求項3記載の半導体装置。
  5. 接合部と、電極端子と、を有するリードフレームと、
    第1表面と、前記リードフレームの前記接合部に接合されている第2表面と、前記第1表面上に形成された少なくとも1つのパターニングされた電極と、を有する半導体チップと、
    前記半導体チップを覆うように設けられた樹脂と、
    を備え、
    前記リードフレームの前記電極端子の実装面は、前記少なくとも1つのパターニングされた電極の表面と、略同一の平面上にあり、
    前記少なくとも1つのパターニングされた電極の前記表面は、前記半導体チップの前記第1表面に露出し、
    前記少なくとも1つのパターニングされた電極の前記表面の周囲は、前記樹脂によって取り囲まれていることを特徴とする半導体装置。
  6. 前記半導体チップの動作時に発熱する発熱部が、前記半導体チップの前記第2表面よりも前記第1表面の近くに配置されていることを特徴とする請求項5記載の半導体装置。
  7. 前記半導体チップが接合された表面に対向する前記リードフレームの表面の少なくとも一部は、前記樹脂によって覆われることなく露出されたことを特徴とする請求項3〜6のいずれか1つに記載の半導体装置。
  8. 前記樹脂によって覆われることなく露出された前記リードフレームの前記表面の前記少なくとも一部は、凹凸面であることを特徴とする請求項3〜7のいずれか1つに記載の半導体装置。
  9. 前記リードフレームの前記実装面と、前記電極の前記表面と、にそれぞれ設けられた半田層をさらに備えたことを特徴とする請求項3〜8のいずれか1つに記載の半導体装置。
  10. 前記電極と前記樹脂との接合界面は、前記電極の厚み方向に沿って、湾曲あるいは段差の少なくともいずれかを有することを特徴とする請求項1〜9のいずれか1つに記載の半導体装置。
  11. 前記電極は、複数の金属層を積層してなり、前記複数の金属層のうちのいずれかの金属層の端面は、他の金属層の端面よりも後退してなることを特徴とする請求項1〜10のいずれか1つに記載の半導体装置。
JP2001274504A 2001-09-11 2001-09-11 半導体装置 Expired - Fee Related JP3868777B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001274504A JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置
US10/237,689 US6784537B2 (en) 2001-09-11 2002-09-10 Semiconductor device of surface-mounting type
CNB021416885A CN1228837C (zh) 2001-09-11 2002-09-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001274504A JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2003086737A JP2003086737A (ja) 2003-03-20
JP2003086737A5 true JP2003086737A5 (ja) 2005-10-27
JP3868777B2 JP3868777B2 (ja) 2007-01-17

Family

ID=19099523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001274504A Expired - Fee Related JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置

Country Status (3)

Country Link
US (1) US6784537B2 (ja)
JP (1) JP3868777B2 (ja)
CN (1) CN1228837C (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323361B2 (en) 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
JP4312616B2 (ja) * 2004-01-26 2009-08-12 Necエレクトロニクス株式会社 半導体装置
EP1603157B1 (en) * 2004-05-31 2008-01-09 STMicroelectronics S.r.l. Vertical conduction power electronic device package and corresponding assembling method
JP4468115B2 (ja) 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP4153932B2 (ja) 2004-09-24 2008-09-24 株式会社東芝 半導体装置および半導体装置の製造方法
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
DE112005002899B4 (de) * 2004-11-23 2016-11-17 Siliconix Inc. Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
JP4547279B2 (ja) 2005-02-08 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102005011159B4 (de) * 2005-03-09 2013-05-16 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7402462B2 (en) * 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
DE102007002157A1 (de) * 2007-01-15 2008-07-17 Infineon Technologies Ag Halbleiteranordnung und zugehörige Herstellungsverfahren
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
US7955893B2 (en) * 2008-01-31 2011-06-07 Alpha & Omega Semiconductor, Ltd Wafer level chip scale package and process of manufacture
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8482119B2 (en) * 2008-06-24 2013-07-09 Infineon Technologies Ag Semiconductor chip assembly
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US8222078B2 (en) * 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
JP2011049311A (ja) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd 半導体パッケージ及び製造方法
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP5126278B2 (ja) * 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
US8362606B2 (en) 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
CN102005432B (zh) * 2010-09-30 2012-03-28 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
JP5601282B2 (ja) * 2011-06-01 2014-10-08 株式会社デンソー 半導体装置
JP5851897B2 (ja) * 2012-03-19 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI529893B (zh) * 2012-09-01 2016-04-11 萬國半導體股份有限公司 帶有底部金屬基座的半導體器件及其製備方法
US9087828B2 (en) 2013-03-12 2015-07-21 Alpha & Omega Semiconductor Incorporated Semiconductor device with thick bottom metal and preparation method thereof
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP6538396B2 (ja) * 2015-03-27 2019-07-03 株式会社ジェイデバイス 半導体装置
WO2016203764A1 (ja) * 2015-06-17 2016-12-22 パナソニックIpマネジメント株式会社 半導体装置及びモジュール部品
US10777475B2 (en) 2015-12-04 2020-09-15 Renesas Electronics Corporation Semiconductor chip, semiconductor device, and electronic device
JP6851239B2 (ja) * 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP6746808B1 (ja) * 2018-12-21 2020-08-26 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US11393743B2 (en) * 2019-12-18 2022-07-19 Infineon Technologies Ag Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
EP0978871A3 (en) * 1998-08-05 2001-12-19 Harris Corporation A low power packaging design
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
US6963141B2 (en) * 1999-12-31 2005-11-08 Jung-Yu Lee Semiconductor package for efficient heat spreading
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package

Similar Documents

Publication Publication Date Title
JP2003086737A5 (ja)
JP4068336B2 (ja) 半導体装置
US20080073777A1 (en) Multiple integrated circuit die package with thermal performance
JP2003031730A5 (ja)
JP2003174120A5 (ja)
JP2014515187A5 (ja)
JP2003332508A5 (ja)
JP2006507688A5 (ja)
JP2015115419A5 (ja)
JP2003243560A (ja) 半導体装置
JP2005150647A5 (ja)
TW200411886A (en) An assembly method for a passive component
US7884462B2 (en) Insulation covering structure for a semiconductor element with a single die dimension and a manufacturing method thereof
JPH05291467A (ja) リードフレームおよび半導体装置
JP2006501652A5 (ja)
JPH0384958A (ja) マルチチップパッケージの製造方法
KR102216738B1 (ko) 반도체 패키지용 클립구조체
JP6205914B2 (ja) モジュール構造
JPS63190363A (ja) パワ−パツケ−ジ
JP2020092229A (ja) 半導体装置、半導体装置の製造方法及びクリップリード
TW201635456A (zh) 電子封裝件及其製法
JPWO2018211681A1 (ja) チップモジュールの製造方法
JP2006351942A5 (ja)
JP2009231322A5 (ja)
TW201306184A (zh) 封裝結構及其製作方法