JP2005150647A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005150647A5 JP2005150647A5 JP2003390029A JP2003390029A JP2005150647A5 JP 2005150647 A5 JP2005150647 A5 JP 2005150647A5 JP 2003390029 A JP2003390029 A JP 2003390029A JP 2003390029 A JP2003390029 A JP 2003390029A JP 2005150647 A5 JP2005150647 A5 JP 2005150647A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- semiconductor
- die pad
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (8)
- 互いに反対側に位置する第1及び第2の面、並びに前記第1の面に配置された複数の電極を有する第1及び第2の半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第1のボンディングワイヤを介して前記第1の半導体チップの複数の電極に夫々電気的に接続された複数の第1のリードと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第2のボンディングワイヤを介して前記第2の半導体チップの複数の電極に夫々電気的に接続された複数の第2のリードと、
互いに反対側に位置する第1及び第2の面を有し、前記第1の面に前記第1の半導体チップが接着され、前記第2の面に前記第2の半導体チップが接着されたダイパッドと、
前記第1及び第2の半導体チップ、前記複数の第1及び第2のリードのインナー部、前記複数の第1及び第2のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
前記第1及び第2のリードの各々のインナー部は、前記ダイパッドの周囲に配置され、
前記第1及び第2のリードの各々のインナー部の厚さ方向における中心は、前記ダイパッドの厚さの範囲内の高さに位置していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1及び第2のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向において同じ高さに配置されていることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第1及び第2のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向の中心に位置していることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記第1及び第2のリードのインナー部、並びに前記ダイパッドは、各々の厚さ内に前記樹脂封止体の厚さ方向の中心が位置していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
更に、前記ダイパッドと一体的に形成された吊りリードを有し、
前記吊りリードは、樹脂封止体の厚さ方向に屈曲することなく真っ直ぐ延び、前記樹脂封止体の厚さ方向において前記第1及び第2のリードのインナー部と同じ高さに位置していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1のボンディングワイヤのループ高さは、前記樹脂封止体の厚さ方向において、前記第1の半導体チップの第2の面の高さよりも低く、
前記第2のボンディングワイヤのループ高さは、前記樹脂封止体の厚さ方向において、前記第2の半導体チップの第2の面よりも低いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1及び第2の半導体チップは、互いに反対側に位置する第1及び第2の辺を有し、
前記第1の半導体チップの複数の電極は、前記第1の半導体チップの第1の辺に沿って配置され、
前記第2の半導体チップの複数の電極は、前記第2の半導体チップの第1の辺に沿って配置され、
前記複数の第1のリードは、前記第1の半導体チップの第1の辺側に配置され、
前記複数の第2のリードは、前記第1の半導体チップの第2の辺側に配置され、
前記第1及び第2の半導体チップは、前記第1の半導体チップの第1の辺、及び前記第2の半導体チップの第2の辺が前記第1のリード側に位置するように夫々の第1の面を向かい合わせ、更に前記第1の半導体チップの複数の電極が前記第2の半導体チップの第2の辺よりも外側に位置し、前記第2の半導体チップの複数の電極が前記第1の半導体チップの第2の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記ダイパッドは、前記第1の半導体チップと前記第2の半導体チップとが重なり合う重合領域よりも大きい外形サイズになっていることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390029A JP2005150647A (ja) | 2003-11-20 | 2003-11-20 | 半導体装置及びその製造方法 |
TW93133221A TW200529408A (en) | 2003-11-20 | 2004-11-01 | Semiconductor device and its manufacturing method |
US10/981,489 US20050110127A1 (en) | 2003-11-20 | 2004-11-05 | Semiconductor device |
KR1020040091218A KR20050049346A (ko) | 2003-11-20 | 2004-11-10 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390029A JP2005150647A (ja) | 2003-11-20 | 2003-11-20 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150647A JP2005150647A (ja) | 2005-06-09 |
JP2005150647A5 true JP2005150647A5 (ja) | 2006-12-21 |
Family
ID=34587426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003390029A Pending JP2005150647A (ja) | 2003-11-20 | 2003-11-20 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050110127A1 (ja) |
JP (1) | JP2005150647A (ja) |
KR (1) | KR20050049346A (ja) |
TW (1) | TW200529408A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4602223B2 (ja) * | 2005-10-24 | 2010-12-22 | 株式会社東芝 | 半導体装置とそれを用いた半導体パッケージ |
KR100844630B1 (ko) * | 2006-03-29 | 2008-07-07 | 산요덴키가부시키가이샤 | 반도체 장치 |
US9202776B2 (en) * | 2006-06-01 | 2015-12-01 | Stats Chippac Ltd. | Stackable multi-chip package system |
TWI327365B (en) * | 2007-01-19 | 2010-07-11 | Chipmos Technologies Inc | Zigzag-stacked chip package structure |
JP4751351B2 (ja) * | 2007-02-20 | 2011-08-17 | 株式会社東芝 | 半導体装置とそれを用いた半導体モジュール |
JP2008270302A (ja) * | 2007-04-16 | 2008-11-06 | Sanyo Electric Co Ltd | 半導体装置 |
KR100881198B1 (ko) * | 2007-06-20 | 2009-02-05 | 삼성전자주식회사 | 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 |
KR101557273B1 (ko) | 2009-03-17 | 2015-10-05 | 삼성전자주식회사 | 반도체 패키지 |
KR101563630B1 (ko) * | 2009-09-17 | 2015-10-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
JP2014036179A (ja) * | 2012-08-10 | 2014-02-24 | Ps4 Luxco S A R L | 半導体装置 |
JP6110769B2 (ja) * | 2013-09-25 | 2017-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5856274B2 (ja) * | 2014-11-06 | 2016-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及びリードフレーム |
JP2018049942A (ja) * | 2016-09-21 | 2018-03-29 | アイシン精機株式会社 | 変位センサ |
US10373895B2 (en) * | 2016-12-12 | 2019-08-06 | Infineon Technologies Austria Ag | Semiconductor device having die pads with exposed surfaces |
JP7192688B2 (ja) * | 2019-07-16 | 2022-12-20 | Tdk株式会社 | 電子部品パッケージ |
US11469163B2 (en) * | 2019-08-02 | 2022-10-11 | Semiconductor Components Industries, Llc | Low stress asymmetric dual side module |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5615475A (en) * | 1995-01-30 | 1997-04-01 | Staktek Corporation | Method of manufacturing an integrated package having a pair of die on a common lead frame |
US6476474B1 (en) * | 2000-10-10 | 2002-11-05 | Siliconware Precision Industries Co., Ltd. | Dual-die package structure and method for fabricating the same |
JP2002231882A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
-
2003
- 2003-11-20 JP JP2003390029A patent/JP2005150647A/ja active Pending
-
2004
- 2004-11-01 TW TW93133221A patent/TW200529408A/zh unknown
- 2004-11-05 US US10/981,489 patent/US20050110127A1/en not_active Abandoned
- 2004-11-10 KR KR1020040091218A patent/KR20050049346A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005150647A5 (ja) | ||
JP2008507134A5 (ja) | ||
JP4847525B2 (ja) | 集積回路の実装 | |
JP4195804B2 (ja) | デュアルダイパッケージ | |
JP2008227531A5 (ja) | ||
TW200507220A (en) | Semiconductor device and method of manufacturing thereof | |
JP2014220439A5 (ja) | ||
JP2003174120A5 (ja) | ||
JP2013016624A5 (ja) | 半導体装置 | |
JP2012028429A5 (ja) | 半導体装置 | |
JP2005159103A5 (ja) | ||
JP2003332513A5 (ja) | ||
JP2013508974A5 (ja) | ||
JP2006100636A5 (ja) | ||
JP2008533722A (ja) | パワー半導体パッケージ | |
SG130068A1 (en) | Lead frame-based semiconductor device packages incorporating at least one land grid array package and methods of fabrication | |
JP2009117819A5 (ja) | ||
TW200834831A (en) | Stacked semiconductor package | |
JP2004104259A5 (ja) | ||
JP2005286126A5 (ja) | ||
JP2003318360A5 (ja) | ||
JP2007180077A5 (ja) | ||
JP2007134585A5 (ja) | ||
JP2007208153A5 (ja) | ||
JP2007324506A5 (ja) |