TW200529408A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW200529408A
TW200529408A TW93133221A TW93133221A TW200529408A TW 200529408 A TW200529408 A TW 200529408A TW 93133221 A TW93133221 A TW 93133221A TW 93133221 A TW93133221 A TW 93133221A TW 200529408 A TW200529408 A TW 200529408A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
electrodes
leads
lead
Prior art date
Application number
TW93133221A
Other languages
English (en)
Inventor
Kouichi Kanemoto
Kazunari Suzuki
Toshihiro Shiotsuki
Hideyuki Suga
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200529408A publication Critical patent/TW200529408A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

200529408 九、發明說明： 【發明所屬之技術領域】 於 裝之半導體裝置之有效的技術 【先前技術】 、&崎议術，特別是關 種適用於積層兩個半導體晶片且以—個樹脂封裝體封 丰莫薇坡番夕古从4 士你?·。 ' 為實現記憶容量之大容量化，眾所周知有積層搭載有記 憶電路之兩個半導體晶片’且以一個樹脂封裝體封裝該兩 個半導體晶片之半導體裝置。該半導體裝置中，提出~有X各 種封裝構造之方法且得以製品化。例如，於國際公開編號 WOOO/22676號公報（專利文獻丨）中，揭示有對於薄型化較 好之 TSOP(Thin Small Outline Package,薄型小尺寸封裝） 型半導體裝置。 1 揭示於上述專利文獻1之TS0P型半導體裝置，其具有第 1以及第2半導體晶片，其於主面（電路形成面）之第丨邊側沿 該第1邊配置有複數個電極（焊墊），複數個第丨引線，其配 置於第1半導體晶片之第1邊側且分別具有内部以及外部， 複數個第2引線，其配置於第丨半導體晶片之第丨邊之相反 側的第2邊側，且分別具有内部以及外部，複數個第丨接合 線，其分別電性連接第1半導體晶片之複數個電極與複數 個第1引線，複數個第2接合線，其分別電性連接第2半導 體晶片之複數個電極與複數個第2引線，支持引線，其支 持第1以及第2半導體晶片，以及樹脂封裝體，其封裝第i 以及第2半導體晶片、第1以及第2弓丨線、第1以及第2接合 96952.doc 200529408 線、以及支持引線；第1以及第2半導體晶片以以下狀態接 著，第1半導體晶片之第1邊以及與第2半導體晶片之第1邊 為相反側之第2邊以位於第1引線側之方式對向各自之内 面，且第1半導體晶片之第1邊位於第2半導體晶片之第2邊 之外側，第2半導體晶片之第丨邊位於第1半導體晶片之第2 邊之外側，以此方式錯開各自之位置，又，支持引線接著 於第1或第2半導體晶片之主面。 【專利文獻1】國際公開編號WOOO/22676號公報 [發明所欲解決之問題] 隨著電子機器之薄型化以及小型化，特別是裝入卡片之 半導體裝置中薄型化為業者所要求。故而，本發明者就上 述TSOP型半導體裝置之進一步薄型化加以討論。圖21係 表示本發明者討論之半導體裝置之内部構造的模式性剖面 圖0 如圖21所示，本發明者所討論之半導體裝置具有， 第1以及第2半導體晶片（2、3)，其於各個主面 之第1邊…、3a)側沿該第w(2a、叫配置有複數個電極 (焊墊）4， 複數個第1?丨線5a，其配置於第1半導體晶片2之第 側’且分別具有内部以及外部， 第2_5b ’其配置於第i半導體晶片2之第 相反側之第2if2b側，且分別具有内部以及外部， 複數個弟i接合線7a，其分別電性連接第工半導體晶片2 之複數個電極4與複數個第丨引線&， 96952.doc 200529408 複數個第2接合線7b，其分別電性連接第2半導體晶片3 之複數個電極4舆複數個第2引線5b， 晶粒焊墊（亦稱為突出部或晶片搭载部）6，其具有位於 互為相反側之第1面6x以及第2面6y，且支持第i以及第2半 導體晶片（2、3)，以及 樹脂封裝體8，其封裝第丨以及第2半導體晶片（2、3)、 第1以及第2引線（5a、5b)之内部、第！以及第2接合線（7a、 7b)、以及晶粒焊塾6; 第1以及第2半導體晶片（2、3)以以下狀態藉由接著材9 得以接著，第1半導體晶片2之第1邊2a以及與第2半導體晶 片3之第1邊3a為相反側之第2邊孙以位於第1引線化側之方 式對向各自之主面（2χ、3x)，且第1半導體晶片2之第1邊仏 位於第2半導體晶片3之第2邊313之外側，第2半導體晶片3 之第1邊3a位於第1半導體晶片2之第2邊2b之外側，以此方 式錯開各自之位置， 晶粒焊墊6介存接著材9接著於第1半導體晶片2之内面2y 或第2半導體晶片3之内面3y(圖21中晶粒焊墊6之第i面6χ 接著於第2半導體晶片3之内面）。 藉由如此之封裝構造，可以兩處之接著材9、第2半導體 晶片3以及晶粒焊墊6之各自之厚度吸收第1接合線乃之環 同度’且可以1處之接著材9以及第1半導體晶片2之各自之 厚度吸收第2接合線几之環高度，從而可將第1半導體晶片 2之内面2y上以及第2半導體晶片3之内面3y上之樹脂封裝 體8之厚度變薄，因此可實現半導體裝置之薄型化。 96952.doc 200529408 然而，於如此之封奘播 对展構造中，會產生以下之問題。 引線5(5a 5b)之内部之厚度方向_之上下之樹脂厚會隨 樹脂封裝體8之薄型化而變薄，故而考慮到引線5之固定強 度日守幸乂好的疋引線5之内部配置於樹脂封裝體8之厚度方 t〜|㈣線5之外部自樹脂封裝體之厚度方向之 中^大出另方面，使用轉注成形法之樹脂封裝體8之 形成中，必須抑制因办旭、、也丄、 ,, 只〜利U二隙造成之樹脂封裝體8之不良，因 干等骽日日片（2、3)、兩處之接著材9、以及晶 粒焊墊6成為積層體之情形時，較好的是以該積層體之厚 度方向之中〜位於成形鱗模之模穴之厚度方向之中心之狀 態實行樹脂封裝’即積層體之厚度方向之中心位於樹脂封 裝體8之厚度方向之中心之構造。考慮到如此之引線5之固 疋強度以及空隙之抑制，則必須如圖21所示，冑晶粒焊塾 6之南度位置與引線5之内部之高度位置於樹脂封裳體8之 厚度方向偏移。晶粒焊塾6與引線5之内部之偏移可藉由對 連接於晶粒焊墊6之懸吊引線實行彎曲加工而實行。 然而，對連接於晶粒焊墊6之懸吊引線實行彎曲加工 時，懸吊引線之強度會降低，故而於樹脂封裝步驟中，藉 由注入於成形鑄模之模穴中之樹脂之流動，晶粒焊墊6之 位置會容易變位，容易產生接合線7b、晶粒焊墊6、半導 體晶片2等自樹脂封裝體8露出之位置問題。特別是，於半 導體裝置之薄型化中，必、須使積層體之上下之樹脂厚變 薄，故而如此之位置問題成為半導體裝置之製造良率降低 之主要原因。 _ 96952.doc 200529408 本發明之目的在於提供一種製 體裝置。 艮羊車乂回之溥型之半導 本發明之上述以及其他目的盥 蚩之#、+、 n * 、祈穎之特徵可藉由本說明 曰之纪述以及隨附圖式而得以理解。 【發明内容】 本申凊案中所揭示之發明中 要，則如下所述。 右間早說明代表者之概 =本發明之-種半導體裝置，其具有，第！以及第巧 導體曰曰片，其具有位於互為 献罢认，、上# 彳 < 乐1以及弟2面，以及 -己置於上述第1面之複數個電極， 複數個第1引線，其分別具有内 … 内部經由複數個第1接合線分別t °且上述各 晶片之複㈣《，⑴生連接於上述第1半導體 複數個第2引線，其分別具有内部以及外部，且上述各 内部經由複數個第2接合線分別電性連接於上述第2半導體 晶片之複數個電極， 晶粒焊墊’其具有位於互為相反側之第工以及第2面，且 上述第1半導體晶片之p面接著於上述第旧，上述第2半 導體晶片之第1面接著於上述第2面，以及 樹脂封裝體，其封裝上述第！以及第2半導體晶片、上述 複數個第1以及第2弓丨綠夕&立R , 罘到線之内邛、上述複數個第丨以及第2接 合線、以及上述晶粒焊墊， 上述第1以及第2引線之内部、以及上述晶粒焊塾於上述 樹脂封裝體之厚度方向以同樣高度而配置。 96952.doc 200529408 (2)如上述 及第2引線之 之厚度内。 方法（1)中揭示之半導體裝置，其中上述第1以 内卩之各厚度方向之中心位於上述晶粒焊墊 上述方法⑴中揭示之半導體裝置，其中上述第1以 及弟2引線之内部以 及上述晶粒焊墊位於上述樹脂封裝體 之厚度方向之中心。 二)如上述方法⑴中揭示之半導體裝置，其中上述第m 及第2引線之内部以及上述晶粒焊塾於各厚度内位有上述 樹脂封裝體之厚度方向之中心。 (5)如上述方法⑴中揭示之半導體裝置，其中進而含有 與上述晶粒焊墊一體形成之懸吊引線， 々上述懸吊引線以於樹脂封裝體之厚度方向無彎曲之方式 :直延伸’且於上述樹脂封裝體之厚度方向，位於與上述 第1以及第2引線之内部相同之高度。 一⑹如上述方法⑴中揭示之半導體裝置，其中上述第1接 合線之環高度於上述樹脂封裝體之厚度方向低於上述第i 半導體晶片之第2面之高度， 上述第2接合線之環高度於上述樹脂封裝體之厚度方 向’低於上述第2半導體晶片之第2面。 (/)如上述方法（1)中揭示之半導體裝置，其中上述第1以 及第2半導體晶片具有位於互為相反側之第〗以及第2邊， 上述第1半導體晶片之複數個電極沿上述第1半導體晶片 之第1邊而配置， 上述弟2半導體晶片之複數個電極沿上述第2半導體晶片 96952.doc 200529408 之第1邊而配置， 上述複數個第1引線配置於上述第丨半導體晶片之第1邊 側， 上述複數個第2引線配置於上述第丨半導體晶片之第2邊 側， β上述第丨以及第2半導體晶片以以下狀態接著於上述晶粒 焊墊:上述第1半導體晶片之第1邊以及上述第2半導體晶 片之第2邊以位於上述第丨引線側之方式對向各自之第i 面、進而以上述第1半導體晶片之複數個電極位於上述第2 半導體晶片之第2邊之外側，上述第2半導體晶片之複數個 電極位於上述第1半導體晶片之第2邊之外側之方式錯開各 自之位置。 ⑻本發明之—種半導體裝置，其具有，第i以及第2半 導體晶片’其具有位於互為相反側之第1以及第2面，以及 配置於上述第1面之複數個電極， 複數個第1引線，其分別具有内部以及外部，且上述各 内。卩紅由複數個第1接合線分別電性連接於上述第1半導體 晶片之複數個電極， 複數個第2引線，其分別具有内部以及外部，且上述各 内部經由複數個第2接合線分別電性連接於上述第2半導體 晶片之複數個電極， 晶粒焊墊，其具有位於互為相反側之第丨以及第2面，且 上述第1半導體晶片之第丨面接著於上述第丨面，上述第2半 導體晶片之第1面接著於上述第2面，以及 96952.doc 200529408 樹脂封裝體，其封裝上述第】以及第2半導體晶片、上述 複數個第1以及第2引線之内部、上述複數個第！以及第以妾 合線、以及上述晶粒焊墊， 上述sa粒焊墊具有大於上述第丨半導體晶片與上述第2半 導體晶片重疊之重合區域之外形尺寸。 (9)如上述方法（8)中揭示之半導體裝置，其中上述第 及第2半導體晶片具有位於互為相反側之第丨以及第2邊， 上述第1半導體晶片之複數個電極沿上述第丨半導體晶片 之第1邊而配置， 上述第2半導體晶片之複數個電極沿上述第2半導體晶片 之第1邊而配置， 上述複數個第1引線配置於上述第丨半導體晶片之第i邊 側， 上述複數個第2引線配置於上述第丨半導體晶片之第2邊 側， 上述第1以及第2半導體晶片以以下狀態接著於上述晶粒 焊墊，上述第1半導體晶片之第丨邊以及上述第2半導體晶 片之第2邊以位於上述第丨引線側之方式對向各自之第i 面，進而以上述第1半導體晶片之複數個電極位於上述第2 半導體晶片之第2邊之外側，上述第2半導體晶片之複數個 電極位於上述第1半導體晶片之第2邊之外側之方式錯開各 自之位置。 (10)本發明之一種半導體裝置之製造，其含有： 準備引線框，其包含具有位於互為相反側之第1面以及 96952.doc -13- 200529408 第2面以及位於互為相反側之第1以及第2邊之晶粒焊墊， 配置於上述晶粒焊墊之第1邊側之複數個第1引線，以及配 置於上述晶粒焊墊之第2邊側之複數個第2引線，且上述複 數個第1與第2引線以及上述晶粒焊墊於該等之厚度方向位 於同樣高度，進而準備具有位於互為相反側之第1以及第2 面以及配置於上述第1面之複數個電極之第丨以及第2半導 體晶片之步驟， 於上述晶粒焊墊之第丨面接著上述第丨半導體晶片之第j 面之步驟， ❿ 於上述晶粒焊墊之第2面接著上述第2半導體晶片之第1 面之步驟， 以複數個第1接合線電性連接上述第丨半導體晶片之複數 個電極與上述複數個第丨引線之各自之内部的步驟， 以複數個第2接合線電性連接上述第2半導體晶片之複數 個電極與上述複數個第2引線之各自之内部的步驟，以及 樹f封裝上述第丨以及第2半導體晶片、上述複數個第1 、及第2引線之各自之内部、以及上述複數個第1以及第2 接合線之步驟。 (11)如上述方法（1G)中揭示之半導體裳置之製造，其中 上述第m及第2半㈣晶片具有位於互為相反側之第'w 極沿上述第1半導體晶片 上述第1半導體晶片之複數個電 之第1邊而配置， 上述第2半導體晶片之複數個電極沿上述第2半導體晶片 96952.doc 14 200529408 之第1邊而配置， 上述第1以及第2半導體晶片以以下狀態接著於上述晶粒 焊墊，上述第1半導體晶片之第1邊以及上述第2半導體晶 片之第2邊以位於上述第1引線側之方式對向各自之第i 、，進而以上述第1半導體晶片之複數個電極位於上述第2 半導體晶片之第2邊之外側，上述第2半導體晶片之複數個 電極位於上述第1半導體晶片之第2邊之外側之方式錯開各 自之位置。 [發明之效果] 如下簡單說明藉由本申請案中揭示之發明中之具有代表 性者所獲得之效果。 根據本發明，可提供一種製造良率較高之薄型之半導體 裝置。 【實施方式】 以下，參照圖式就本發明之實施形態加以詳細說明。再 者，於用以說明發明之實施形態之所有圖中，具有同一功 月匕者附以同一符號，省略其重複說明。 (實施形態1) 本實施形態1中，就將本發明適用於TS0P型半導體裝置 之例加以說明。TSOP型半導體裝置中，雖含有於樹脂封 裝體之短邊側配置有引線之Typl與於樹脂封裝體之長邊側 配置有引線之Typ2，但於本實施形態i中就Typl加以說 明。 圖1至圖11係關於本發明之實施形態1之半導體裝置之 96952.doc -15- 200529408 圖， 圖1係表示半導件裝置之外觀構造之模式性平面圖（上視 圖）， 圖2係表不半導件裝置之内部構造之模式性平面圖（上視 圖）， 圖3係表示半導件裝置之内部構造之模式性底面圖（下視 圖）， 圖4係半導體裝置之沿X方向之模式性剖面圖，
圖5係表示圖4之各尺寸之圖， 圖6係半導體裝置之沿向之模式性剖面圖， 圖7係放大圖4之一部（左側）之模式性剖面圖， 圖8係放大圖4之一部（右側）之模式性剖面圖， 圖9係表示除去圖2之一部之狀態的模式性平面圖， /圖〇係表不兩個半導體晶片之重疊區域與晶粒焊墊之關 係的模式性平面圖， 圖11係表示兩個半導體晶片之重疊區域與 係的模式性平面圖。 晶粒焊墊之關
再者於圖2以及圖3中，圖2所示之左側之引線群與獲 所不之右側之引線群對應，圖2㈣之右側之引線群 所示之左側之線群對應。 〃 如圖2至圖4所示，本實施形態】之半導體裝置 兩個丰導騁By。 ^ ^ ^ 且日日片2、3、包含複數個引線5(5a) m數個m5(5b)之第2引線群、複數個接〜 a、7b、晶粒焊墊6、複數個㈣引㈣及樹脂封裳㈣ 96952.doc 16 200529408 之封農構造。兩個半導體晶片2、3具有位於互為相反側之 面（第1面、電路形成面）2x、3x以及背面（第2面）2y、 3”於該等之間介存有晶粒焊塾6,以各自之主面2χ、& 彼此對向之狀態疊層。 /兩個半導體晶片2、3係與厚度方向交叉之平面形狀為方 $狀’成為相同之外形尺寸。於本實施形態i中，例如成 為lU6mmx8.31麵之長方形。兩個半導體晶片2、3之各 、之位於互為相反側之兩個長邊沿义方向延伸，且兩個半 "日片2 3之各自之位於互為相反側之兩個短邊（2a與 2b 3a與3b)於與x方向為同一之平面内沿與χ方向為直行 之y方向而延伸。 兩個半導體晶片2、3成為例如將含有單晶石夕之半導體基 板以及形成於該半導體基板上之多層西己線層為主體之構 成。於該半導體晶片2、3之各自之主面（2χ、3χ)侧，構成 (搭載）例如稱為快閃記憶體之64百萬位元之 EEPR〇M(Electrically Erasable Programmable Read Only Memory， 電子可抹除可程式唯讀記憶體）作為積體電路。 於半導體晶片2之主面2χ ’於其位於互為相反側之兩個 短邊（2a、2b)中之—方之短邊2_，沿該—者之短邊2鐵 置有複數個電極（焊墊）4(參照圖3以及圖4)。該複數個電極 4形成於半導體晶片2之多層配線層中之最上層之配線層。 最上層之配線層以形成於其上層之表面保護膜（最終保護 膜）被覆’於該表面保護膜形成有露出電極4之表面之焊接 開口。 96952.doc 200529408 於半導體晶片3之主面3x，於其相互對向之兩個短邊中 之-方之短邊3a側，沿該-方之短邊以配置有複數個電極 4。（參照圖2以及圖4)。該複數個電極4分別形成於半導體 晶片3之多層配線層中之最上層之配線層。最上層之配線 層以形成於其上層之表面保護膜（最終保護膜）被覆，於該 表面保護膜形成露出電極6之表面之焊接開口。 Λ 構成於半導體晶片2之快閃記憶體之電路圖案與構成於 半導體晶片3之快閃記憶體之電路圖案相同。&，配置於 半導體晶片2之主面2χ之電極4之酉己置圖案與配置於半導體 晶片3之主面3χ之電極4之配置圖案相同。即，半導體晶片 2以及3之外形尺寸以及功能為相同構成。 如圖1至圖3所示，樹脂封裝體8與其厚度方向交又之平 面形狀為方形，於本實施形態1中為長方形。於該樹脂封 裝體8之位於互為相反側之兩個短邊中之一方之短邊側， 沿該一方之短邊（Υ方向）排列有複數個引線5(5a)，於另一 方之短邊侧沿該另一方之短邊(y方向)排列有複數個引線 5(5b) ° 如圖2以及圖4所示，複數個引線化為具有位於樹脂封裝 體8之内部之内部、以及與該内部一體形成且位於樹脂封 裝體8之外部之外部的構成，遍及樹脂封裝體8之内外而延 伸又，複數個引線5a配置於半導體晶片2之短邊2a之外 側，各内部分別經由複數個接合線7a電性連接於半導體晶 片2之複數個電極4。 如圖3以及圖4所示，複數個引線讣與引線化相同為具有 96952.doc 18 200529408 内部=及外部之構成，遍及樹脂封裝體8之内外而延伸。 又，複數個引線5b配置於半導體晶片2之短邊2b之外侧， 各内部分別經由複數個接合線几電性連接於半導體晶片^ 之複數個電極4。複數個引線5a、5b之各自之外部：形為 面安裝型引線形狀之一之例如鷗翼形狀。 至於接合線7a、％，使用有例如金（Au)線。至於線之連 接方法，使用有例如熱壓著與超聲波振動併用之焊接法。 引線5a以及5b例如各設有24條，於各引線$付有端子 名。 VCC(1、2)鈿子為電位固定於第！基準電位（例如5[v])之 電源端子， VSS(1、2)端子為電位固定於低於第i基準電位之第2基 準電位（例如〇[V])之電源端子， 1/01〜1/08端子為資料輸出入端子， /WP端子為防寫端子， /WE端子為寫入允許端子， ALE端子為位址閂鎖允許端子， CLE端子為命令閂鎖允許端子， /DSE端子為深度等待允許端子， NC端子為空閒端子， PRE端子為能量打開引線允許端子， /CE(1、2)端子為晶片允許端子， /RE端子為引線允許端子， R/B(l、2)端子為就緒/繁忙輸出端子。 96952.doc -19- 200529408 如圖4所示’晶粒焊墊6具有位於互為相反側之第1面& 以及第2面6y，於第1面6χ介存接著材9接著有半導體晶片2 之主面2χ，於第2面6y介存接著材9接著有半導體晶片3之 主面3x 〇 半導體晶片2以及3以以下狀態接著於晶粒焊墊6 :半導 體曰曰片2之一者之短邊2a以及半導體晶片3之另一者之短邊 3b以位於引線5a側之方式使各自之主面（2χ、3χ)之間對 向，進而半導體晶片2之複數個電極4位於半導體晶片3之 另一者之短邊3b之外側’半導體晶片3之複數個電極4位於 半導體晶片2之另一者之短邊2b之外側，以此方式錯開各 自之位置之狀悲（半導體晶片2之一者之短邊2a與半導體晶 片3之一者之短邊3a於互為遠離之方向（本實施形態j中為χ 方向））。 半導體晶片2、3、複數個引線5之内部、晶粒焊墊6、複 數個懸吊引線13、複數個接合線7a、7b等藉由樹脂封裝體 8得以封裝。樹脂封裝體8以實現低應力化為目的，例如以 添加有苯酚系硬化劑、矽橡膠以及填充料等之聯苯系之樹 脂而形成。該樹脂封裝體8可藉由適用於大量生產之轉注 成形法而形成。轉注成形法係使用具有加熱筒、流道、流 入閘以及模穴等之鑄模，將樹脂自加熱筒通過流道以及流 入閘注入模穴内從而形成樹脂封裝體之方法。 於圖5中， 半導體晶片2、3之厚度為〇.〇9[mm]左右， 接著材9之厚度為001[mm]左右， 96952.doc 200529408 引線5(5a、5b)以及晶粒焊墊6之厚度為〇 i[mm]左右， 。接合線7a、71)之環高度（自半導體晶片之烊接面至線之 最頂部為止之高度）為0.2[inm]左右， 樹脂封裝體8之厚度為〇.54[mm]左右， 半導體晶片2之内面2y上之樹脂之厚度以及半導體晶片3 之内面3y上之樹脂之厚度為左右， 自接合線7a之最頂部至樹脂封裝體8之下面（安裝面、内 面）為止之間隔以及自接合線7b之最頂部至樹脂封裝體8之 上面（主面、表面）為止之間隔分別為〇 2[mm]左右， 一自樹脂封裝體8之上面至引線5之安裝面(焊接面)為止之 南度為0.62[mm]左右， 自樹脂封裝體8之下面至引線5之安裝面為止之高度為 〇,〇8[nim]左右。 如圖2至圖3所示，晶粒焊墊6與厚度方向交叉之平面形 狀為方形，於本實施形態丨中為長方形。晶粒焊墊6之位於 互為相反側之兩個短邊側分別配置有複數個引線5，晶粒 焊墊6之位於互為相反側之兩個長邊側分別連接有複數個 懸吊引線13。複數個懸吊引線13與晶粒焊墊6 一體形成。 如圖7以及圖8所示，複數個引線5(5a、5b)之内部以及晶 粒焊墊6於樹脂封裝體8之厚度方向以同樣高度而配置。複 數個引線5之内部之各厚度方向之中心位於晶粒焊墊6之厚 度内。複數個引線5之内部以及晶粒焊墊6位於樹脂封裝體 8之厚度方向之中心8hP。複數個引線5之内部以及晶粒焊 墊6於各厚度内位於樹脂封裝體8之厚度方向之中心8hp。 96952.doc -21 - 200529408 接合線7a之環高度如圖7所示，於樹脂封裝體8之厚度方 向低於半導體晶片2之内面2y，接合線7b之環高度如圖8所 示，於樹脂封裝體8之厚度方向低於半導體晶片3之内面外 之高度。 複數個懸吊引線13如圖6所示，於樹脂封裝體8之厚度方 向無彎曲而筆直延伸，於樹脂封裝體8之厚度方向位於與 引線5以及晶粒焊墊6同樣之高度。 此處’於圖2以及圖3中，8p係樹脂封裝體8之平面中兩 個對角線交又之中心點，2p係於半導體晶片2之主面2χ中 兩個對角線交又之中心點，3ρ係於半導體晶片3之主面3χ 中兩個對角線交叉之中心點。半導體晶片2以及3以各中心 點（2ρ、3ρ)沿X方向互相遠離之方式錯開位置之狀態，進而 )丨存晶粒焊墊6以各主面互相對向之狀態而疊層。又，半 導體晶片2以及3以各中心點（2ρ、3ρ)自樹脂封裝體8之中心 點8ρ偏離位置至y方向之狀態得以樹脂封裝。 於本實施形態1中，如圖7以及圖8所示，半導體晶片2、 3以將晶粒焊墊6夾於中間且各自之主面（2χ、3χ)互相朝向 之狀悲接著固定於晶粒焊墊6。藉由如此之構成，可以接 著材9半導體晶片2、3、晶粒焊墊6之各自之厚度吸收接 合線7a之環高度，可以接著材9、半導體晶片3、晶粒焊墊 6之各自之厚度吸收接合線几之環高度，從而將半導體晶 片2之内面2y上以及半導體晶片3之内面3y上之封裝樹脂之 厚度（樹脂封裝體8之厚度）變薄，故而可實現半導體裝置1 之薄型化。 96952.doc -22- 200529408 又，含有半導體晶片2、3、兩處之接著材9以及晶粒焊 墊6而成為積層體之情形時，積層體之厚度以晶粒焊墊6為 界呈上下對稱，故而無需對懸吊引線13實施彎曲加工，即 可將積層體之厚度方向之中心（晶粒焊塾6)以及引線5之内 部配置於樹脂封裝體8之厚度方向之中心8hp。 处引線5之内部之厚度方向中之上下之樹脂厚因随 樹脂封裝體8之薄型化而變薄，故而考慮到引線5之固定強
f之It形日夺’引線5之内部較好的是配置於樹脂封裴體8之 厚度方向之中心’且使引線5之外部自樹脂封裝體之厚度 方向之中〜大出。另-方面，使用轉注成形法之樹脂封裝 ^成中目必須抑制因空隙產生之樹脂封裝體8之不 良，故而含有兩個半導體晶片（2、3)、兩處之接著材9、以 塾6而成為積層體之情形時，較好的是以該積層 厚^向之中心位於成形鑄模之模穴之厚度方向之中 〜之狀恶樹脂封裝，即積層體 4+ ^ M Q -V Γ- 體之厗度方向之中心位於樹脂 封虞體8之厚度方向之中
liiΤ之構以。考慮到如此之引線5之 疋強度以及空隙之抑制，本 毛月者所时淪之半導體裝置 4 所不’必須對於懸吊引線實施彎曲加工，將晶 粒焊墊6之高度位置與 上 ’ 、、 内—之兩度位置偏蔣5傲t 封裝體8之厚度方向 置偏移至樹月曰 所述，積而5，於本實施形態1中，如上 这積層體之厚度以晶粒焊墊6為 盔兩斜於縣兄马界呈上下對稱，故而 …、而對於吊引線實施f曲加卫 置盥引魄向土 將日日粒焊塾6之高度位 置與引線5之内部之高度位 向。故而，可女… 主树月曰封裝體8之厚度方 Π故而可抑制因彎曲加工而4 ^成之懸吊引線之強度降 96952.doc -23- 200529408 低，於樹脂封裝步驟中， 知甲因可抑制因注入至成形鑄模之槿 八之中之Μ月日之流動而造成之晶粒焊墊6之變位，故而 抑制自樹脂封裝體8露出半導體晶片（2、3)、接 口 7b)等之位置不良。並紝 口、在（7a、 〃、、、。果為可提供製造良率較高之薄刮 之半導體裝置1。 然而’取代晶粒焊墊6，祐田 使用細長之支持引線作為晶片 支持體亦可實現半導體奘罢，> ^ , 企、 展置1之薄型化。該情形時，兩個 半導體晶片以將支持引绩士 t叉符51線夾於中間且各自之主面之 對向之狀態而疊層。 相 然而，使用支持引線作為晶片支持體之情形時， 之半導體晶片與另-者之半導體晶片之間易產生樹脂之未 填充即空隙。為抑制如此之空隙之產生，較好的是使 支持體之外形尺寸大於一者之半導體晶片與另一者之 體晶片重合之重合區域（重疊區域）。於本實施形態工中，如 圖9至圖U所示，晶粒焊墊6之外形尺寸(長度I寬度J) 大於半導體晶片2與半導體晶片3重合之重合區域ι〇之外妒 尺寸(長度1〇Lx寬度10W)。但是’為可接合線，必須以： 粒焊塾6之邊(6a、6b)位於半導體晶片之電極4之内側之； 式選定晶粒焊塾6之外形尺寸。 接著’關於半導體裝置1之製造制程中使用之引線框， 使用圖12以及圖13加以說明。圖12係表示引線框之—部之 模式性平面圖，圖13係放大圖12之—部之模式性平面圖。 再者，實際之引線框為提高生產性，為以兩段排列於一方 向配置有複數個製品形成區域（裝置形成區域）之多連構 96952.doc -24- 200529408 造，自圖式可容易看出，圖12中表示上下分別—個份之製 品形成區域。 如圖12以及圖丨3所示，引線框LF為於以框架本體丨丨書彳分 之製品形成區域12内配置有複數個引線5a、複數個引線 5b、晶粒焊墊6以及複數個懸吊引線13等之構成。晶粒焊 墊6配置於製品形成區域12之中央分部。複數個引線化配 置於晶粒焊墊6之一者之短邊6a之外側，與晶粒焊墊6對向 之前端部之相反側與框架本體Π得以一體化。引線5b配置 於晶粒焊墊6之另一者之短邊6b之外側，與晶粒焊墊6對向 之前端部之相反側與框架本體Π得以一體化。於晶粒焊墊 • 6之一者之長邊側一體性地連接有複數個懸吊引線13，該 禝數個懸吊引線13與框架本體11一體化。於晶粒焊墊6之 另一者之長邊側一體性地連接有複數個懸吊引線13，該複 數個懸吊引線13與框架本體n 一體化。複數個懸吊引線13 於引線框LF之厚度方向無曲折成形而筆直延伸。 複數個引線5a含有封裝於樹脂封裝體之内部與導出至樹 脂封裝體之外部之外部，、經由連接桿（堵住桿）互相連接。 複數個引線5b含有封裝於樹脂封裝體之内部與導出至樹脂 封裝體之外部之外部，經由連接桿互相連接。 引線框LF藉由於含有例如鐵㈣一錄（Ν〇系之合金或銅 (Cu)或銅系 < 合金的平板材實施餘刻加工或按遷加工而形 成特定之引線圖案而形成。於本實施形態1之引線框^ 中，未實施將晶粒焊塾6之高度位置與引線5之内部之高度 位置偏移至引線框LF之板厚方向之偏移加工。 96952.doc -25- 200529408 接著’關於半導體裝詈1之fy >古 卞守蔽忒置1之方法，使用圖14至圖18 加以說明。 圖14至圖18係關於本實施形態!之半導體裝置之製造的 圖， 圖⑷系表示焊晶粒步驟之模式性剖面圖（⑷係^谭晶粒 步驟’（b)係第2焊晶粒步驟）， 圖b係表示接合線步驟之模式性剖面圖（⑷係^接合線 步驟，（b)係第2接合線步驟）， 圖16表示於成型步驟中，於成形鑄模較引線框位置之 狀態的模式性剖面圖（沿X方向之剖面圖）， ㈣表示於成❹财，於成形鑄模決定引線框位置之 狀態的模式性剖面圖（沿y方向之剖面圖）， 圖18表示於成型步驟中，於成形鑄模之模穴中注入有樹 脂之狀態（形成有樹脂封裝體之狀態）的模式性剖面圖。 百先，於引線框LF1之晶粒焊墊6接著固定一者之半導體 晶片2。晶粒焊墊6與半導體晶片4之固定如圖Μ。）所示， 於加熱台20上裝著晶粒焊塾6，其後，於晶粒焊塾“約 面^塗布接著材9,其後，以半導體晶片2之主面2x對向晶 粒：墊6之第1面6X之狀態，藉由壓著筒夾將半導體晶片2 壓者於晶粒焊墊6。半導體晶片2之壓著係於加熱台20加熱 晶粒焊塾6’以㈣筒夾加熱半導體晶圓2之狀態下實行。 至於接著材9，例如使用熱硬化性之接著樹脂。 於°亥步驟中’半導體晶片2之固定係於半導體晶片2之一 者之短邊2a位於引線_，半導體晶片2之複數個電極顿 96952.doc -26> 200529408 於晶粒焊墊6之一者之短邊63之外側之狀態下實行。 接著，於引線框LF之晶粒焊墊6接著固定另一者之半導 體晶片3。 曰曰粒太干墊6與半導體晶片3之固定，使引線框lf之上下反 轉將晶粒焊墊6之第2面6y向上後，如圖14(b)所示，於加熱 台2 1上裝著晶粒焊墊6，其後，於晶粒焊墊6之第2面塗 布接著材9，其後，於使半導體晶片3之主面3χ對向於晶粒 知塾6之弟2面6y之狀態下藉由壓著筒夾將半導體晶片3壓 著於晶粒焊墊6。半導體晶片3之壓著係於加熱台21加熱晶 粒焊塾6，以壓著筒夾加熱半導體晶圓3之狀態下實行。至 於接著材9，例如使用熱硬化性之接著樹脂。 於该步驟中’半導體晶片3之固定係於半導體晶片3之一 者之短邊3a位於引線5b側，半導體晶片3之複數個電極4位 於晶粒焊墊6之另一者之短邊6b之外側之狀態下實行。 此處’半導體晶片2、3以以下狀態疊層··半導體晶片2 之一者之短邊2a位於引線5a側，半導體晶片3之一者之短 邊3a位於引線5b側，半導體晶片2之電極4位於半導體晶片 3之另一者之短邊3b以及晶粒焊塾6之一者之短邊q之外 側’半導體晶片3之電極4位於半導體晶片2之另一者之短 邊2b以及晶粒焊墊6之另一者之短邊6b之外側。 接者’以接合線7 a電性連接半導體晶片2之電極4與引線 5a之内部。半導體晶片2之電極4與引線5a之内部之線連接 如圖15 (a)所示’於半導體晶片3之内面3y向上之狀態下將 半導體b曰片2以及引線5a之内部安裝於加熱台22，於加熱 96952.doc -27- 200529408 台22加熱半導體晶片2以及引線5a之内部。至於接合線7a 使用例如Au線。又，至於接合線7a之連接方法，例如以併 用熱壓著與超聲波振動之焊接法實行。 接者，以接合線7b電性連接半導體晶片3之電極4與引線 5b之内部。半導體晶片3之電極4與引線5b之内部之線連接 如圖15(b)所示，於半導體晶片2之内面^向上之狀態下將 半導體晶片3以及引線5b之内部安裝於加熱台23，於加熱 台23加熱半導體晶片3以及引線讣之内部。至於接合線7b 使用例如Au線。又，至於接合線7b之連接方法，例如以併 用熱壓著與超聲波振動之焊接法實行。 接著，树脂封裝半導體晶片2、3、複數個引線5(5a、5b) 之内邛、晶粒焊墊6、複數個導線7a、7b、以及複數個懸 吊引線13等而形成樹脂封裝體8。樹脂封裝體8之形成首先 如圖16以及圖π所示，於成形鑄模25之上型25a與下型25b 之間決定引線框LF之位置。引線框lf之位置決定以半導 體晶片2、3、複數個引線5(5a、5b)之内部、晶粒焊墊6、 複數個接合線7a、7b、以及複數個懸吊引線13等位於成形 鑄模25之模穴26中之方式實行。於該步驟中，含有半導體 曰曰片2、3、兩處之接者材9、以及晶粒焊塾6之積層體以其 厚度方向之中心（晶粒焊墊6)位於模穴26之厚度方向之中心 之狀態而配置。又，引線5之内部亦以位於模穴26之厚度 方向之中心之狀態而配置。接著，如圖丨8所示，於模穴％ 中注入熱硬化性之樹脂。藉此，形成樹脂封裝體8。 於該步驟中，於懸吊引線13未實施彎曲加工，故而可抑 96952.doc -28- 200529408 制半導體晶片2、3自樹脂封裝體8露出之位置不良。 接著’自成形鑄模25取出引線框LF，實施使樹脂封裝體 8之樹脂硬化之硬化步驟，其後切斷連接於引線化以及讣 之連接才干，其後，於引線5a、引線5b之各自之外部實施電 鍍處理，其後，自引線框LF之框架本體u切斷引線化以及 5b，其後，將引線化、5b之各自之外部形成為面安裝型形 狀例如轉翼形狀，其後，自引線框LF之框架本體11切斷懸 吊引線13，藉此如圖1至圖4所示之半導體裝置丨大致完 成。 如此，根據本實施形態1，可提供製造良率較高之薄型 之半導體裝置1。 (實施形態2) 圖19以及圖20係關於本發明之實施形態2之半導體梦置 的圖， 圖19係表示半導體裝置之内部構造之模式性平面圖（上 視圖）， 圖20係表示半導體裝置之内部構造之模式性底面圖（下 視圖）。 如圖19以及圖20所示，本實施形態2之半導體裝置^為 基本上與上述實施形態1相同之構成，以下構成存有不 同。 半導體晶片2、3於位於互為相反側之兩個長邊中之—者 之長邊側亦沿該一者之長邊配置有複數個電極4。配置於 半導體晶片2之一者之長邊側之電極4亦經由接合線電性 96952.doc -29- 200529408 連接於引線5a之内部，配置於半導體晶片3之一者之長邊 側之電極4亦經由接合線7b電性連接於引線5b之内部。 半導體晶片2、3以以下狀態疊層：配置於半導體晶片2 之一者之短邊2a側之電極4位於半導體晶片3之另一者之短 邊3b之外側，配置於半導體晶片3之一者之短邊3a側之電 極4位於半導體晶圓2之另一者之短邊2b之外側，以此方式 偏離各自之位置之狀態（半導體晶片2之一者之短邊2a與半 導體晶片3之一者之短邊3a互相遠離之方向（本實施形態j 中為X方向）），進而配置於半導體晶片2之一者之長邊側之 電極4位於半導體晶片3之另一者之長邊之外側，配置於半 導體晶片3之一者之長邊側之電極4位於半導體晶片2之另 一者之長邊之外側，以此方式錯開各自之位置之狀態（半 導體晶片2之一者之長邊與半導體晶片3之一者之長邊互相 遠離之方向（本實施形態1中為y方向））。 如此構成之半導體裝置la中，亦可獲得與上述實施形態 1同樣之效果。 以上’就上述實施形態具體說明本發明者之發明，但本 發明當然並非僅限於上述實施形態者，可於不脫離其要旨 之範圍内實行各種變更。 例如、本發明亦可適用於Typl2TS〇p型半導體裝置。 【圖式簡單說明】 圖1係表示本發明之實施形態1之半導件裝置之外觀構造 之模式性平面圖（上視圖）。 圖2係表示本發明之實施形態丨之半導件裝置之内部構造 96952.doc -30- 200529408 之模式性平面圖（上視圖）。 圖3係表示本發明之實施形態丨之半導件裝置 、 ^ σρ 構造 之模式性底面圖（下視圖）。 圖4係本發明之實施形態1之半導體裝 式性剖面圖。 之^方向之模 圖5係表示圖4之各尺寸之圖。 圖6係本發明之實施形態1之半導 式性剖面圖。 置之…向之模 圖7係放大圖4之一部（左側）之模式性剖面圖。 圖8係放大圖4之一部（右側）之模式性剖面圖。 圖9係表示除去圖2之一部之狀態的模式性平面圖。 圖1〇係表示於本發明之實施形態！之半導體裝置中 =半導體晶片之重疊區域與晶粒焊墊之關係的模式性平面 圖11係表示於本發明之實施形態丨之半 個半導體曰只田 、置中，兩 圖。導體“之重璧區域與晶粒焊墊之關係的模式性平面 所Γ2係表示本發明之實施形態1之半導體袭置之製造中 用之引線框之一部的模式性平面圖。 圖13係放大圖12之_部之模式性平面圖。 圖14係表示於本發明& φ ^ 月之果施形恶1之半導體裝置之掣迕 中，知晶粒步驟之槿々& ★， 表k / % <候式性剖面圖（(a)係第 ⑻係第2焊晶粒步驟）。 弟 > 日日粒步驟， 圖15係表不於本胡^日日 + 天月之貫施形您1之半導體裝置之製造 96952.doc -31 - 200529408 中’接合線步驟之模式性剖面圖(⑷係第1接合線步驟， (b)係第2接合線步驟）。 圖16係表示於本發明之實施形態1之半導體裝置之製造 成51 v驟中，於成形鑄模決定引線框之位置之狀態的 杈式性剖面圖（沿x方向之剖面圖）。 圖17係表示於本發明之實施形態1之半導體裝置之製造 、成！^驟中，於成形鑄模決定引線框之位置之狀態的 杈式性剖面圖（沿y方向之剖面圖）。 圖18係表示於本發明之實施形態1之半導體裝置之製造 中之成型步驟中，於成形鑄模之模穴中注入有樹脂之狀態 (形成有樹脂封裝體之狀態）的模式性剖面圖。 、圖'9係表示本發明之實施形態2之半導體裝置之内部構 造之模式性平面圖（上視圖）。 圖2〇係表示本發明之實施形態2之半導體裝置之内部構 造之模式性底面圖（下視圖）。 、圖21係表示本發明者討論之半導體裝置之内部構造的模 【主要元件符號說明】 1，la 半導體裝置 2, 3 半導體晶片 4 電極（焊墊） 5 引線 6 晶粒焊墊（晶片支持體） 7a，7b 接合線 96952.doc •32- 200529408 8 樹脂封裝體 9 接著材 10 重合區域（重疊區域） 11 框架本體 12 製品形成區域 13 懸吊引線（支持引線） 13 連接桿（堵住桿） 20, 21，22, 23 台 25 成形鑄模 25a 上型 25b 下型 26 模穴 LF 引線框 96952.doc -33-

Claims (1)

  1. 200529408 十、申請專利範圍： 1 · 一種半導體裝置，其特徵在於具有： 第1以及第2半導體晶片，其具有位於互為相反側之第 1以及第2面，以及配置於上述第j面之複數個電極； 複數個第1引線，其分別具有内部以及外部，且上述 各内部經由複數個第丨接合線分別電性連接於上述第1半 導體晶片之複數個電極； 複數個第2引線，其分別具有内部以及外部，且上述 各内部經由複數個第2接合線分別電性連接於上述第2半 導體晶片之複數個電極； 晶粒焊墊，其具有位於互為相反側之第1以及第2面： 且上述第1半導體晶片之第丨面黏接於上述第丨面，上左 第2半導體晶片之第丨面黏接於上述第2面；及 樹脂封裝體，其封裝上述^以及第2半導體晶片、j 述複數個第1以及第2引線之内部、上述複數個第 第2接合線、以及上述晶粒焊墊，· 上述第1以及第2引線之内部、以及上述晶粒桿塾於上 述樹脂封裝體之厚度方向配置成同樣高度。 2. 如請求項1之半導體裝置，其中上述第！以及第2引線之 内部之各厚度方向之中心位於上述晶粒谭墊之厚度内。 3. 如:求項1之半導體裝置，其中上述第1以及第2引線之 内相及上述晶粒料位於上述樹㈣裝體之厚度方向 之中心。 4.如 睛求項1之半導體裝置，其中上述第1以m引心 96952.doc 200529408 内部以及上述晶粒焊塾 坪蛩上述樹脂封裝體之 中心位於其各厚度内。 又方向之 5. 如請求項1之半導體裝置，1 ^ 具中進而含有與上述晶輪悝 墊一體形成之懸吊引線； 上述懸吊引線係於樹脂封裝體之厚度方向無彎曲 直延伸’且於上述樹脂封裝體之厚度方向，位於 第1以及第2引線之内部相同之高度。 ，、迷 6.如請求項1之半導體裝置，其中上述第！接合線之環高度 於上述樹脂封裝體之厚度方向，低於上述第4導體曰 片之第2面之高度； 曰曰 上述第2接合線之環高度於上述樹脂封裝體之厚度方 向，低於上述第2半導體晶片之第2面。 又 7·:請求項1之半導體裝置’其中上述第i以及第2半導體 晶片具有位於互為相反側之第丨以及第2邊； 上述第1半導體晶片之複數個電極沿上述第1半導體晶 片之第1邊而配置； 上述第2半導體晶片之複數個電極沿上述第2半導體晶 片之第1邊而配置； 上述複數個第1引線配置於上述第丨半導體晶片之第丄 邊側； 上述複數個第2引線配置於上述第丨半導體晶片之第2 邊側； 上述第1以及第2半導體晶片以上述第丨半導體晶片之 第1邊以及上述第2半導體晶片之第2邊位於上述第1引線 96952.doc 200529408 側之方式對向各自之幻面，並且以上述第ι半導體晶片 之複數個電極比上述第2半導體晶片之第2邊更位於外 侧，上述第2半導體晶片之複數個電極比上述第丄半導體 晶片之第2邊更位於外側之方式於錯開各自之位置之狀 態，黏接於上述晶粒焊墊。 8. 一種半導體裝置，其特徵在於具有： 第1以及第2半導體晶片，盆且古A 士人 丄 日日月其具有位於互為相反側之第 1以及第2面’以及配置f- ^ 1 .7". ^ . I罝瓦上述弟1面之複數個電極； 複數個第1引線，其分別具有内部以及外部，且上述 各内部經由複數個第旧合線分別電性連接於上述第時 導體晶片之複數個電極； 複數個第2引線，其分別具有内部以及外部，且上述 各内部經由複數個第2接合線分別電性連接於上述第巧 導體晶片之複數個電極； 晶粒焊塾，其具有位於互為相反側之第工以及第2面， 且上述第1半導體晶片之第1面黏接於上述第1面，上述 第2半導體晶片之第丨面黏接於上述第2面；及 樹脂封裝體，其封裝上述第丨以及第2半導體晶片、上 述複數個第i以及第2引線之内部、上述複㈣曰曰第ι以及 第2接合線、以及上述晶粒焊墊； 上述晶粒焊墊係大於上述第丨半導體晶片與上述第二半 導體晶片重疊之重合區域之外形尺寸。 9.如請求項8之半導體裝置，其中上述第丨以及第2半導體 晶片具有位於互為相反侧之第丨以及第2邊； 96952.doc 200529408 上述第1半導體晶片之複數個電極沿上述第1半導體晶 片之第1邊而配置； 上述第2半導體晶片之複數個電極沿上述第2半導體晶 片之第1邊而配置； 上述複數個第1引線配置於上述第i半導體晶片之第J 邊側； 上述複數個第2引線配置於上述第丨半導體晶片之第2 邊側； 上述第1以及第2半導體晶片以上述第1半導體晶片之 第1邊以及上述第2半導體晶片之第2邊位於上述第丨引線 側之方式對向各自之約面’並且以上述第i半導體晶片 之複數個電極比上述第2半導體晶片之第2邊更位於外 側’上述第2半導體晶片之複數個電極比上述第】半導體 晶片之第2邊更位於外側之方式於錯開各自之位置之狀 態，黏接於上述晶粒烊墊。 ίο 一種半導體裝置，其特徵在於具有： 第1以及第2半導體晶片，苴且 卜 ，、/、有位於互為相反側之第 1以及第2面，以及配置於上述 、 工钆弟1面之複數個電極； 複數個第1引線，其分別 、另Μ °卩以及外部，且上述 各内部經由複數個第丨接合線 道触s u — 刀⑺笔性連接於上述第1半 導體日日片之複數個電極； 刀別昇有内部以及外部，且上 各内部經由複數個第2接合線分別電性連接於上 導體晶片之複數個電極； 、 斗 96952.doc 200529408 晶粒焊墊，其具有位於互為相反側之第丨以及第2面， 且上述第1半導體晶片之第1面黏接於上述第丨面，上述 弟2半導體晶片之第1面黏接於上述第2面·及 樹脂封裝體，其封裝上述第1以及第2半導體晶片、上 述複數個第1以及第2引線之内部、上述複數個第丨以及 弟2接合線、以及上述晶粒焊塾； 上述第1以及第2引線之内部、以及上述晶粒焊墊於上 述樹脂封裝體之厚度方向配置於同樣高度； 上述晶粒焊墊係大於上述第丨半導體晶片與上述第二半 導體晶片重疊之重合區域之外形尺寸。 11 •如請求項10之半導體裝置，其中上述第丨以及第2半導體 晶片具有位於互為相反側之第1以及第2邊； 上述第1半導體晶片之複數個電極沿上述第1半導體晶 片之第1邊而配置； 上述第2半導體晶片之複數個電極沿上述第2半導體晶 片之第1邊而配置； 上述複數個第1引線配置於上述第丨半導體晶片之第工 邊側； 上述複數個第2引線配置於上述第丨半導體晶片之第2 邊側； 上述第丨以及第2半導體晶片以上述第〗半導體晶片之 第1邊以及上述第2半導體晶片之第2邊位於上述第丨引線 側之方式對向各自之第丨面，並且以上述第丨半導體晶片 之複數個電極比上述第2半導體晶片更位於第2邊之外 96952.doc 200529408 側上述第2半導體晶片之複數個電極比上述第丨半導體 晶片之第2邊更位於外側之方式於錯開各自之位置之狀 態，黏接於上述晶粒焊墊。 12· —種半導體裝置之製造方法，其特徵在於含有： 準備引線框，其包含具有位於互為相反側之第1面以 及第2面以及位於互為相反側之第丨以及第2邊之晶粒焊 墊，配置於上述晶粒焊墊之第丨邊側之複數個第丨引線， 以及配置於上述晶粒焊墊之第2邊側之複數個第2引線， 上述複數個第1與第2引線以及上述晶粒焊墊於其等之厚 度方向位於同樣高度，並且準備具有位於互為相反側之 第1以及第2面以及配置於上述第丨面之複數個電極之第i 以及第2半導體晶片之步驟； 於上述晶粒焊墊之第丨面黏接上述第丨半導體晶片之第 1面之步驟； 於上述晶粒焊墊之第2面黏接上述第2半導體晶片之第 1面之步驟； 以複數個第1接合線電性連接上述第丨半導體晶片之複 數個電極與上述複數個第丨引線之各自之内部的步驟，· 以複數個第2接合線電性連接上述第2半導體晶片之複 數個電極與上述複數個第2引線之各自之内部之步驟；及 樹脂封裝上述第丨以及第2半導體晶片、上述複數個第 1以及第2引線之各自之内部、以及上述複數個第i以及 第2接合線之步驟。 13.如請求項12之半導體裝置之製造方法，其中上述第^以 96952.doc 200529408 及第2半導體晶片具有位於互為相反側之第丨以及第2 邊； 上述第1半導體晶片之複數個電極沿上述第〗半導體晶 片之第1邊而配置； 上述第2半導體晶片之複數個電極沿上述第2半導體晶 片之苐1邊而配置； 上述第丨以及第2半導體晶片以上述第丨半導體晶片之 第1邊以及上述第2半導體晶片之第2邊位於上述第ι引線 側之方式對向各自之第！面，並且以上述第1半導體晶片 之複數個電極比上述第2半導體晶片之第2邊更位於外 側，上述第2半導體晶片之複數個電極比上述第丨半導體 晶片之第2邊更位於外側之方式於錯開各自之位置之狀 態’黏接於上述晶粒焊墊。 96952.doc
TW93133221A 2003-11-20 2004-11-01 Semiconductor device and its manufacturing method TW200529408A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390029A JP2005150647A (ja) 2003-11-20 2003-11-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW200529408A true TW200529408A (en) 2005-09-01

Family

ID=34587426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93133221A TW200529408A (en) 2003-11-20 2004-11-01 Semiconductor device and its manufacturing method

Country Status (4)

Country Link
US (1) US20050110127A1 (zh)
JP (1) JP2005150647A (zh)
KR (1) KR20050049346A (zh)
TW (1) TW200529408A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
KR100844630B1 (ko) * 2006-03-29 2008-07-07 산요덴키가부시키가이샤 반도체 장치
US9202776B2 (en) * 2006-06-01 2015-12-01 Stats Chippac Ltd. Stackable multi-chip package system
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
KR100881198B1 (ko) * 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
KR101557273B1 (ko) 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
JP2014036179A (ja) * 2012-08-10 2014-02-24 Ps4 Luxco S A R L 半導体装置
JP6110769B2 (ja) * 2013-09-25 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5856274B2 (ja) * 2014-11-06 2016-02-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP2018049942A (ja) * 2016-09-21 2018-03-29 アイシン精機株式会社 変位センサ
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
JP7192688B2 (ja) 2019-07-16 2022-12-20 Tdk株式会社 電子部品パッケージ
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US20050110127A1 (en) 2005-05-26
JP2005150647A (ja) 2005-06-09
KR20050049346A (ko) 2005-05-25

Similar Documents

Publication Publication Date Title
TW200529408A (en) Semiconductor device and its manufacturing method
TW527673B (en) Semiconductor device and its manufacturing method
TWI305410B (en) Multi-chip package structure
US8796074B2 (en) Method of manufacturing semiconductor device
JP4097403B2 (ja) 半導体装置
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
US20020109216A1 (en) Integrated electronic device and integration method
TW201007924A (en) Chip package structure
CN103295922B (zh) 半导体器件的制造方法和半导体器件
CN107946254A (zh) 集成散热结构的硅基扇出型封装及晶圆级封装方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
US20220013471A1 (en) Ic package
CN104810360A (zh) 电源模块封装以及制造电源模块封装的方法
TWI236126B (en) Integrated circuit package for semiconductor devices with improved electric resistance and inductance
TW201921518A (zh) 半導體裝置之製造方法及半導體裝置
JPH03268351A (ja) 半導体装置
CN205723498U (zh) 多芯片的系统级晶圆级封装结构
TW201019457A (en) Multi-chips package and manufacturing method thereof
JPH0384958A (ja) マルチチップパッケージの製造方法
TW201308548A (zh) 小基板多晶片記憶體封裝構造
TW200805603A (en) Chip package and manufacturing method threrof
JP2824175B2 (ja) 半導体装置及びその製造方法
TWI307546B (en) Semiconductor package and fabrication method thereof
JP3686267B2 (ja) 半導体装置の製造方法
TW200537658A (en) Semiconductor package