JP2005286126A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005286126A5 JP2005286126A5 JP2004098440A JP2004098440A JP2005286126A5 JP 2005286126 A5 JP2005286126 A5 JP 2005286126A5 JP 2004098440 A JP2004098440 A JP 2004098440A JP 2004098440 A JP2004098440 A JP 2004098440A JP 2005286126 A5 JP2005286126 A5 JP 2005286126A5
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- main surface
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (9)
- 一対の第1辺と、前記第1辺と交差する方向に延在する一対の第2辺とを有する四角形の平面形状から成り、前記第1辺に沿って設けられた複数のフリップチップ用電極、前記第2辺に沿って設けられた複数のワイヤ接続用電極、および前記複数のフリップチップ用電極と前記複数のワイヤ接続用電極とをそれぞれ電気的に接続する複数の共通配線が形成された主面と、前記主面と反対側の裏面とを有する配線基板と、
一対の第1チップ辺と、前記第1チップ辺と交差する方向に延在する一対の第2チップ辺とを有する四角形の平面形状から成り、複数の第1パッドが前記第1チップ辺に沿って形成された第1チップ主面と、前記第1チップ主面と反対側の第1チップ裏面とを有し、前記第1チップ主面が前記配線基板の主面と対向し、かつ前記第1チップ辺が前記配線基板の第1辺と並ぶように前記配線基板の主面上に搭載された第1半導体チップと、
前記第1半導体チップと同種であり、一対の第3チップ辺と、前記第3チップ辺と交差する方向に延在する一対の第4チップ辺とを有する四角形の平面形状から成り、複数の第2パッドが前記第3チップ辺に沿って形成された第2チップ主面と、前記第2チップ主面と反対側の第2チップ裏面とを有し、前記第2チップ裏面が前記第1半導体チップの第1裏面と対向し、前記第3チップ辺が前記配線基板の第2辺と並ぶように前記第1半導体チップ上に搭載された第2半導体チップと、
前記第1半導体チップの複数の第1パッドと前記配線基板の複数のフリップチップ用電極とをそれぞれ電気的に接続する複数のバンプと、
前記第2半導体チップの複数の第2パッドと前記配線基板の複数のワイヤ接続用電極とをそれぞれ電気的に接続する複数のワイヤと、
前記第1半導体チップ、前記第2半導体チップ、および前記複数のワイヤを封止する封止体と、
前記配線基板の裏面に設けられた複数の外部端子とを含むことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記第2半導体チップのサイズは、前記第1半導体チップのサイズと同じであることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第1半導体チップおよび第2半導体チップは、それぞれメモリ回路を有していることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、四角形の平面形状から成り、複数の第3パッドが各辺に沿って形成された第3チップ主面と、前記第3チップ主面と反対側の第3チップ裏面とを有し、前記第3チップ裏面が前記第2半導体チップの第2チップ主面と対向するように前記第2半導体チップの第2チップ主面上に搭載された第3半導体チップを含むことを特徴とする半導体装置。
- 請求項4記載の半導体装置において、前記第3半導体チップのサイズは、前記第1半導体チップおよび前記第2半導体チップのそれぞれのサイズよりも小さいことを特徴とする半導体装置。
- 請求項4記載の半導体装置において、前記第3半導体チップは、演算処理機能を有していることを特徴とする半導体装置。
- 請求項4記載の半導体装置において、前記第3半導体チップの複数の第3パッドは、前記配線基板の各辺に沿って設けられた複数の第3半導体チップ用電極と複数のワイヤを介してそれぞれ電気的に接続されていることを特徴とする半導体装置。
- 請求項7記載の半導体装置において、前記配線基板の複数の第3半導体チップ用電極は、前記複数のフリップチップ用電極および前記複数のワイヤ接続用電極のそれぞれよりも前記配線基板の各辺に近い位置に設けられていることを特徴とする半導体装置。
- 請求項7記載の半導体装置において、前記第3半導体チップ用電極は、前記フリップチップ用電極および前記ワイヤ接続用電極のそれぞれと前記共通配線を介して電気的に接続されていることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004098440A JP4538830B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体装置 |
US11/049,993 US7355272B2 (en) | 2004-03-30 | 2005-02-04 | Semiconductor device with stacked semiconductor chips of the same type |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004098440A JP4538830B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005286126A JP2005286126A (ja) | 2005-10-13 |
JP2005286126A5 true JP2005286126A5 (ja) | 2007-05-24 |
JP4538830B2 JP4538830B2 (ja) | 2010-09-08 |
Family
ID=35095439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004098440A Expired - Fee Related JP4538830B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7355272B2 (ja) |
JP (1) | JP4538830B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004179442A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | マルチチップモジュール |
JP2007142128A (ja) * | 2005-11-18 | 2007-06-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4900661B2 (ja) * | 2006-02-22 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
JP2008166430A (ja) | 2006-12-27 | 2008-07-17 | Toshiba Microelectronics Corp | 半導体装置 |
US7812435B2 (en) * | 2007-08-31 | 2010-10-12 | Stats Chippac Ltd. | Integrated circuit package-in-package system with side-by-side and offset stacking |
US7872340B2 (en) * | 2007-08-31 | 2011-01-18 | Stats Chippac Ltd. | Integrated circuit package system employing an offset stacked configuration |
JP5183186B2 (ja) * | 2007-12-14 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8067828B2 (en) * | 2008-03-11 | 2011-11-29 | Stats Chippac Ltd. | System for solder ball inner stacking module connection |
JP2011249582A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置 |
US8697457B1 (en) | 2011-06-22 | 2014-04-15 | Bae Systems Information And Electronic Systems Integration Inc. | Devices and methods for stacking individually tested devices to form multi-chip electronic modules |
KR20130019290A (ko) * | 2011-08-16 | 2013-02-26 | 삼성전자주식회사 | 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드 |
CN103681639B (zh) * | 2012-09-25 | 2017-02-08 | 格科微电子(上海)有限公司 | 系统级封装结构及其封装方法 |
TWI747308B (zh) * | 2019-06-14 | 2021-11-21 | 日商索尼半導體解決方案公司 | 半導體裝置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2670322B1 (fr) | 1990-12-05 | 1997-07-04 | Matra Espace | Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules |
JPH06177322A (ja) * | 1992-12-04 | 1994-06-24 | Matsushita Electric Ind Co Ltd | メモリ素子 |
JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
JPH11354713A (ja) * | 1998-06-05 | 1999-12-24 | Sony Corp | 半導体装置及び実装方法 |
JP2000164796A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | マルチチップモジュール |
JP3581086B2 (ja) * | 2000-09-07 | 2004-10-27 | 松下電器産業株式会社 | 半導体装置 |
JP3744825B2 (ja) * | 2000-09-08 | 2006-02-15 | セイコーエプソン株式会社 | 半導体装置 |
JP2002237566A (ja) * | 2001-02-09 | 2002-08-23 | Matsushita Electric Ind Co Ltd | 半導体装置の3次元実装構造体とその製造方法 |
JP2002280516A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体モジュール |
JP3839323B2 (ja) * | 2001-04-06 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
WO2002103793A1 (fr) * | 2001-06-07 | 2002-12-27 | Renesas Technology Corp. | Dispositif a semi-conducteurs et procede de fabrication associe |
JP4126891B2 (ja) * | 2001-08-03 | 2008-07-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6737750B1 (en) * | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
JP3558070B2 (ja) * | 2002-06-05 | 2004-08-25 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
TW556961U (en) * | 2002-12-31 | 2003-10-01 | Advanced Semiconductor Eng | Multi-chip stack flip-chip package |
TW588446B (en) * | 2003-03-21 | 2004-05-21 | Advanced Semiconductor Eng | Multi-chips stacked package |
JP4381779B2 (ja) * | 2003-11-17 | 2009-12-09 | 株式会社ルネサステクノロジ | マルチチップモジュール |
JP4260617B2 (ja) * | 2003-12-24 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US20050173807A1 (en) * | 2004-02-05 | 2005-08-11 | Jianbai Zhu | High density vertically stacked semiconductor device |
-
2004
- 2004-03-30 JP JP2004098440A patent/JP4538830B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-04 US US11/049,993 patent/US7355272B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203204B2 (en) | Stacked semiconductor package | |
TWI503947B (zh) | 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒 | |
JP2006093189A5 (ja) | ||
JP2008078367A5 (ja) | ||
JP2007149977A5 (ja) | ||
JP2010093109A5 (ja) | ||
JP2010109206A5 (ja) | ||
JP2012028429A5 (ja) | 半導体装置 | |
JP2014123736A5 (ja) | ||
JP2005286126A5 (ja) | ||
JP2002076057A5 (ja) | ||
JP2014512686A5 (ja) | ||
JP2009141169A5 (ja) | ||
JP2014187184A5 (ja) | ||
JP2011003715A5 (ja) | ||
JP5204503B2 (ja) | 双方向逆阻止バッテリスイッチ | |
JP2007235009A5 (ja) | ||
WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
JP2008091719A5 (ja) | ||
JP4538830B2 (ja) | 半導体装置 | |
JP2005150647A5 (ja) | ||
JP2011044654A5 (ja) | ||
JP2006013421A5 (ja) | ||
JP2007221045A (ja) | マルチチップ構造を採用した半導体装置 | |
JP2007324506A5 (ja) |