JP3558070B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3558070B2 JP3558070B2 JP2002163925A JP2002163925A JP3558070B2 JP 3558070 B2 JP3558070 B2 JP 3558070B2 JP 2002163925 A JP2002163925 A JP 2002163925A JP 2002163925 A JP2002163925 A JP 2002163925A JP 3558070 B2 JP3558070 B2 JP 3558070B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- chip
- lsi
- electrode
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のＬＳＩチップが配線基板上に積層して搭載された半導体装置に関するものであり、特に、突起電極を介したフリップチップ接続部を機械的ダメージから保護することにより電気的接続を確保する半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、信頼性の向上に対応するために複数のＬＳＩチップを１つのパッケージに内蔵した半導体装置が要望され、高機能、高密度を達成するための複数のＬＳＩチップを積層した半導体装置が注目されてきている。
【０００３】
以下、従来のＬＳＩチップを積層した半導体装置について説明する。
【０００４】
図６は、従来の半導体装置を示す断面図である。
【０００５】
図６に示すように、ＬＳＩチップ１と配線基板５とは突起電極３を介して電気的に接続され、ＬＳＩチップ１とＬＳＩチップ２とは回路形成されていない面どうしで接着剤により接着されている。また、ＬＳＩチップ２に形成された電極４と配線基板５に形成された配線とは、金属細線６によって電気的に接続されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、最近のＬＳＩチップの多ピン化傾向もあって、それぞれのＬＳＩチップに形成された電極が鉛直方向において同じ位置あるいは非常に近接された位置に配置されるために、ワイヤボンド時に発生する機械的ダメージによってフリップチップ接続部の電気的接続を破壊してしまう恐れを生じるようになった。
【０００７】
図６に示すように、突起電極３の位置およびＬＳＩチップ２に形成された電極４の位置を特に考慮することなく、２つのＬＳＩチップを積層すると、鉛直方向の直線７上に突起電極３と電極４とが配置される場合がある。
【０００８】
この場合、電極４上に金属細線６をワイヤボンド工法によって接続する際には、電極４に鉛直方向下向きに強い機械的ダメージが加わるので、この機械的ダメージが鉛直方向下向きに伝播し、ＬＳＩチップ１と配線基板５との突起電極３を介したフリップチップ接続部に達することになる。
【０００９】
一方、半導体装置の薄型化の要望に対応するために、ＬＳＩチップを３００［μｍ］以下に加工する必要があるが、ワイヤボンド時の大きな機械的ダメージを、薄厚のＬＳＩチップ１およびＬＳＩチップ２によって十分減衰させることは困難である。その結果、電極４におけるワイヤボンド時の機械的ダメージが十分に減衰することなく、フリップチップ接続部にまで伝播し、安定した電気的接続を確保できなくなるといった問題があった。
【００１０】
また、フリップチップ接続が、導電性接着剤や樹脂を用いた接続と比較して強度の大きい低融点金属を用いた接続であっても、突起電極近傍における接続部断面径が数十μｍ以下であるので、導電性接着剤や樹脂による接続または直接的な接続の場合と同様に、接続強度の飛躍的な向上は期待できず、ワイヤボンド時における機械的ダメージの影響を受けることになる。
【００１１】
このように、接続強度の向上が困難であるフリップチップ接続を有する半導体装置においては、突起電極近傍におけるフリップチップ接続部に作用するワイヤボンド時の機械的ダメージの低減が、信頼性の高い製品を実現するために必須である。
【００１２】
また、配線基板に対して１つのＬＳＩチップをフリップチップ接続し、さらに別の１つのＬＳＩチップを積層して搭載した半導体装置では、合計２つのＬＳＩチップが半導体装置に搭載された構成であるため、高機能、高密度を狙いとした３つ以上のＬＳＩチップの組み合わせを必要とする場合には対応できていなかった。
【００１３】
本発明は前記課題を解決するもので、金属細線をワイヤボンド工法で接続する際の電極近傍における強い機械的ダメージによるフリップチップ接続部の劣化を防止し、電気的接続の信頼性を確保するとともに、３つ以上のＬＳＩチップを内蔵することもできる高機能、高密度の半導体装置を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、第１のＬＳＩチップと配線基板とが突起電極を介してフリップチップ接続され、前記第１のＬＳＩチップの回路形成されていない面と、第２のＬＳＩチップの回路形成されていない面とが接着され、前記第２のＬＳＩチップに形成された電極と前記配線基板に形成された配線とが金属細線で電気的に接続された半導体装置において、前記第１のＬＳＩチップに対向した前記配線基板の表面を水平方向として、前記突起電極と前記第２のＬＳＩチップに形成された電極とが鉛直方向において重なる領域がない位置にあり、前記第１のＬＳＩチップの少なくとも一辺と前記第２のＬＳＩチップの少なくとも一辺とは近接している。
【００１７】
このような半導体装置により、ワイヤボンド時の機械的ダメージがフリップチップ接続部に伝播することを抑制できるので、安定した高信頼性のフリップチップ接続を確保することができる。
【００１８】
また、導電性接着剤を用いたフリップチップ接続である。
【００１９】
このように、導電性接着剤を用いた場合は１００［℃］程度の低温で接合を行うことができるため、ＬＳＩチップまたは配線基板に熱応力が発生せず、そりなどの機械的不具合を抑制できる。
【００２０】
また、低融点金属を用いたフリップチップ接続である。
【００２１】
このように、低融点金属を用いた場合は、他の接合方法に比較して接合強度の大きい接合を実現できる。
【００２２】
また、突起電極と配線基板に形成された電極とが直接接続するフリップチップ接続である。
【００２３】
このように、突起電極と配線基板に形成された電極とが直接接続する場合は、ＬＳＩチップの電極が狭ピッチであっても、接合剤による電気的ショートを防止することができる。
また、前記第１のＬＳＩチップと前記第２のＬＳＩチップの厚みは３００μｍ以下である半導体装置である。
また、本発明の半導体装置の製造方法は、第１のＬＳＩチップを突起電極を介して配線基板に電気的に接続する第１の工程と、前記第１のＬＳＩチップと前記配線基板との間に封止樹脂を注入する第２の工程と、前記第１のＬＳＩチップの回路形成されていない面と第２のＬＳＩチップの回路形成されていない面とを接着する第３の工程と、前記第２のＬＳＩチップの電極と前記配線基板の配線とを金属細線により電気的に接続する第４の工程とからなる半導体装置の製造方法であって、前記第１のＬＳＩチップに対向した前記配線基板の表面を水平方向として、前記突起電極と前記第２のＬＳＩチップに形成された電極とが鉛直方向において重なる領域がない位置にあり、前記第１のＬＳＩチップの少なくとも一辺と前記第２のＬＳＩチップの少なくとも一辺とは近接し、上記第４の工程は上記第２の工程の後に行われる半導体装置の製造方法である。
【００２４】
【発明の実施の形態】
以下、本発明の半導体装置の一実施形態について図面を参照しながら説明する。なお、従来例で用いた符号は同一の構成要件を表示するものとする。
【００２５】
まず、本発明の第１の実施形態について説明する。
【００２６】
図１（ａ）は本実施形態の半導体装置の断面図であり、図１（ｂ）は本実施形態の半導体装置の上方からの透過図である。
【００２７】
図１（ａ）に示すように、ＬＳＩチップ１に形成された突起電極３は、配線基板５に形成された配線にフリップチップ接続されている。また、半導体集積回路が形成されたＬＳＩチップ８は、回路形成された面を上面として、ＬＳＩチップ１と回路形成されていない面どうしで接着されている。そして、ＬＳＩチップ８に形成された電極４と配線基板５に形成された配線とは、金属細線６によって電気的に接続されている。
【００２８】
次に図１（ｂ）に示すように、ＬＳＩチップ８の電極４とＬＳＩチップ１の電極に形成された突起電極３とは、鉛直方向において異なる位置に配置されているので、電極４に金属細線６をワイヤボンドした時に発生する機械的ダメージは、突起電極３を介したフリップチップ接続部に電気的接続の不具合を発生させる程度のものではない。
【００２９】
一般的に、突起電極およびワイヤボンドされる電極が形成されるための電極はＬＳＩチップの周囲に形成されるために、基板に搭載された上下それぞれのＬＳＩチップの辺が鉛直方向において近接する場合、突起電極とワイヤボンドされる電極とが鉛直方向において同じ位置に配置されやすい。しかしながら、本実施形態のように、基板に搭載された上下それぞれのＬＳＩチップの辺が鉛直方向において近接する複数のＬＳＩチップを積層する場合であっても、突起電極とワイヤボンドされる電極とが鉛直方向において異なる位置にあれば、ワイヤボンド時の機械的ダメージの伝播によるフリップチップ接続部の劣化を防止することができる。
【００３０】
具体的には、突起電極３と電極４とを鉛直方向において異なる位置に配置する方法として、それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法と、ＬＳＩチップ１に対するＬＳＩチップ８の搭載位置を調整する方法とがある。それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法としては、例えば、それぞれのＬＳＩチップどうしの鉛直方向における中心を合わせた状態で、それぞれのＬＳＩチップに形成された電極が、鉛直方向において重なる領域がない位置にそれぞれの電極を設計してもよく、この場合、突起電極３の位置およびワイヤボンドされる位置が、それぞれの電極内でバラツキを生じても、突起電極３とワイヤボンドされる位置は鉛直方向において異なる位置に配置される。
【００３１】
また、鉛直方向において突起電極３を結んで囲まれる多角形の内側にＬＳＩチップ８に形成された電極４が配置されるように設計してもよく、この場合、突起電極３が形成される位置にバラツキが生じても、ＬＳＩチップ８に形成された電極４と突起電極３とが、鉛直方向において異なる位置に配置される。
【００３２】
また図１では、ＬＳＩチップ１と配線基板５とが突起電極３を介して電気的に接続されるとともに、ＬＳＩチップ１と配線基板５との間に注入された封止樹脂によって封止され、フリップチップ接続されたＬＳＩチップ１に対して別のＬＳＩチップ８を積層して接着し、ＬＳＩチップ８に形成された電極４と配線基板５に形成された配線とを金属細線６により電気的に接続した状態を示したが、さらに、積層した２つのＬＳＩチップおよび金属細線６を含む領域を封止樹脂によって封止することにより、外的な機械的ダメージからの保護および各接続部に対する経時的な劣化の抑制を行うことが可能となる。
【００３３】
また、配線基板５の裏面および側面には、外部基板と電気的に接続するために、ＬＳＩチップ１と電気的に接続するための配線および外部接続用電極が形成され、外部接続用電極にボールおよびピンが接続されていてもよい。また、ビアホールによって各配線層を電気的に接続した多層配線構造とすることで、狭ピッチの電極配置のＬＳＩチップに対応することが可能となり、外部基板に対する接続用の配線および電極の配置の自由度を向上させることもできる。
【００３４】
なお、ＬＳＩチップは、メモリーチップ、ロジックチップ等であり、特に機能を限定されるものではない。
【００３５】
次に、配線基板に搭載された複数のＬＳＩチップの形状およびサイズの大小関係について説明する。
【００３６】
図２は、配線基板（図示せず）に搭載された２つのＬＳＩチップを、配線基板の反対側から突起電極を透視して表示した平面図である。図２（ａ）〜図２（ｄ）はそれぞれ、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが、４辺、３辺にまたがる部分、２辺の一部および１辺の一部で鉛直方向において近接する場合の平面図である。
【００３７】
まず図２（ａ）に示すように、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが、それぞれのＬＳＩチップの４辺近傍において近接する場合、４辺に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００３８】
また図２（ｂ）に示すように、３辺にまたがる部分において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合、３辺にまたがる部分に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００３９】
また図２（ｃ）に示すように、２辺の一部において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合、２辺の一部に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００４０】
なお、図２（ｃ）では対向する２辺の一部において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合を示したが、それぞれのＬＳＩチップの任意の１つの角部を含む隣り合う２辺において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合でも、同様に電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００４１】
また図２（ｄ）に示すように、１辺の一部においてＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合、１辺の一部に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００４２】
なお、本実施形態では、配線基板に対して２つのＬＳＩチップを搭載した場合について示したが、配線基板にフリップチップ接続した複数のＬＳＩチップにさらに別のＬＳＩチップを積層した場合や、配線基板にフリップチップ接続したＬＳＩチップにさらに別の複数のＬＳＩチップを積層した場合についても、前記のＬＳＩチップの形状および大小関係において、突起電極と上側のＬＳＩチップに形成された電極とを鉛直方向において異なる位置に配置することにより、ワイヤーボンド時のダメージが突起電極に伝播することを防止できる。
【００４３】
次に、ＬＳＩチップ８に形成された電極４とＬＳＩチップ１の電極に形成された突起電極３とが、鉛直方向において同じ位置に配置される場合と異なる位置に配置される場合とを比較して、ワイヤボンド時に発生する機械的ダメージの伝播の状態について説明する。
【００４４】
図３は、ワイヤボンド時のＬＳＩチップに付加される荷重の方向と大きさをベクトル成分を用いて示した２つのＬＳＩチップの断面方向からの拡大図である。以下、図３を用いて、本実施形態のワイヤボンド時の機械的ダメージの伝播メカニズムについて説明する。
【００４５】
図３に示すように、ＬＳＩチップに付加される荷重が突起電極に伝播するメカニズムとして、まず、電極４を基点として鉛直方向に対して３０°をなす方向に突起電極３ａが配置された状態を仮定する。なお、ワイヤボンド時の機械的ダメージの大きさは、ＬＳＩチップ８の電極４に作用する荷重として示している。
【００４６】
この場合、鉛直方向に作用するワイヤボンド時の電極４における鉛直下向きの荷重の大きさをＰとすると、鉛直方向と３０°をなす方向の分力としては（√３／２）Ｐと小さくなる。また、電極４からそれぞれの突起電極までの距離（伝播距離）は、鉛直方向において直下に配置された突起電極３ｂまでの距離をＬとすると、電極４から鉛直方向と３０°をなす方向に配置された突起電極３ａまでの距離は（２／√３）Ｌとなり、従来の（２／√３）倍と大きくなるので、突起電極３ａに伝播するワイヤボンド時の機械的ダメージは軽減する。したがって、突起電極３ａ近傍部のフリップチップ接続部は、伝播する荷重が小さくなり、電極４からの距離が大きくなることから、ワイヤボンド時の機械的ダメージは低減され、接続信頼性が向上する。
【００４７】
本実施形態では、特に突起電極３ａが電極４の鉛直真下に対して３０°の方向に位置する場合について説明したが、電極４を基点として、鉛直方向における真下の方向と突起電極３ａが位置する方向とがなす角度が３０°以外の角度における位置でも、突起電極３ａがＬＳＩチップ１の周辺部からはみ出す位置でなければ特に限定されるものではない。
【００４８】
次に、本発明の第２の実施形態について説明する。
【００４９】
図４は、本実施形態の半導体装置を示した断面図である。
【００５０】
図４に示すように、半導体集積回路が形成されたＬＳＩチップ１は、回路形成された面の電極に突起電極３が形成され、突起電極３を介し配線基板５に形成された配線に電気的にフリップチップ接続されている。
【００５１】
また、半導体集積回路が形成されたＬＳＩチップ９およびＬＳＩチップ１０は、回路形成された面を上面として、ＬＳＩチップ１と回路形成されていない面どうしで接着されている。ＬＳＩチップ９およびＬＳＩチップ１０の回路形成された面には、ワイヤボンド接続用の電極４が形成されており、電極４と配線基板５に形成された配線とが金属細線６によって電気的に接続されている。このとき、ＬＳＩチップ９およびＬＳＩチップ１０に形成された電極４と、ＬＳＩチップ１の電極に形成された突起電極３とが、鉛直方向において異なる位置に配置されなければならない。その方法として、第１の実施形態と同様に、それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法と、ＬＳＩチップ１に対するＬＳＩチップ９およびＬＳＩチップ１０の搭載位置を調整する方法とがある。
【００５２】
なお、本実施形態ではＬＳＩチップ９およびＬＳＩチップ１０の２つのＬＳＩチップをＬＳＩチップ１に搭載したが、３つ以上のＬＳＩチップをＬＳＩチップ１に搭載してもよい。
【００５３】
以上、配線基板にフリップチップ接続されたＬＳＩに対して複数のＬＳＩチップを搭載することにより、高機能、高密度の半導体装置の実現が可能となる。
【００５４】
次に、本発明の第３の実施形態について説明する。
【００５５】
図５は、配線基板とフリップチップ接続された複数のＬＳＩチップに対して１つのＬＳＩチップが搭載された半導体装置を示した断面図である。
【００５６】
図５に示すように、半導体集積回路が形成されたＬＳＩチップ１１およびＬＳＩチップ１２は、回路形成された面に突起電極３が形成され、突起電極３を介して配線基板５に形成された配線に、それぞれ電気的にフリップチップ接続されている。本実施形態では、半導体集積回路が形成されたＬＳＩチップ１３は、回路形成された面を上面として、ＬＳＩチップ１１およびＬＳＩチップ１２にまたがって半導体集積回路が形成されていない面が接着されているが、ＬＳＩチップ１３は片方のＬＳＩチップ１１上のみに接着してもよい。
【００５７】
また、ＬＳＩチップ１３の回路形成された面にはワイヤボンド接続用の電極４が形成されており、電極４と配線基板５に形成された配線とは、金属細線６によって電気的に接続されている。
【００５８】
このとき、ＬＳＩチップ１３に形成された電極４と、ＬＳＩチップ１１およびＬＳＩチップ１２の電極に形成された突起電極３とが、鉛直方向において異なる位置に配置されなければならない。その方法として、第１の実施形態および第２の実施形態と同様に、それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法と、ＬＳＩチップ１１およびＬＳＩチップ１２に対するＬＳＩチップ１３の搭載位置を調整する方法とがある。
【００５９】
なお、本実施形態ではＬＳＩチップ１１およびＬＳＩチップ１２の２つのＬＳＩチップに対してＬＳＩチップ１３を搭載したが、３つ以上のＬＳＩチップに対してＬＳＩチップ１３を搭載してもよい。
【００６０】
このように、配線基板にフリップチップ接続されたＬＳＩに対して複数のＬＳＩチップを搭載することにより、高機能、高密度の半導体装置の実現が可能となる。
【００６１】
また、フリップチップ接続部は、導電性接着剤を用いた樹脂によるフリップチップ接続または低融点金属によるフリップチップ接続または突起電極と配線基板に形成された配線とが直接接続するフリップチップ接続のいずれかのフリップチップ接続である。
【００６２】
すなわち、導電性接着剤を用いたフリップチップ接続の場合は、１００［℃］程度の低温で接合を行うことができるため、ＬＳＩチップまたは配線基板に熱応力が発生せず、そりなどの機械的不具合を抑制できる。
【００６３】
また、低融点金属を用いたフリップチップ接続の場合は、他の接合方法に比較して接合強度の大きい接合を実現できる。
【００６４】
また、突起電極と配線基板に形成された電極とが直接接続するフリップチップ接続の場合は、ＬＳＩチップの電極が狭ピッチであっても、接合剤による電気的ショートを防止することができる。
【００６５】
以上、本実施形態で示した半導体装置は、ＬＳＩチップと配線基板とを突起電極を介してフリップチップ接続するとともに、ＬＳＩチップと配線基板との間に充填した封止樹脂により封止し、配線基板にフリップチップ接続したＬＳＩチップに別のＬＳＩチップを接着し、上側のＬＳＩチップに形成された電極と配線基板に形成された配線とを金属細線により電気的に接続し、さらに、積層した複数のＬＳＩチップおよび金属細線を含む領域を封止樹脂によって封止した半導体装置であり、突起電極と上側のＬＳＩチップに形成された電極とは鉛直方向において異なる位置に配置されることにより、突起電極に対する上側のＬＳＩチップに形成された電極におけるワイヤボンド時の機械的ダメージの影響を低減することが可能となる。
【００６６】
また、配線基板にフリップチップ接続したＬＳＩチップに対して複数のＬＳＩチップを積層するか、または配線基板にフリップチップ接続した複数のＬＳＩチップにさらに別のＬＳＩチップを積層することで、３つ以上のＬＳＩチップを半導体装置に搭載することも可能となる。
【００６７】
【発明の効果】
以上、本発明の半導体装置により、突起電極と上側のＬＳＩチップに形成された電極とが鉛直方向において異なる位置に配置されるように、それぞれのＬＳＩチップに形成された電極の位置を考慮して設計するか、または、配線基板にフリップチップ接続されたＬＳＩチップの上面に搭載するＬＳＩチップの搭載位置を調整することで、ワイヤボンドによる機械的ダメージが突起電極に伝播することを抑制し、安定したフリップチップ接続部の接続信頼性を確保することができる。
【００６８】
また、配線基板にフリップチップ接続したＬＳＩチップに複数のＬＳＩチップを搭載したり、配線基板にフリップチップ接続した複数のＬＳＩチップにさらにＬＳＩチップを搭載することにより、３つ以上のＬＳＩチップが搭載された半導体装置の実現が可能となり、高機能、高密度の半導体装置を実現することができる。
【００６９】
また、フリップチップ接続部として、導電性接着剤を用いた樹脂によるフリップチップ接続または低融点金属によるフリップチップ接続または突起電極と配線基板に形成された配線とが直接接続するフリップチップ接続のいずれかを用いることにより、配線基板のそり防止、接合強度の向上、電気的ショートの防止を達成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置を示す平面図
【図３】本発明の一実施形態のワイヤボンド時の荷重の大きさと方向をベクトル成分で示す図
【図４】本発明の一実施形態の半導体装置を示す断面図
【図５】本発明の一実施形態の半導体装置を示す断面図
【図６】従来の半導体装置を示す断面図
【符号の説明】
１ ＬＳＩチップ
２ ＬＳＩチップ
３，３ａ，３ｂ 突起電極
４ 電極
５ 配線基板
６ 金属細線
７ 直線
８ ＬＳＩチップ
９ ＬＳＩチップ
１０ ＬＳＩチップ
１１ ＬＳＩチップ
１２ ＬＳＩチップ
１３ ＬＳＩチップ
【発明の属する技術分野】
本発明は、複数のＬＳＩチップが配線基板上に積層して搭載された半導体装置に関するものであり、特に、突起電極を介したフリップチップ接続部を機械的ダメージから保護することにより電気的接続を確保する半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、信頼性の向上に対応するために複数のＬＳＩチップを１つのパッケージに内蔵した半導体装置が要望され、高機能、高密度を達成するための複数のＬＳＩチップを積層した半導体装置が注目されてきている。
【０００３】
以下、従来のＬＳＩチップを積層した半導体装置について説明する。
【０００４】
図６は、従来の半導体装置を示す断面図である。
【０００５】
図６に示すように、ＬＳＩチップ１と配線基板５とは突起電極３を介して電気的に接続され、ＬＳＩチップ１とＬＳＩチップ２とは回路形成されていない面どうしで接着剤により接着されている。また、ＬＳＩチップ２に形成された電極４と配線基板５に形成された配線とは、金属細線６によって電気的に接続されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、最近のＬＳＩチップの多ピン化傾向もあって、それぞれのＬＳＩチップに形成された電極が鉛直方向において同じ位置あるいは非常に近接された位置に配置されるために、ワイヤボンド時に発生する機械的ダメージによってフリップチップ接続部の電気的接続を破壊してしまう恐れを生じるようになった。
【０００７】
図６に示すように、突起電極３の位置およびＬＳＩチップ２に形成された電極４の位置を特に考慮することなく、２つのＬＳＩチップを積層すると、鉛直方向の直線７上に突起電極３と電極４とが配置される場合がある。
【０００８】
この場合、電極４上に金属細線６をワイヤボンド工法によって接続する際には、電極４に鉛直方向下向きに強い機械的ダメージが加わるので、この機械的ダメージが鉛直方向下向きに伝播し、ＬＳＩチップ１と配線基板５との突起電極３を介したフリップチップ接続部に達することになる。
【０００９】
一方、半導体装置の薄型化の要望に対応するために、ＬＳＩチップを３００［μｍ］以下に加工する必要があるが、ワイヤボンド時の大きな機械的ダメージを、薄厚のＬＳＩチップ１およびＬＳＩチップ２によって十分減衰させることは困難である。その結果、電極４におけるワイヤボンド時の機械的ダメージが十分に減衰することなく、フリップチップ接続部にまで伝播し、安定した電気的接続を確保できなくなるといった問題があった。
【００１０】
また、フリップチップ接続が、導電性接着剤や樹脂を用いた接続と比較して強度の大きい低融点金属を用いた接続であっても、突起電極近傍における接続部断面径が数十μｍ以下であるので、導電性接着剤や樹脂による接続または直接的な接続の場合と同様に、接続強度の飛躍的な向上は期待できず、ワイヤボンド時における機械的ダメージの影響を受けることになる。
【００１１】
このように、接続強度の向上が困難であるフリップチップ接続を有する半導体装置においては、突起電極近傍におけるフリップチップ接続部に作用するワイヤボンド時の機械的ダメージの低減が、信頼性の高い製品を実現するために必須である。
【００１２】
また、配線基板に対して１つのＬＳＩチップをフリップチップ接続し、さらに別の１つのＬＳＩチップを積層して搭載した半導体装置では、合計２つのＬＳＩチップが半導体装置に搭載された構成であるため、高機能、高密度を狙いとした３つ以上のＬＳＩチップの組み合わせを必要とする場合には対応できていなかった。
【００１３】
本発明は前記課題を解決するもので、金属細線をワイヤボンド工法で接続する際の電極近傍における強い機械的ダメージによるフリップチップ接続部の劣化を防止し、電気的接続の信頼性を確保するとともに、３つ以上のＬＳＩチップを内蔵することもできる高機能、高密度の半導体装置を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、第１のＬＳＩチップと配線基板とが突起電極を介してフリップチップ接続され、前記第１のＬＳＩチップの回路形成されていない面と、第２のＬＳＩチップの回路形成されていない面とが接着され、前記第２のＬＳＩチップに形成された電極と前記配線基板に形成された配線とが金属細線で電気的に接続された半導体装置において、前記第１のＬＳＩチップに対向した前記配線基板の表面を水平方向として、前記突起電極と前記第２のＬＳＩチップに形成された電極とが鉛直方向において重なる領域がない位置にあり、前記第１のＬＳＩチップの少なくとも一辺と前記第２のＬＳＩチップの少なくとも一辺とは近接している。
【００１７】
このような半導体装置により、ワイヤボンド時の機械的ダメージがフリップチップ接続部に伝播することを抑制できるので、安定した高信頼性のフリップチップ接続を確保することができる。
【００１８】
また、導電性接着剤を用いたフリップチップ接続である。
【００１９】
このように、導電性接着剤を用いた場合は１００［℃］程度の低温で接合を行うことができるため、ＬＳＩチップまたは配線基板に熱応力が発生せず、そりなどの機械的不具合を抑制できる。
【００２０】
また、低融点金属を用いたフリップチップ接続である。
【００２１】
このように、低融点金属を用いた場合は、他の接合方法に比較して接合強度の大きい接合を実現できる。
【００２２】
また、突起電極と配線基板に形成された電極とが直接接続するフリップチップ接続である。
【００２３】
このように、突起電極と配線基板に形成された電極とが直接接続する場合は、ＬＳＩチップの電極が狭ピッチであっても、接合剤による電気的ショートを防止することができる。
また、前記第１のＬＳＩチップと前記第２のＬＳＩチップの厚みは３００μｍ以下である半導体装置である。
また、本発明の半導体装置の製造方法は、第１のＬＳＩチップを突起電極を介して配線基板に電気的に接続する第１の工程と、前記第１のＬＳＩチップと前記配線基板との間に封止樹脂を注入する第２の工程と、前記第１のＬＳＩチップの回路形成されていない面と第２のＬＳＩチップの回路形成されていない面とを接着する第３の工程と、前記第２のＬＳＩチップの電極と前記配線基板の配線とを金属細線により電気的に接続する第４の工程とからなる半導体装置の製造方法であって、前記第１のＬＳＩチップに対向した前記配線基板の表面を水平方向として、前記突起電極と前記第２のＬＳＩチップに形成された電極とが鉛直方向において重なる領域がない位置にあり、前記第１のＬＳＩチップの少なくとも一辺と前記第２のＬＳＩチップの少なくとも一辺とは近接し、上記第４の工程は上記第２の工程の後に行われる半導体装置の製造方法である。
【００２４】
【発明の実施の形態】
以下、本発明の半導体装置の一実施形態について図面を参照しながら説明する。なお、従来例で用いた符号は同一の構成要件を表示するものとする。
【００２５】
まず、本発明の第１の実施形態について説明する。
【００２６】
図１（ａ）は本実施形態の半導体装置の断面図であり、図１（ｂ）は本実施形態の半導体装置の上方からの透過図である。
【００２７】
図１（ａ）に示すように、ＬＳＩチップ１に形成された突起電極３は、配線基板５に形成された配線にフリップチップ接続されている。また、半導体集積回路が形成されたＬＳＩチップ８は、回路形成された面を上面として、ＬＳＩチップ１と回路形成されていない面どうしで接着されている。そして、ＬＳＩチップ８に形成された電極４と配線基板５に形成された配線とは、金属細線６によって電気的に接続されている。
【００２８】
次に図１（ｂ）に示すように、ＬＳＩチップ８の電極４とＬＳＩチップ１の電極に形成された突起電極３とは、鉛直方向において異なる位置に配置されているので、電極４に金属細線６をワイヤボンドした時に発生する機械的ダメージは、突起電極３を介したフリップチップ接続部に電気的接続の不具合を発生させる程度のものではない。
【００２９】
一般的に、突起電極およびワイヤボンドされる電極が形成されるための電極はＬＳＩチップの周囲に形成されるために、基板に搭載された上下それぞれのＬＳＩチップの辺が鉛直方向において近接する場合、突起電極とワイヤボンドされる電極とが鉛直方向において同じ位置に配置されやすい。しかしながら、本実施形態のように、基板に搭載された上下それぞれのＬＳＩチップの辺が鉛直方向において近接する複数のＬＳＩチップを積層する場合であっても、突起電極とワイヤボンドされる電極とが鉛直方向において異なる位置にあれば、ワイヤボンド時の機械的ダメージの伝播によるフリップチップ接続部の劣化を防止することができる。
【００３０】
具体的には、突起電極３と電極４とを鉛直方向において異なる位置に配置する方法として、それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法と、ＬＳＩチップ１に対するＬＳＩチップ８の搭載位置を調整する方法とがある。それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法としては、例えば、それぞれのＬＳＩチップどうしの鉛直方向における中心を合わせた状態で、それぞれのＬＳＩチップに形成された電極が、鉛直方向において重なる領域がない位置にそれぞれの電極を設計してもよく、この場合、突起電極３の位置およびワイヤボンドされる位置が、それぞれの電極内でバラツキを生じても、突起電極３とワイヤボンドされる位置は鉛直方向において異なる位置に配置される。
【００３１】
また、鉛直方向において突起電極３を結んで囲まれる多角形の内側にＬＳＩチップ８に形成された電極４が配置されるように設計してもよく、この場合、突起電極３が形成される位置にバラツキが生じても、ＬＳＩチップ８に形成された電極４と突起電極３とが、鉛直方向において異なる位置に配置される。
【００３２】
また図１では、ＬＳＩチップ１と配線基板５とが突起電極３を介して電気的に接続されるとともに、ＬＳＩチップ１と配線基板５との間に注入された封止樹脂によって封止され、フリップチップ接続されたＬＳＩチップ１に対して別のＬＳＩチップ８を積層して接着し、ＬＳＩチップ８に形成された電極４と配線基板５に形成された配線とを金属細線６により電気的に接続した状態を示したが、さらに、積層した２つのＬＳＩチップおよび金属細線６を含む領域を封止樹脂によって封止することにより、外的な機械的ダメージからの保護および各接続部に対する経時的な劣化の抑制を行うことが可能となる。
【００３３】
また、配線基板５の裏面および側面には、外部基板と電気的に接続するために、ＬＳＩチップ１と電気的に接続するための配線および外部接続用電極が形成され、外部接続用電極にボールおよびピンが接続されていてもよい。また、ビアホールによって各配線層を電気的に接続した多層配線構造とすることで、狭ピッチの電極配置のＬＳＩチップに対応することが可能となり、外部基板に対する接続用の配線および電極の配置の自由度を向上させることもできる。
【００３４】
なお、ＬＳＩチップは、メモリーチップ、ロジックチップ等であり、特に機能を限定されるものではない。
【００３５】
次に、配線基板に搭載された複数のＬＳＩチップの形状およびサイズの大小関係について説明する。
【００３６】
図２は、配線基板（図示せず）に搭載された２つのＬＳＩチップを、配線基板の反対側から突起電極を透視して表示した平面図である。図２（ａ）〜図２（ｄ）はそれぞれ、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが、４辺、３辺にまたがる部分、２辺の一部および１辺の一部で鉛直方向において近接する場合の平面図である。
【００３７】
まず図２（ａ）に示すように、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが、それぞれのＬＳＩチップの４辺近傍において近接する場合、４辺に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００３８】
また図２（ｂ）に示すように、３辺にまたがる部分において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合、３辺にまたがる部分に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００３９】
また図２（ｃ）に示すように、２辺の一部において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合、２辺の一部に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００４０】
なお、図２（ｃ）では対向する２辺の一部において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合を示したが、それぞれのＬＳＩチップの任意の１つの角部を含む隣り合う２辺において、ＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合でも、同様に電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００４１】
また図２（ｄ）に示すように、１辺の一部においてＬＳＩチップ１に形成された突起電極３とＬＳＩチップ８に形成された電極４とが近接する場合、１辺の一部に配列する突起電極３と電極４とを鉛直方向において異なる位置に配置することにより、電極４に対するワイヤボンド時の機械的ダメージが突起電極３に伝播することを防止できる。
【００４２】
なお、本実施形態では、配線基板に対して２つのＬＳＩチップを搭載した場合について示したが、配線基板にフリップチップ接続した複数のＬＳＩチップにさらに別のＬＳＩチップを積層した場合や、配線基板にフリップチップ接続したＬＳＩチップにさらに別の複数のＬＳＩチップを積層した場合についても、前記のＬＳＩチップの形状および大小関係において、突起電極と上側のＬＳＩチップに形成された電極とを鉛直方向において異なる位置に配置することにより、ワイヤーボンド時のダメージが突起電極に伝播することを防止できる。
【００４３】
次に、ＬＳＩチップ８に形成された電極４とＬＳＩチップ１の電極に形成された突起電極３とが、鉛直方向において同じ位置に配置される場合と異なる位置に配置される場合とを比較して、ワイヤボンド時に発生する機械的ダメージの伝播の状態について説明する。
【００４４】
図３は、ワイヤボンド時のＬＳＩチップに付加される荷重の方向と大きさをベクトル成分を用いて示した２つのＬＳＩチップの断面方向からの拡大図である。以下、図３を用いて、本実施形態のワイヤボンド時の機械的ダメージの伝播メカニズムについて説明する。
【００４５】
図３に示すように、ＬＳＩチップに付加される荷重が突起電極に伝播するメカニズムとして、まず、電極４を基点として鉛直方向に対して３０°をなす方向に突起電極３ａが配置された状態を仮定する。なお、ワイヤボンド時の機械的ダメージの大きさは、ＬＳＩチップ８の電極４に作用する荷重として示している。
【００４６】
この場合、鉛直方向に作用するワイヤボンド時の電極４における鉛直下向きの荷重の大きさをＰとすると、鉛直方向と３０°をなす方向の分力としては（√３／２）Ｐと小さくなる。また、電極４からそれぞれの突起電極までの距離（伝播距離）は、鉛直方向において直下に配置された突起電極３ｂまでの距離をＬとすると、電極４から鉛直方向と３０°をなす方向に配置された突起電極３ａまでの距離は（２／√３）Ｌとなり、従来の（２／√３）倍と大きくなるので、突起電極３ａに伝播するワイヤボンド時の機械的ダメージは軽減する。したがって、突起電極３ａ近傍部のフリップチップ接続部は、伝播する荷重が小さくなり、電極４からの距離が大きくなることから、ワイヤボンド時の機械的ダメージは低減され、接続信頼性が向上する。
【００４７】
本実施形態では、特に突起電極３ａが電極４の鉛直真下に対して３０°の方向に位置する場合について説明したが、電極４を基点として、鉛直方向における真下の方向と突起電極３ａが位置する方向とがなす角度が３０°以外の角度における位置でも、突起電極３ａがＬＳＩチップ１の周辺部からはみ出す位置でなければ特に限定されるものではない。
【００４８】
次に、本発明の第２の実施形態について説明する。
【００４９】
図４は、本実施形態の半導体装置を示した断面図である。
【００５０】
図４に示すように、半導体集積回路が形成されたＬＳＩチップ１は、回路形成された面の電極に突起電極３が形成され、突起電極３を介し配線基板５に形成された配線に電気的にフリップチップ接続されている。
【００５１】
また、半導体集積回路が形成されたＬＳＩチップ９およびＬＳＩチップ１０は、回路形成された面を上面として、ＬＳＩチップ１と回路形成されていない面どうしで接着されている。ＬＳＩチップ９およびＬＳＩチップ１０の回路形成された面には、ワイヤボンド接続用の電極４が形成されており、電極４と配線基板５に形成された配線とが金属細線６によって電気的に接続されている。このとき、ＬＳＩチップ９およびＬＳＩチップ１０に形成された電極４と、ＬＳＩチップ１の電極に形成された突起電極３とが、鉛直方向において異なる位置に配置されなければならない。その方法として、第１の実施形態と同様に、それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法と、ＬＳＩチップ１に対するＬＳＩチップ９およびＬＳＩチップ１０の搭載位置を調整する方法とがある。
【００５２】
なお、本実施形態ではＬＳＩチップ９およびＬＳＩチップ１０の２つのＬＳＩチップをＬＳＩチップ１に搭載したが、３つ以上のＬＳＩチップをＬＳＩチップ１に搭載してもよい。
【００５３】
以上、配線基板にフリップチップ接続されたＬＳＩに対して複数のＬＳＩチップを搭載することにより、高機能、高密度の半導体装置の実現が可能となる。
【００５４】
次に、本発明の第３の実施形態について説明する。
【００５５】
図５は、配線基板とフリップチップ接続された複数のＬＳＩチップに対して１つのＬＳＩチップが搭載された半導体装置を示した断面図である。
【００５６】
図５に示すように、半導体集積回路が形成されたＬＳＩチップ１１およびＬＳＩチップ１２は、回路形成された面に突起電極３が形成され、突起電極３を介して配線基板５に形成された配線に、それぞれ電気的にフリップチップ接続されている。本実施形態では、半導体集積回路が形成されたＬＳＩチップ１３は、回路形成された面を上面として、ＬＳＩチップ１１およびＬＳＩチップ１２にまたがって半導体集積回路が形成されていない面が接着されているが、ＬＳＩチップ１３は片方のＬＳＩチップ１１上のみに接着してもよい。
【００５７】
また、ＬＳＩチップ１３の回路形成された面にはワイヤボンド接続用の電極４が形成されており、電極４と配線基板５に形成された配線とは、金属細線６によって電気的に接続されている。
【００５８】
このとき、ＬＳＩチップ１３に形成された電極４と、ＬＳＩチップ１１およびＬＳＩチップ１２の電極に形成された突起電極３とが、鉛直方向において異なる位置に配置されなければならない。その方法として、第１の実施形態および第２の実施形態と同様に、それぞれのＬＳＩチップに形成される電極の位置を考慮して設計する方法と、ＬＳＩチップ１１およびＬＳＩチップ１２に対するＬＳＩチップ１３の搭載位置を調整する方法とがある。
【００５９】
なお、本実施形態ではＬＳＩチップ１１およびＬＳＩチップ１２の２つのＬＳＩチップに対してＬＳＩチップ１３を搭載したが、３つ以上のＬＳＩチップに対してＬＳＩチップ１３を搭載してもよい。
【００６０】
このように、配線基板にフリップチップ接続されたＬＳＩに対して複数のＬＳＩチップを搭載することにより、高機能、高密度の半導体装置の実現が可能となる。
【００６１】
また、フリップチップ接続部は、導電性接着剤を用いた樹脂によるフリップチップ接続または低融点金属によるフリップチップ接続または突起電極と配線基板に形成された配線とが直接接続するフリップチップ接続のいずれかのフリップチップ接続である。
【００６２】
すなわち、導電性接着剤を用いたフリップチップ接続の場合は、１００［℃］程度の低温で接合を行うことができるため、ＬＳＩチップまたは配線基板に熱応力が発生せず、そりなどの機械的不具合を抑制できる。
【００６３】
また、低融点金属を用いたフリップチップ接続の場合は、他の接合方法に比較して接合強度の大きい接合を実現できる。
【００６４】
また、突起電極と配線基板に形成された電極とが直接接続するフリップチップ接続の場合は、ＬＳＩチップの電極が狭ピッチであっても、接合剤による電気的ショートを防止することができる。
【００６５】
以上、本実施形態で示した半導体装置は、ＬＳＩチップと配線基板とを突起電極を介してフリップチップ接続するとともに、ＬＳＩチップと配線基板との間に充填した封止樹脂により封止し、配線基板にフリップチップ接続したＬＳＩチップに別のＬＳＩチップを接着し、上側のＬＳＩチップに形成された電極と配線基板に形成された配線とを金属細線により電気的に接続し、さらに、積層した複数のＬＳＩチップおよび金属細線を含む領域を封止樹脂によって封止した半導体装置であり、突起電極と上側のＬＳＩチップに形成された電極とは鉛直方向において異なる位置に配置されることにより、突起電極に対する上側のＬＳＩチップに形成された電極におけるワイヤボンド時の機械的ダメージの影響を低減することが可能となる。
【００６６】
また、配線基板にフリップチップ接続したＬＳＩチップに対して複数のＬＳＩチップを積層するか、または配線基板にフリップチップ接続した複数のＬＳＩチップにさらに別のＬＳＩチップを積層することで、３つ以上のＬＳＩチップを半導体装置に搭載することも可能となる。
【００６７】
【発明の効果】
以上、本発明の半導体装置により、突起電極と上側のＬＳＩチップに形成された電極とが鉛直方向において異なる位置に配置されるように、それぞれのＬＳＩチップに形成された電極の位置を考慮して設計するか、または、配線基板にフリップチップ接続されたＬＳＩチップの上面に搭載するＬＳＩチップの搭載位置を調整することで、ワイヤボンドによる機械的ダメージが突起電極に伝播することを抑制し、安定したフリップチップ接続部の接続信頼性を確保することができる。
【００６８】
また、配線基板にフリップチップ接続したＬＳＩチップに複数のＬＳＩチップを搭載したり、配線基板にフリップチップ接続した複数のＬＳＩチップにさらにＬＳＩチップを搭載することにより、３つ以上のＬＳＩチップが搭載された半導体装置の実現が可能となり、高機能、高密度の半導体装置を実現することができる。
【００６９】
また、フリップチップ接続部として、導電性接着剤を用いた樹脂によるフリップチップ接続または低融点金属によるフリップチップ接続または突起電極と配線基板に形成された配線とが直接接続するフリップチップ接続のいずれかを用いることにより、配線基板のそり防止、接合強度の向上、電気的ショートの防止を達成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置を示す平面図
【図３】本発明の一実施形態のワイヤボンド時の荷重の大きさと方向をベクトル成分で示す図
【図４】本発明の一実施形態の半導体装置を示す断面図
【図５】本発明の一実施形態の半導体装置を示す断面図
【図６】従来の半導体装置を示す断面図
【符号の説明】
１ ＬＳＩチップ
２ ＬＳＩチップ
３，３ａ，３ｂ 突起電極
４ 電極
５ 配線基板
６ 金属細線
７ 直線
８ ＬＳＩチップ
９ ＬＳＩチップ
１０ ＬＳＩチップ
１１ ＬＳＩチップ
１２ ＬＳＩチップ
１３ ＬＳＩチップ
Claims (6)
- 第１のＬＳＩチップと配線基板とが突起電極を介してフリップチップ接続され、
前記第１のＬＳＩチップの回路形成されていない面と、第２のＬＳＩチップの回路形成されていない面とが接着され、
前記第２のＬＳＩチップに形成された電極と前記配線基板に形成された配線とが金属細線で電気的に接続された半導体装置において、
前記第１のＬＳＩチップに対向した前記配線基板の表面を水平方向として、前記突起電極と前記第２のＬＳＩチップに形成された電極とが鉛直方向において重なる領域がない位置にあり、
前記第１のＬＳＩチップの少なくとも一辺と前記第２のＬＳＩチップの少なくとも一辺とは近接していることを特徴とする半導体装置。 - 導電性接着剤を用いたフリップチップ接続であることを特徴とする請求項１に記載の半導体装置。
- 低融点金属を用いたフリップチップ接続であることを特徴とする請求項１または請求項２に記載の半導体装置。
- 突起電極と配線基板に形成された配線とが直接接続するフリップチップ接続であることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 第１のＬＳＩチップと第２のＬＳＩチップの厚みは３００μｍ以下であることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- 第１のＬＳＩチップを突起電極を介して配線基板に電気的に接続する第１の工程と、
前記第１のＬＳＩチップと前記配線基板との間に封止樹脂を注入する第２ の工程と、
前記第１のＬＳＩチップの回路形成されていない面と第２のＬＳＩチップ の回路形成されていない面とを接着する第３の工程と、
前記第２のＬＳＩチップの電極と前記配線基板の配線とを金属細線により 電気的に接続する第４の工程とからなる半導体装置の製造方法であって、
前記第１のＬＳＩチップに対向した前記配線基板の表面を水平方向として、前記突起電極と前記第２のＬＳＩチップに形成された電極とが鉛直方向において重なる領域がない位置にあり、
前記第１のＬＳＩチップの少なくとも一辺と前記第２のＬＳＩチップの少なくとも一辺とは近接し、
上記第４の工程は上記第２の工程の後に行われることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163925A JP3558070B2 (ja) | 2002-06-05 | 2002-06-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163925A JP3558070B2 (ja) | 2002-06-05 | 2002-06-05 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271113A Division JP3581086B2 (ja) | 2000-09-07 | 2000-09-07 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004115273A Division JP2004207760A (ja) | 2004-04-09 | 2004-04-09 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003031763A JP2003031763A (ja) | 2003-01-31 |
| JP3558070B2 true JP3558070B2 (ja) | 2004-08-25 |
| JP2003031763A5 JP2003031763A5 (ja) | 2004-12-16 |
Family
ID=19195013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163925A Expired - Fee Related JP3558070B2 (ja) | 2002-06-05 | 2002-06-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558070B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718205B2 (ja) * | 2003-07-04 | 2005-11-24 | 松下電器産業株式会社 | チップ積層型半導体装置およびその製造方法 |
| JP4538830B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2002
- 2002-06-05 JP JP2002163925A patent/JP3558070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031763A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581086B2 (ja) | 半導体装置 | |
| JP3916854B2 (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| JP2001223324A (ja) | 半導体装置 | |
| US11664331B2 (en) | Semiconductor package | |
| US8378482B2 (en) | Wiring board | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JP2007281129A (ja) | 積層型半導体装置 | |
| KR101890711B1 (ko) | 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법 | |
| JP2006086149A (ja) | 半導体装置 | |
| JP4319229B2 (ja) | 半導体装置 | |
| US6617678B2 (en) | Semiconductor device | |
| JP3558070B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP5078631B2 (ja) | 半導体装置 | |
| JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| JP2004207760A (ja) | 半導体装置 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP5171720B2 (ja) | 半導体装置 | |
| KR20070016399A (ko) | 글래스 기판을 사용하는 칩 온 글래스 패키지 | |
| JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
| US20050146050A1 (en) | Flip chip package structure and chip structure thereof | |
| KR100650770B1 (ko) | 플립 칩 더블 다이 패키지 | |
| KR101019705B1 (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |