KR20130019290A - 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드 - Google Patents

유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드 Download PDF

Info

Publication number
KR20130019290A
KR20130019290A KR1020110081360A KR20110081360A KR20130019290A KR 20130019290 A KR20130019290 A KR 20130019290A KR 1020110081360 A KR1020110081360 A KR 1020110081360A KR 20110081360 A KR20110081360 A KR 20110081360A KR 20130019290 A KR20130019290 A KR 20130019290A
Authority
KR
South Korea
Prior art keywords
pad
chip
pads
pcb
bonding
Prior art date
Application number
KR1020110081360A
Other languages
English (en)
Inventor
문석준
이인재
정소영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110081360A priority Critical patent/KR20130019290A/ko
Priority to US13/565,451 priority patent/US20130043601A1/en
Publication of KR20130019290A publication Critical patent/KR20130019290A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 메모리 카드는, 제 1 패드 그룹과 PCB 배선을 통해서 연결되는 제 2 패드 그룹을 포함하는 유니버설 PCB, 상기 제 1 패드 그룹 중 적어도 하나의 패드에 제 1 와이어 결선을 통해서 전기적으로 연결되는 제 1 반도체 칩, 그리고 상기 제 2 패드 그룹 중 적어도 하나의 패드에 제 2 와이어 결선을 통해서 전기적으로 연결되는 제 2 반도체 칩을 포함하되, 상기 제 1 내지 제 2 반도체 칩의 조합에 따라 상기 PCB 배선의 변경없이 상기 제 1 와이어 결선 또는 상기 제 2 와이어 결선이 조정되어 패키지 된다.

Description

유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드{UNIVERSAL PRINTED CIRCUIT BOARD AND MEMORY CARD INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 반도체 칩의 패키지에 사용되는 인쇄 회로 기판 및 그것을 포함하는 메모리 카드에 관한 것이다.
최근, 스마트 폰, 테이블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 휴대용 전자 장치의 이용이 폭발적으로 증가하고 있다. 이러한 휴대용 전자 장치에는 불휘발성 메모리 카드가 보조 기억 수단으로 사용되고 있다. 예를 들면, 콤팩트 플래시(CF: Compact Flash)와 시큐어 디지털(SD: Secure Digital), 마이크로 SD 카드, 메모리 스틱(Memory Stick), XD-픽쳐(XD-Picture) 등의 메모리 카드가 널리 사용되고 있다.
상술한 휴대용 전자 장치들의 경박단소화 추세에 따라, 메모리 카드의 고용량화, 소형화되어 가고 있다. 메모리 카드를 구성하기 위해서는 저장 매체로 사용되는 불휘발성 메모리(예를 들면, NAND 플래시 메모리)와 불휘발성 메모리를 제어하기 위한 메모리 컨트롤러(Memory controller)가 필수적이다. 하지만, 메모리 카드의 패키지를 위해서는 선정된 메모리 컨트롤러와 불휘발성 메모리 조합에 대한 인쇄 회로 기판(PCB)의 설계가 병행되어야 한다. 메모리 컨트롤러와 불휘발성 메모리의 칩 사이즈, 용량, 칩 패드의 종류와 배치 등을 고려하여 패키지 및 PCB 기판의 설계가 이루어져야 한다. 이러한 절차들은 실장되는 메모리 컨트롤러 또는 불휘발성 메모리가 변경될 때마다 수행되어야 한다. 반도체 장치들이 실장되는 인쇄 회로 기판의 빈번한 설계와 변경을 위해서 많은 인적 자원과 시간의 소모가 발생한다.
따라서, 실장되는 다양한 반도체 칩들에 대해서 적용될 수 있는 범용 인쇄 회로 기판을 포함하는 메모리 카드 및 패키지에 대한 기술이 절실한 실정이다.
본 발명의 목적은 실장되는 반도체 칩의 종류에 관계없이 사용 가능한 인쇄 회로 기판 및 그것을 포함하는 메모리 카드를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 메모리 카드는, 제 1 패드 그룹과 PCB 배선을 통해서 연결되는 제 2 패드 그룹을 포함하는 유니버설 PCB, 상기 제 1 패드 그룹 중 적어도 하나의 패드에 제 1 와이어 결선을 통해서 전기적으로 연결되는 제 1 반도체 칩, 그리고 상기 제 2 패드 그룹 중 적어도 하나의 패드에 제 2 와이어 결선을 통해서 전기적으로 연결되는 제 2 반도체 칩을 포함하되, 상기 제 1 내지 제 2 반도체 칩의 조합에 따라 상기 PCB 배선의 변경없이 상기 제 1 와이어 결선 또는 상기 제 2 와이어 결선이 조정되어 패키지된다.
상기 목적을 달성하기 위한 본 발명의 유니버설 인쇄 회로 기판은, 제 1 반도체 칩과 제 1 와이어들을 통해서 연결하기 위한 제 1 패드 그룹, 제 2 반도체 칩과 제 2 와이어들을 통해서 연결하기 위한 제 2 패드 그룹, 그리고 상기 제 1 패드 그룹과 상기 제 2 패드 그룹 사이에 전기적인 연결을 제공하는 PCB 연결부를 포함하되, 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 조합에 따라 상기 PCB 연결부의 변경없이 상기 제 1 와이어들 또는 상기 제 2 와이어들의 조정에 따라 전기적인 연결을 구성한다.
이상과 같은 본 발명의 실시 예에 따르면, 실장되는 어떠한 디바이스 조합에 대해서도 적용 가능한 인쇄 회로 기판과 그것을 포함하는 메모리 카드를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 카드를 보여주는 블록도이다.
도 2는 도 1의 유니버설 PCB(130)를 좀더 구체적으로 보여주는 블록도이다.
도 3은 도 2의 제 1 패드 그룹(131)의 일 실시 예를 보여주는 도면이다.
도 4는 도 2의 제 1 패드 그룹(131)의 다른 실시 예를 보여주는 도면이다.
도 5는 도 2의 제 1 패드 그룹(131)의 또 다른 실시 예를 보여주는 도면이다.
도 6은 제 1 패드 그룹(110)의 재배열 패드(240a)와 제 2 패드 그룹(133) 사이의 PCB 연결부(135)의 배선 방식을 간략히 보여주는 도면이다.
도 7은 제 1 패드 그룹(110)의 재배열 패드(240b)와 제 2 패드 그룹(133) 사이의 PCB 연결부(135)의 배선 방식을 간략히 보여주는 도면이다.
도 8 및 도 9는 불휘발성 메모리(120)의 형태에 따른 제 2 패드 그룹(133)의 일 실시 예를 간략히 보여주는 도면이다.
도 10 및 도 11은 불휘발성 메모리(120)의 실장 형태에 따른 제 2 패드 그룹(133) 및 본딩 와이어의 결선 방식의 다른 실시 예를 간략히 보여주는 도면들이다.
도 12 및 도 13은 불휘발성 메모리 칩들(120a, 120b)의 실장 형태에 따른 제 2 패드 그룹(133) 및 본딩 와이어의 결선 방식의 또 다른 실시 예를 간략히 보여주는 도면들이다.
도 14 내지 도 16은 불휘발성 메모리 칩의 실장 조건에 따라 본 발명의 유니버설 PCB 기술을 적용한 실시 예들을 보여주는 도면들이다.
도 17은 본 발명에 따른 메모리 카드의 제조 과정을 간략히 보여주는 순서도이다.
도 18은 본 발명의 실시 예에 따른 메모리 카드가 장착되는 컴퓨팅 시스템(1000)을 개략적으로 보여준다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 불휘발성 메모리와 메모리 컨트롤러를 실장하는 메모리 카드가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 카드를 보여주는 블록도이다. 도 1을 참조하면, 본 발명에 따른 메모리 카드(100)는 컨트롤러 칩(110)과 불휘발성 메모리 칩(120), 그리고 유니버설 PCB(130)를 포함한다.
컨트롤러 칩(110)은 외부로부터의 명령어(Command), 제어 신호(Control Signal) 등에 응답하여 불휘발성 메모리 칩(120)을 제어하도록 구성될 것이다. 컨트롤러 칩(110)은 외부에 연결되는 호스트(Host)와 불휘발성 메모리 칩(120)을 인터페이싱한다. 컨트롤러 칩(110)은 호스트(Host)의 쓰기 명령에 응답하여 호스트(Host)로부터 제공되는 데이터를 불휘발성 메모리 칩(120)에 기입한다. 또한, 컨트롤러 칩(110)은 호스트(Host)로부터의 읽기 명령에 응답하여 불휘발성 메모리 칩(120)의 독출 동작을 제어한다. 컨트롤러 칩(110)은 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
불휘발성 메모리 칩(120)은 하나 또는 복수의 불휘발성 메모리 장치들을 포함할 수 있다. 예를 들면, 불휘발성 메모리 칩(120)은 대용량의 저장 능력을 가지는 낸드 플래시 메모리(NAND Flash memory)로 구성될 수 있다. 또는, 불휘발성 메모리 칩(120)은 PRAM, MRAM, ReRAM, FRAM 등의 차세대 불휘발성 메모리나 NOR 플래시 메모리로 구성될 수 있다.
유니버설 PCB(130)는 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 사이에 전기적 연결(Electrical connection)을 제공한다. 특히, 유니버설 PCB(130)는 다양한 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 조합에 대해 PCB 배선의 설계 변경없이 적용될 수 있다. 일반적인 경우에는 컨트롤러 칩(110)과 불휘발성 메모리 칩(120)의 기능이나, 패드 구조, 집적도, 칩 사이즈 등에 따른 제품 조합별로 다양한 PCB 배선을 별도로 설계해야 한다. 하지만, 본 발명의 유니버설 PCB(130)는 모든 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 조합에 대해서 융통성있는 실장 환경을 제공한다. 본 발명의 실시 예에 따른 유니버설 PCB(130)에 따르면, 다양한 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 조합을 PCB 배선의 변경없이 본딩 와이어들(BW1, BW2) 만의 조정을 통해서 실장 및 수용 가능하다.
그리고 본 발명의 유니버설 PCB(130)는 외부 신호 접속(External Signal Contact: 이하, ESC) 단자(140)들과 컨트롤러 칩(110)과의 전기적 연결을 제공한다. ESC 단자(140)는 본 발명의 유니버설 PCB(130)를 경유하여 컨트롤러 칩(110)에 전기적으로 연결될 수 있다. ESC 단자(140)는 본 발명의 유니버설 PCB(130)에 연결되기 위하여 호스트(Host)와의 접속 단자로부터 연장되는 금속 배선들을 포함할 수 있다. 이러한 구성은 후술하는 도면들에서 보다 상세히 설명될 것이다.
이상에서 설명된 본 발명의 실시 예에 따른 메모리 카드(100)의 구조가 간략히 설명되었다. 일단 유니버설 PCB(130)의 설계가 완료되면, 어떠한 불휘발성 메모리 칩(120)-컨트롤러 칩(110) 조합에 대해서도 적용 가능하다는 장점이 있다. 따라서, 새로운 저장 매체나 컨트롤러를 적용할 경우에도, 별도의 PCB 설계없이 곧바로 적용 및 메모리 카드의 양산이 가능할 것이다. 본 발명의 메모리 카드(100)에 따르면, 메모리 카드의 양산 단계에서 PCB 설계에 소모되는 비용을 절감하고, 전략 제품에 대한 신속한 출시가 가능하다. 또한, 하나의 PCB 기판을 기반으로 다양한 메모리 카드 제품군을 생산할 수 있을 것이다. 그리고 본 발명의 메모리 카드에 따르면 신속한 메모리 카드의 테스트 및 개발 기간의 단축, 대량 생산이 가능할 것이다. 더불어, PCB 기판의 수급 일원화로 재고 관리의 편의성이 보장된다.
도 2는 도 1의 유니버설 PCB(130)를 좀더 구체적으로 보여주는 블록도이다. 도 2를 참조하면, 유니버설 PCB(130)는 제 1 패드 그룹(131), 제 2 패드 그룹(133), 그리고 PCB 연결부(135)를 포함한다.
제 1 패드 그룹(131)은 컨트롤러 칩(110) 주위에 형성된다. 제 1 패드 그룹(131)은 ESC 단자(140, 도 1 참조)의 연장 라인을 포함할 수 있다. ESC 단자(140)를 통해서 호스트(Host)로부터 제공되는 제어 신호나 데이터는 제 1 패드 그룹(131)의 내부에 형성되는 패드들을 경유하여 컨트롤러 칩(110)에 전달될 수 있다. ESC 단자(140)를 통해서 호스트(Host)로부터 제공되는 제어 신호나 데이터는 별도의 패드들을 경유하지 않고 직접 컨트롤러 칩(110)에 전달될 수도 있을 것이다.
제 1 패드 그룹(131)은 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 간에 교환되는 제어 신호 및 데이터를 전달하는 복수의 패드들을 구비한다. 컨트롤러 칩(110)의 칩 패드들(Chip pads)과 본딩 와이어(BW1)를 통해서 제 1 패드 그룹(131)의 패드들이 연결될 것이다. 그리고 제 1 패드 그룹(131) 내부에서 본딩 와이어(미도시됨)의 연결을 통해서 전기적인 연결은 다시 재구성/재배열이 가능하다. 따라서, 제 1 패드 그룹(131)과 제 2 패드 그룹(133)간의 PCB 연결부(135)가 고정되어 있더라도, 본딩 와이어(BW1) 및 제 1 패드 그룹(131) 내부의 본딩 와이어 설정을 통해서 다양한 옵션의 전기적 연결 구조를 구현할 수 있다.
여기서, 제 1 패드 그룹(131)의 형태를 알파벳 C의 형태로 도시하였으나 본 발명은 이에 국한되지 않는다. 예를 들면, 제 1 패드 그룹(131)에 포함되는 복수의 패드들은 본딩 패드(Bond Pad) 형태, 알파벳 L의 형태, 링(Ring) 형태, 바(Bar) 형태로 구성될 수 있을 것이다.
제 2 패드 그룹(133)은 불휘발성 메모리 칩(120) 주위에 형성된다. 제 2 패드 그룹(133)은 PCB 연결부(135)를 통해서 제 1 패드 그룹(131)과 전기적으로 연결된다. 제 2 패드 그룹(133)에 포함되는 패드들 중에는 제 1 패드 그룹(131)의 패드들과 전기적으로 접속되지 않은 더미 패드들도 존재할 수 있을 것이다.
일반적으로 메모리 카드(100)에서 고용량의 메모리를 제공하기 위해서 복수의 불휘발성 메모리(NVM) 칩들이 적층되도록 구성할 수 있다. 이 경우, 제 2 패드 그룹(133)은 복수의 칩들이 하나의 입출력 채널(I/O Channel)을 통해서, 또는 복수의 칩들이 복수의 입출력 채널(I/O Channel)을 통해서 컨트롤러 칩(110)과 데이터를 교환하도록 구성될 수 있다. 만일, 각각의 불휘발성 메모리 칩들이 서로 다른 채널을 통해서 컨트롤러 칩(110)과 연결된다면, 불휘발성 메모리 칩들 간에 전기적으로 공유되는 칩 패드는 존재하지 않거나 소수일 것이다.
반면, 복수의 불휘발성 메모리 칩들이 하나의 채널을 통해서 컨트롤러 칩(110)과 연결될 수 있다. 이 경우, 불휘발성 메모리 칩들의 칩 패드들 중, 동일 기능의 제어 신호 패드나, 동일 번호의 입출력 패드들 각각은 제 2 패드 그룹(133)의 패드에 공유될 것이다. 즉, 제 2 패드 그룹(133)의 어느 하나의 패드는 불휘발성 메모리 칩들 각각에 포함되는 동일 기능의 칩 패드들에 전기적으로 연결될 것이다.
본 발명의 실시 예에 따른 제 2 패드 그룹(133)은, 불휘발성 메모리 칩(120)이 단일 칩, 또는 멀티 칩으로 형성되더라도 다양한 채널 구성에 대해서 본딩 와이어(BW2)의 재구성/재배열을 통해서 융통성 높은 전기적 연결 구조를 제공한다. 이러한 구성은 후술하는 도면들에서 더욱 상세히 설명될 것이다.
PCB 연결부(135)는 제 1 패드 그룹(131)과 제 2 패드 그룹(133) 간의 전기적 연결을 제공한다. PCB 연결부(135)는 제 1 패드 그룹(131) 중에서 제 2 패드 그룹(133)과의 전기적 신호 교환을 위해 형성되는 모든 패드들과 전기적 연결을 제공한다. 일단, PCB 연결부(135)의 PCB 설계는 제 1 패드 그룹(131)과 제 2 패드 그룹(133) 간의 가능한 모든 신호 라인, 데이터 라인, 제어 라인들을 수용할 수 있도록 수행되어야 할 것이다. 한번, 완성된 PCB 연결부(135)의 레이아웃은 이후에 고정적으로 적용되어야 하기 때문이다.
도 3은 도 2의 제 1 패드 그룹(131)의 일 실시 예를 보여주는 도면이다. 도 3을 참조하면, 제 1 패드 그룹(131)은 파워 패드(210), 본딩 패드(220), ESC 패드(230), 그리고 재배열 패드(240)를 포함한다.
파워 패드(210)는 컨트롤러 칩(110)에 전원을 제공하기 위한 패드들이다. 예를 들면, 파워 패드(210)들을 통해서 컨트롤러 칩(110)에 전원 전압(VDD), 접지 전압(VSS) 등이 제공될 수 있다. 파워 패드(210)를 통해서 메모리 카드(100)의 내부에서 조정된 전압(Regulated voltage)들이 컨트롤러 칩(110)에 제공될 수 있다. 예를 들면, 제 1 파워 패드(211)가 컨트롤러 칩(110)의 칩 패드(P2)와 와이어 본딩을 통해서 전기적으로 접속될 수 있다. 그리고 제 2 파워 패드(212)가 컨트롤러 칩(110)의 칩 패드(P1)와 와이어 본딩을 통해서 전기적으로 접속될 수 있다. 이 밖에도 다양한 레벨의 전원 전압이 파워 패드(210)와 칩 패드들 간의 와이어 본딩을 통해서 컨트롤러 칩(110)에 제공될 수 있다. 또한, 파워 패드(210)의 면적을 크게 하면, 컨트롤러 칩(110)의 전원 안정성(Power Integrity)을 높일 수 있다.
본딩 패드(220)는 ESC 패드(230)와 컨트롤러 칩(110) 사이, 또는 재배열 패드(240)와 컨트롤러 칩(110) 사이에 위치한다. 그리고 본딩 패드(220)는 ESC 패드(230)와 컨트롤러 칩(110) 사이, 또는 재배열 패드(240)와 컨트롤러 칩(110) 사이에서 본딩을 위한 와이어 길이 문제를 해결하도록 형성된다. 본딩을 위한 와이어의 길이가 과도히 길어지면, 패키지 공정에서 신뢰성이 떨어진다. 따라서, 본딩 패드(220)의 형성을 통해서 1회의 와이어 본딩을 추가할 수 있다. 이뿐 아니라, 본딩 패드(220)는 칩 패드들(예를 들면, P3 또는 P4)과의 최단 거리로 ESC 패드(230) 또는 재배열 패드(240)를 연결하기 위한 기능을 제공한다.
ESC 패드(230)는 ESC 단자(140, 도 1 참조)의 연장된 패드들일 수 있다. ESC 패드(230)는 외부와 컨트롤러 칩(110)과의 신호 교환을 위해 형성된다. ESC 패드(230)는 위치상으로는 본딩 패드(220)와 재배열 패드(240) 사이에 형성될 수 있다. ESC 패드(230)의 패드(231)는 본딩 패드(220)에 포함되는 패드(222)와 와이어를 통해서 연결될 수 있다. 그리고 패드(222)는 컨트롤러 칩(110)의 칩 패드(P4)와 전기적으로 연결된다. 예시적으로 하나의 신호 라인에 대해서 전기적 연결 관계를 설명하였으나, 이러한 연결 방식은 ESC 패드(230)에 포함되는 나머지 패드들(232, 233)에도 동일하게 적용될 수 있다.
재배열 패드(240)는 본딩 패드(220)로부터 연장되는 본딩 와이어들이 연결된다. 예를 들면, 재배열 패드(240)의 패드(241)는 본딩 패드(220)의 패드(221)에 본딩 와이어를 통해서 연결될 수 있다. 그리고 패드(221)는 다시 본딩 와이어를 통해서 칩 패드(P3)와 전기적으로 접속될 수 있다. 그리고 패드(241)는 PCB 연결부의 배선에 의해서 불휘발성 메모리 칩(120)의 어느 한 패드와 연결될 것이다.
재배열 패드(240)는 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 사이의 전기적 연결을 위하여 구비된다. 재배열 패드(240)와 본딩 패드(220) 사이에 접속을 위해 형성되는 본딩 와이어는 다양한 옵션에 따라 조정될 수 있다. 본딩 패드(220)가 컨트롤러 칩(110)의 칩 패드들(P1~P4)의 배열 순서에 자유롭지 못한 반면, 재배열 패드(240)는 본딩 와이어의 연결에 추가적인 자유도를 제공한다. 따라서, 재배열 패드(240)와 본딩 패드(220) 사이의 본딩 와이어 배열을 조정하여 다양한 칩 조합에 대한 수용성을 제공할 수 있다.
도면에서는 재배열 패드(240)가 2개의 열의 패드들로 구성된 것으로 도시하였으나 본 발명은 이에 국한되지 않는다. 재배열 패드(240)는 복수의 패드들이 하나의 열을 구성하는 형태로 형성될 수도 있다. 또는, 재배열 패드(240)는 복수의 패드들이 2개 이상의 열을 형성하도록 구성될 수 있을 것이다. 2개 이상의 열로 재배열 패드(240)가 구성되는 경우, 어느 하나의 열에 위치하는 패드와 다른 하나의 열에 위치하는 패드 간에 본딩 와이어의 배열을 조정할 수 있는 자유도가 증가할 것이다.
여기서, 파워 패드(210b)가 알파벳 U 형태로 구성되는 예를 도시하였으나, 이는 예시에 지나지 않는다. 파워 패드(210b)는 본딩 패드(Bond Pad) 형태, 알파벳 L의 형태, 링(Ring) 형태, 바(Bar) 형태 등의 다양한 형태로 형성될 수 있다.
파워 패드(210)는 반드시 전원을 공급하기 위한 용도에만 국한되지 않는다. 따라서, 본딩 패드(220)이나 ESC 패드(230)의 위치 제한도 없으며 또한 상기 3가지 패드들 간의 혼합 배치도 가능할 수 있다.
도 4는 도 2의 제 1 패드 그룹(131)의 다른 실시 예를 보여주는 도면이다. 도 4를 참조하면, 제 1 패드 그룹(131)은 링 형태(Ring type)로 형성되는 파워 패드(210a), 본딩 패드(220), ESC 패드(230), 그리고 재배열 패드(240)를 포함한다.
파워 패드(210a)는 컨트롤러 칩(110)에 전원을 제공하기 위한 패드들이다. 예를 들면, 파워 패드(210a)들을 통해서 컨트롤러 칩(110)에 전원 전압(VDD), 접지 전압(VSS) 등이 제공될 수 있다. 제 1 파워 패드(211a)가 컨트롤러 칩(110)의 칩 패드(P2)와 와이어 본딩을 통해서 전기적으로 접속될 수 있다. 그리고 제 2 파워 패드(212a)가 컨트롤러 칩(110)의 칩 패드(P1)와 와이어 본딩을 통해서 전기적으로 접속될 수 있다. 이 밖에도 다양한 레벨의 전원 전압이 파워 패드(210a)와 칩 패드들 간의 와이어 본딩을 통해서 컨트롤러 칩(110)에 제공될 수 있다. 링 형태의 파워 패드(210a)를 구성하면, 컨트롤러 칩(110)이 어떤 형태의 칩 패드를 포함하든지 안정적인 전원 공급이 가능하다는 장점이 있다.
본딩 패드(220)는 ESC 패드(230)와 컨트롤러 칩(110) 사이, 또는 재배열 패드(240)와 컨트롤러 칩(110) 사이에 위치한다. 그리고 본딩 패드(220)는 ESC 패드(230)와 컨트롤러 칩(110) 사이, 또는 재배열 패드(240)와 컨트롤러 칩(110) 사이에서 본딩을 위한 와이어 길이 문제를 해결하도록 형성된다. 즉, 본딩을 위한 와이어의 길이가 과도히 길어지면, 패키지 공정에서 신뢰성이 떨어지기 때문에, 본딩 패드(220)의 형성을 통해서 1회의 본딩을 추가할 수 있다. 본딩 패드(220)의 기능은 이뿐 아니라, 칩 패드들(예를 들면, P3 또는 P4)과의 최단 거리로 ESC 패드(230)와 재배열 패드(240)를 연결하기 위한 토폴로지를 제공한다.
ESC 패드(230)는 ESC 단자(140, 도 1 참조)와 전기적으로 연결된다. ESC 패드(230)는 외부와 컨트롤러 칩(110)과의 신호 교환을 위해 형성된다. ESC 패드(230)는 위치상으로는 본딩 패드(220)와 재배열 패드(240) 사이에 형성될 수 있다. ESC 패드(230)의 패드(231)는 본딩 패드(220)에 포함되는 패드(222)와 와이어를 통해서 연결될 수 있다. 그리고 패드(222)는 컨트롤러 칩(110)의 칩 패드(P4)와 전기적으로 연결된다. 예시적으로 하나의 신호 라인에 대해서 전기적 연결 관계를 설명하였으나, 이러한 연결 방식은 ESC 패드(230)에 포함되는 나머지 패드들(232, 233)에도 동일하게 적용될 수 있다.
재배열 패드(240)는 본딩 패드(220)로부터 연장되는 본딩 와이어들이 연결된다. 예를 들면, 재배열 패드(240)의 패드(241)는 본딩 패드(220)의 패드(221)에 본딩 와이어를 통해서 연결될 수 있다. 그리고 패드(221)는 다시 본딩 와이어를 통해서 칩 패드(P3)와 전기적으로 접속될 수 있다. 그리고 패드(241)는 PCB 연결부(135, 도 2 참조)의 배선에 의해서 불휘발성 메모리 칩(120)의 어느 한 패드와 연결될 것이다.
재배열 패드(240)는 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 사이의 전기적 연결을 위하여 구비된다. 재배열 패드(240)와 본딩 패드(220) 사이에 접속을 위해 형성되는 본딩 와이어는 다양한 옵션에 따라 조정될 수 있다. 본딩 패드(220)가 컨트롤러 칩(110)의 칩 패드들(P1~P4)의 배열 순서에 자유롭지 못한 반면, 재배열 패드(240)는 본딩 와이어의 연결에 추가적인 자유도를 제공한다. 따라서, 재배열 패드(240)와 본딩 패드(220) 사이의 본딩 와이어 배열을 조정하여 다양한 칩 조합에 대한 수용성을 제공할 수 있다.
도면에서는 재배열 패드(240)가 2개의 열의 패드들로 구성된 것으로 도시하였으나 본 발명은 이에 국한되지 않는다. 재배열 패드(240)는 복수의 패드들이 하나의 열을 구성하는 형태로 형성될 수도 있다. 또는, 재배열 패드(240)는 복수의 패드들이 2개 이상의 열을 형성하도록 구성될 수 있을 것이다. 2개 이상의 열로 재배열 패드(240)가 구성되는 경우, 어느 하나의 열에 위치하는 패드와 다른 하나의 열에 위치하는 패드 간에 본딩 와이어의 배열을 조정할 수 있는 자유도가 증가할 것이다.
여기서, 파워 패드(210a)가 알파벳 링 형태로 구성되는 예를 도시하였으나, 이는 예시에 지나지 않는다. 파워 패드(210b)는 본딩 패드(Bond Pad) 형태, 알파벳 L의 형태, 바(Bar) 형태 등의 다양한 형태로 형성될 수 있다. 더불어, 파워 패드(210)는 반드시 전원을 공급하기 위한 용도에만 국한되지 않는다. 따라서, 본딩 패드(220)이나 ESC 패드(230)의 위치 제한도 없으며 또한 상기 3가지 패드들 간의 혼합 배치도 가능할 수 있다.
도 5는 도 2의 제 1 패드 그룹(131)의 또 다른 실시 예를 보여주는 도면이다. 도 4를 참조하면, 제 1 패드 그룹(131)은 파워 패드(210b), 본딩 패드(220), ESC 패드(230), 재배열 패드(240), 그리고 내부 본딩 패드들(250, 251, 252)을 포함한다.
파워 패드(210b)는 컨트롤러 칩(110)에 전원을 제공하기 위한 패드들이다. 예를 들면, 파워 패드(210a)들을 통해서 컨트롤러 칩(110)에 전원 전압(VDD), 접지 전압(VSS) 등이 제공될 수 있다. 제 1 파워 패드(211b)가 컨트롤러 칩(110)의 칩 패드(P2)와 와이어 본딩을 통해서 전기적으로 접속되기 위해서 내부 본딩 패드(250) 중 어느 하나의 패드를 경유하게 된다. 그리고 제 2 파워 패드(212b)가 컨트롤러 칩(110)의 칩 패드(P1)와 와이어 본딩을 통해서 전기적으로 접속되기 위해서는 내부 본딩 패드(250) 중 다른 하나의 패드를 경유하게 된다.
이러한 방식으로 본딩 패드(220) 중 재배열 패드(240)의 패드(241)와 본딩 와이어로 연결된 패드(221)가 칩 패드(P3)와 연결되기 위해서 내부 본딩 패드(251) 중 어느 하나의 패드를 경유하게 된다. 그리고 ESC 패드(231)와 연결되는 본딩 패드(222)가 칩 패드(P4)에 연결되기 위해서는 내부 본딩 패드(251) 중 다른 하나의 패드를 경유하게 된다. 이러한 다양한 방향으로 형성되는 내부 본딩 패드(250, 251, 252)를 통해서 컨트롤러 칩(110)의 사이즈 변화에 융통성있게 대응할 수 있다. 그리고 내부 본딩 패드(250, 251, 252)의 사용을 통해서 본딩 와이어의 길이가 길어지는 문제를 해소할 수 있어 패키지의 신뢰성 향상을 제공할 수 있다.
여기서, 파워 패드(210b)가 링 형태로 구성되는 예를 도시하였으나, 이는 예시에 지나지 않는다. 파워 패드(210b)는 본딩 패드(Bond Pad) 형태, 알파벳 L의 형태, 링(Ring) 형태, 바(Bar) 형태 등의 다양한 형태로 형성될 수 있다.
본딩 패드(220)는 ESC 패드(230)와 컨트롤러 칩(110) 사이, 또는 재배열 패드(240)와 컨트롤러 칩(110) 사이에 위치한다. 그리고 본딩 패드(220)는 ESC 패드(230)와 컨트롤러 칩(110) 사이, 또는 재배열 패드(240)와 컨트롤러 칩(110) 사이에서 본딩을 위한 와이어 길이 문제를 해결하도록 형성된다. 즉, 본딩을 위한 와이어의 길이가 과도히 길어지면, 패키지 공정에서 신뢰성이 떨어지기 때문에, 본딩 패드(220)의 형성을 통해서 1회의 본딩을 추가할 수 있다. 본딩 패드(220)의 기능은 이뿐 아니라, 칩 패드들(예를 들면, P3 또는 P4)과의 최단 거리로 ESC 패드(230)와 재배열 패드(240)를 연결하기 위한 토폴로지를 제공한다.
ESC 패드(230)는 ESC 단자(140, 도 1 참조)와 전기적으로 연결된다. ESC 패드(230)는 외부와 컨트롤러 칩(110)과의 신호 교환을 위해 형성된다. ESC 패드(230)는 위치상으로는 본딩 패드(220)와 재배열 패드(240) 사이에 형성될 수 있다. ESC 패드(230)의 패드(231)는 본딩 패드(220)에 포함되는 패드(222)와 와이어를 통해서 연결될 수 있다. 그리고 패드(222)는 컨트롤러 칩(110)의 칩 패드(P4)와 전기적으로 연결된다. 예시적으로 하나의 신호 라인에 대해서 전기적 연결 관계를 설명하였으나, 이러한 연결 방식은 ESC 패드(230)에 포함되는 나머지 패드들(232, 233)에도 동일하게 적용될 수 있다.
재배열 패드(240)는 본딩 패드(220)로부터 연장되는 본딩 와이어들이 연결된다. 예를 들면, 재배열 패드(240)의 패드(241)는 본딩 패드(220)의 패드(221)에 본딩 와이어를 통해서 연결될 수 있다. 그리고 패드(221)는 다시 본딩 와이어를 통해서 칩 패드(P3)와 전기적으로 접속될 수 있다. 그리고 패드(241)는 PCB 연결부(135, 도2 참조)의 배선에 의해서 불휘발성 메모리 칩(120)의 어느 한 패드와 연결될 것이다.
재배열 패드(240)는 컨트롤러 칩(110)과 불휘발성 메모리 칩(120) 사이의 전기적 연결을 위하여 구비된다. 재배열 패드(240)와 본딩 패드(220) 사이에 접속을 위해 형성되는 본딩 와이어는 다양한 옵션에 따라 조정될 수 있다. 본딩 패드(220)가 컨트롤러 칩(110)의 칩 패드들(P1~P4)의 배열 순서에 자유롭지 못한 반면, 재배열 패드(240)는 본딩 와이어의 연결에 추가적인 자유도를 제공한다. 따라서, 재배열 패드(240)와 본딩 패드(220) 사이의 본딩 와이어 배열을 조정하여 다양한 칩 조합에 대한 수용성을 제공할 수 있다.
도면에서는 재배열 패드(240)가 2개의 열의 패드들로 구성된 것으로 도시하였으나 본 발명은 이에 국한되지 않는다. 재배열 패드(240)는 복수의 패드들이 하나의 열을 구성하는 형태로 형성될 수도 있다. 또는, 재배열 패드(240)는 복수의 패드들이 2개 이상의 열을 형성하도록 구성될 수 있을 것이다.
이상의 설명에서, 파워 패드(210)는 반드시 전원을 공급하기 위한 용도에만 국한되지 않는다. 따라서, 본딩 패드(220)이나 ESC 패드(230)의 위치 제한도 없으며 또한 상기 3가지 패드들 간의 혼합 배치도 가능할 수 있다.
도 6은 PCB 연결부(135, 도 2 참조)의 일 예를 간략히 보여주는 도면이다. PCB 연결부(135)는 제 1 패드 그룹(110)의 재배열 패드(240a)와 제 2 패드 그룹(133) 사이의 전기적 연결을 제공한다. 도 6을 참조하면, 재배열 패드(240a)의 패드들 각각은 제 2 패드 그룹(133)의 제반 패드들과 전기적으로 접속된다.
재배열 패드(240a)는 하나의 칼럼을 이루는 패드들로 구성될 수 있다. 그리고 각각의 패드들 각각은 제 2 패드 그룹(133)에 포함되는 다양한 형태의 패드들(133a, 133b, 133c)에 PCB 배선을 통해서 전기적인 연결 관계를 갖도록 형성될 것이다. 여기서, 재배열 패드(240a)에 포함되는 어느 하나의 패드가 제 2 패드 그룹(133)의 어느 하나의 패드에 전기적으로 연결되는 것으로 표현되었으나 본 발명은 이에 국한되지 않는다. 예를 들면, 재배열 패드(240a)의 둘 이상의 패드들이 제 2 패드 그룹(133)의 어느 하나의 패드에 전기적으로 연결될 수 있다. 또는, 반대의 연결관계도 가능하다. 즉, 재배열 패드(240a)의 어느 하나의 패드가 제 2 패드 그룹(133)의 둘 이상의 패드들에 전기적으로 연결될 수 있다.
도 7은 PCB 연결부(135, 도 2 참조)의 다른 예를 간략히 보여주는 도면이다. 도 7을 참조하면, 재배열 패드(240b)의 패드들은 2개 또는 그 이상의 열들로 배열될 수 있다. 그리고 각각의 열에 대응하는 패드들은 제 2 패드 그룹(133)의 특정 패드들과 전기적인 연결을 갖도록 구성될 수 있다.
하나의 열에 대응하는 재배열 패드(240′)는 제 2 패드(133c)와 전기적인 연결 관계를 갖는다. 그리고 다른 하나의 열에 대응하는 재배열 패드(240″)는 제 2 패드(133a)와 전기적인 연결 관계를 갖는다. 제 2 패드(133b)는 재배열 패드(240″)의 일부와 연결되도록 구성되었으나, 이는 예시에 불과하다. 제 2 패드(133b)는 또 다른 열에 대응하는 재배열 패드와 연결되도록 배선이 이루어질 수 있을 것이다. 또는, 제 2 패드(133b)는 재배열 패드(240′)의 일부와 전기적으로 연결될 수도 있을 것이다.
이상의 도 6 및 도 7을 통해서 설명된 PCB 연결부(135)의 배선 방식에 따르면, 재배열 패드(240)와 제 2 패드 그룹(133)은 다양한 PCB 배선을 통해서 연결될 수 있다. 그리고 PCB 연결부(135)의 배선 방식은 고정되어 있을 것이다. 최초 유니버설 PCB(130)의 설계 당시에만 PCB 연결부(135)의 설계가 이루어지고, 그 이후에는 추가적이 배선의 변경은 고려되지 않는다.
도 8 및 도 9는 불휘발성 메모리 칩(120)과 제 2 패드 그룹(133)과의 와이어 본딩의 일 실시 예를 간략히 보여주는 도면이다. 도 8을 참조하면, 하나의 불휘발성 메모리 칩(120)이 하나의 입출력 채널(I/O Channel)을 통해서 PCB에 실장되는 경우를 보여준다. 따라서, 불휘발성 메모리(120)와 제 2 패드 그룹(133) 간의 와이어(Wire)에 의한 연결 관계가 예시적으로 도시되어 있다.
제 2 패드 그룹(133)에는 다양한 형태의 패드들이 다양한 방향으로 형성될 수 있다. 예를 들면, 불휘발성 메모리 칩(120)의 칩 패드들(121)과 같은 방향으로 배열되는 패드들(133a)과 알파벳 L자 형태의 파워 패드들(133b) 등이 제 2 패드 그룹(133)에 포함될 수 있다. 그리고 제 2 패드 그룹(133)에는 칩 패드들(121)과 전기적인 연결 관계가 없는 패드들(133c)이 포함될 수 있다. 왜냐하면, 하나의 입출력 채널(I/O Channel)을 통해서 불휘발성 메모리 칩(120)이 컨트롤러 칩(110)과 연결되는 경우, 패드들(133a, 133b) 만으로도 전기적 연결이 충분할 수 있기 때문이다.
도 9를 참조하면, 도 8의 실시 예에서 도시된 영역의 단면이 간략히 도시되어 있다. PCB 기판(300) 상에 복수의 패드들(301~307)이 형성된다. 그리고 PCB 기판(300) 상에는 칩 패드(311)를 포함하는 불휘발성 메모리 칩(120)이 실장된다.
단면으로 표시된 복수의 패드들(301~307)은 도 8의 패드들(133a, 133b)의 단면에 대응한다. 그리고 불휘발성 메모리 칩(120) 상부에 단면으로 도시된 패드(311)는 도 8의 복수의 칩 패드들(121) 중 어느 하나일 것이다. 본딩 와이어(310)에 의해서 칩 패드(311)는 PCB 기판(300) 상에 형성된 패드(304)와 접속되는 것으로 도시되었다. 하지만, 칩 패드(311)는 PCB 기판(200) 상의 패드들(301~307) 중 적어도 하나와 접속될 수 있다.
도 10 및 도 11은 불휘발성 메모리(120)의 실장 형태에 따른 제 2 패드 그룹(133) 및 와이어 결선 방식의 다른 실시 예를 간략히 보여주는 도면들이다. 도 10을 참조하면, PCB 기판 상부에 동종의 불휘발성 메모리 칩들(120a, 120b)이 동일한 디멘션(Dimension)으로 적층될 수 있다.
하부에 실장되는 불휘발성 메모리 칩(120b)과 그 상부에 적층되는 불휘발성 메모리 칩(120a)은 동일한 칩 패드 배열을 가지고 있다. 따라서, 불휘발성 메모리 칩들(120a, 120b) 각각의 입출력 패드(I/O Pad)나 제어 신호 패드는 와이어에 의해서 공유되도록 연결될 수 있다. 반면, 두 개의 메모리 칩이 하나의 채널을 공유하기 위해서는 칩 인에이블 신호(/CE)와 같은 선택 신호 패드는 개별적으로 구동되어야 한다. 따라서, 상부 불휘발성 메모리 칩(120a)의 칩 인에이블 신호 패드(/CE)는 패드들(133a) 중에서 제 1 칩 인에이블 패드(/CE1)와 와이어로 본딩될 수 있다. 그리고 하부 불휘발성 메모리 칩(120b)의 칩 인에이블 패드(/CE)는 패드들(133a) 중에서 제 2 칩 인에이블 패드(/CE2)과 와이어로 본딩될 수 있다.
여기서, 예시적으로 하나의 채널을 공유하는 2개의 불휘발성 메모리 칩들(120a, 120b)이 적층되는 예를 설명하였으나, 본 발명은 여기에 국한되지 않는다. 하나의 채널을 공유하되, 3개 이상의 불휘발성 칩들이 동일한 디멘션으로 적층되는 경우에도 본 발명의 이점은 적용될 수 있다.
도 11은 도 10의 실시 예에서 도시된 영역의 단면을 간략히 보여주는 단면도이다. PCB 기판(300) 상에 복수의 패드들(301~307)이 형성된다. 그리고 PCB 기판(300) 상에는 동일한 기능의 칩 패드들(321, 331)을 포함하는 불휘발성 메모리 칩들(120a, 120b)이 적층된다.
단면으로 표시된 복수의 패드들(301~307)은 도 10의 패드들(133a, 133b)의 단면에 대응한다. 불휘발성 메모리 칩(120a) 상부에 단면으로 도시된 패드(321)는 불휘발성 메모리 칩(120b)의 패드(331)와 와이어(320)를 통해서 연결된다. 그리고 불휘발성 메모리 칩(120b)의 패드(331)는 PCB 기판(300) 상에 형성된 패드(304)와 와이어(330)를 통해서 접속되는 것으로 도시되었다. 따라서, 불휘발성 메모리 칩들(120a, 120b) 각각의 칩 패드들 중에서 동일한 기능을 가지는 칩 패드들은 서로 공유된다. 하지만, 도 10에서 도시한 것처럼 불휘발성 메모리 칩들(120a, 120b) 각각의 칩 인에이블 신호(/CE), 어드레스 신호(ADD) 그리고 레디/비지 신호(/RnB) 등에 할당되는 칩 패드들은 공유되어서는 안된다.
도 12 및 도 13은 불휘발성 메모리 칩들(120a, 120b)의 실장 형태에 따른 제 2 패드 그룹(133) 및 와이어 결선 방식의 또 다른 실시 예를 간략히 보여주는 도면들이다. 도 12를 참조하면, PCB 기판 상부에 동종의 불휘발성 메모리 칩들(120a, 120b)이 서로 다른 디멘션(Dimension)으로 적층될 수 있다.
하부에 실장되는 불휘발성 메모리 칩(120b)과 그 상부에 적층되는 불휘발성 메모리 칩(120a)은 동일한 칩 패드 배열을 가질 수 있다. 그러나 불휘발성 메모리 칩들(120a, 120b) 각각은 서로 다른 방향으로 칩 패드들이 배열되도록 적층될 수 있다. 예를 들면, 불휘발성 메모리 칩(120b)은 칩 패드들이 패드들(133a, 133b)과의 와이어 결선이 용이하도록 실장된다. 그리고 불휘발성 메모리 칩(120a)은 칩 패드들이 패드들(133c, 133b)과의 와이어 결선이 용이하도록 실장된다.
파워 패드들을 포함하는 패드들(133b)은 불휘발성 메모리 칩들(120a, 120b) 각각의 전원 관련 패드들에 연결될 수 있도록 알파벳 L자 형태로 형성될 수 있다. 그러나 서로 다른 채널을 통해서 컨트롤러 칩(110)과 연결되기 위해, 패드들(133a)은 불휘발성 메모리 칩(120b)의 칩 패드들과 와이어로 결선될 것이다. 패드들(133c)은 불휘발성 메모리 칩(120a)의 칩 패드들과 와이어로 결선될 것이다. 이처럼 불휘발성 메모리 칩들(120a, 120b)이 2개의 입출력 채널(I/O Channel)을 통하여 컨트롤러 칩(110)과 연결되도록 구성될 수 있다.
여기서, 예시적으로 2개의 입출력 채널들 각각에 연결되기 위한 2개의 불휘발성 메모리 칩들(120a, 120b)이 적층되는 예를 설명하였으나, 본 발명은 여기에 국한되지 않는다. 3개 또는 그 이상의 입출력 채널을 독립적으로 할당받는 3개 또는 그 이상의 불휘발성 메모리 칩들이 각기 서로 다른 디멘션으로 적층되는 경우에도 본 발명의 이점이 적용될 수 있다.
도 13을 참조하면, 도 12의 실시 예에서 도시된 영역의 단면을 간략히 보여주는 단면도이다. PCB 기판(300) 상에는, 불휘발성 메모리 칩(120b)의 칩 패드들과 와이어 결선을 위한 복수의 패드들(301~307)이 형성된다. 여기서, 패드들(301~303)은 알파벳 L자 형태의 패드로 불휘발성 메모리 칩(120a)의 칩 패드와도 접속될 수 있다. 그리고 PCB 기판(300) 상에는 불휘발성 메모리 칩(120a)의 칩 패드들과 와이어 결선을 위한 복수의 패드들(361)이 형성된다. 복수의 패드들(361)은 바 형태(Bar type)이기 때문에 단면도에서 하나의 바로 도시되어 있다.
단면으로 표시된 복수의 패드들(301~307)은 도 12의 패드들(133a, 133b)의 단면에 대응한다. 불휘발성 메모리 칩(120b)에 포함되는 칩 패드(351)는 PCB 기판(300) 상에 형성된 패드(304)와 본딩 와이어(350)를 통해서 접속될 수 있다. 불휘발성 메모리 칩(120b)의 상부에 서로 다른 방향으로 불휘발성 메모리 칩(120a)이 적층될 수 있다. 그리고 불휘발성 메모리 칩(120a)의 상부에 단면으로 도시된 칩 패드들(341~347)이 포함된다. 칩 패드들(341~347) 중 일부(341, 344, 346, 347)는 각각 본딩 와이어들(340a, 340b, 340c,340d)을 통해서 패드들(361)에 연결된다.
도 14 내지 도 16은 불휘발성 메모리 칩의 실장 조건에 따라 본 발명의 유니버설 PCB 기술을 적용한 실시 예들을 보여주는 도면들이다.
도 14를 참조하면, 메모리 카드(100a)는 컨트롤러 칩(110)과 단일 칩으로 실장되는 불휘발성 메모리 칩(120)을 포함한다. 컨트롤러 칩(110)과 불휘발성 메모리 칩(120)은 단일 채널을 통해서 데이터 및 제어 신호를 교환할 것이다. 메모리 카드(110a)는 유니버설 PCB(130, 도 1 참조)를 구성하는 제 1 패드 그룹(131)에 속하는 파워 패드(210), 본딩 패드(220), ESC 패드(230), 재배열 패드(240)를 포함한다. 메모리 카드(110a)는 유니버설 PCB(130, 도 1 참조)를 구성하는 제 2 패드 그룹(133)에 속하는 패드들(133a, 133b, 133c)을 포함한다.
도시되지는 않았지만, 재배열 패드(240)들과 제 2 패드 그룹에 속하는 패드들(133a, 133b, 133c)은 PCB 연결부(135, 도 2 참조)에 속하는 PCB 배선에 의해서 전기적으로 연결될 것이다. 본 발명의 유니버설 PCB에 임의의 컨트롤러 칩(110)과 단일 칩으로 구성되는 불휘발성 메모리 칩을 실장하는 경우, 본딩 패드(220)와 재배열 패드(240)의 이용률은 상대적으로 낮다. 즉, 컨트롤러 칩(110)의 칩 패드와 본딩 패드(220)를 연결하기 위한 본딩 와이어의 숫자, 그리고 본딩 패드(220)와 재배열 패드(240)를 연결하는 본딩 와이어의 숫자가 상대적으로 적다. 단일 칩의 불휘발성 메모리가 실장되기 때문이다. 따라서, 불휘발성 메모리 칩(120)의 칩 패드와 다른 방향에 형성된 패드들(133c)은 사용되지 않을 수도 있다.
도 15를 참조하면, 메모리 카드(100b)는 컨트롤러 칩(110)과 멀티-칩으로 적층되는 불휘발성 메모리 칩들(120a, 120b)을 포함한다. 컨트롤러 칩(110)과 불휘발성 메모리 칩들(120a, 120b)은 단일 채널을 통해서 데이터 및 신호를 교환할 것이다. 메모리 카드(110b)는 유니버설 PCB(130, 도 1 참조)를 구성하는 제 1 패드 그룹(131)에 속하는 파워 패드(210), 본딩 패드(220), ESC 패드(230), 재배열 패드(240)를 포함한다. 메모리 카드(110a)는 유니버설 PCB(130, 도 1 참조)를 구성하는 제 2 패드 그룹(133)에 속하는 패드들(133a, 133b, 133c)을 포함한다.
도시되지는 않았지만, 재배열 패드(240)들과 제 2 패드 그룹(133)에 속하는 패드들(133a, 133b, 133c)은 PCB 연결부(135, 도 2 참조)에 속하는 PCB 배선에 의해서 전기적으로 연결될 것이다. 동종의 불휘발성 메모리 칩들(120a, 120b)은 동일한 디멘션(Dimension)으로 적층된다. 하부에 실장되는 제 2 불휘발성 메모리 칩(120b)과 그 상부에 적층되는 제 1 불휘발성 메모리 칩(120a)은 동일한 패드 배열을 가지고 있다. 따라서, 입출력 패드(I/O Pad)나 제어 신호 패드와 같은 대부분의 패드들은 서로 공유되도록 본딩 와이어가 결선될 수 있다.
반면, 두 개의 메모리 칩이 하나의 채널을 공유하기 위해서는 칩 인에이블 신호(/CE)는 독립적으로 구동되어야 한다. 따라서, 불휘발성 메모리 칩들(120a, 120b) 각각의 칩 인에이블 패드(/CE)는 패드들(133a) 중에 서로 다른 패드 들에 본딩 와이어로 연결될 것이다.
본 발명의 유니버설 PCB(130, 도 1 참조)에 컨트롤러 칩(110)과 멀티-칩의 불휘발성 메모리 칩들(120a, 120b)이 실장되더라도, 변경되는 것은 오직 패드들 간의 본딩 와이어의 결선 방식뿐이다. 즉, 도 14에 도시된 동일한 유니버설 PCB(130)를 통해서 멀티-칩의 불휘발성 메모리 칩들(120a, 120b)과 그에 대응하는 컨트롤러(110)의 실장이 가능하다. 그리고 이 경우에는 불휘발성 메모리 칩들(120a, 120b)간에 공유되는 칩 패드들의 수가 많아서, 상대적으로 도 14의 본딩 와이어 결선과 크게 차이가 나지 않을 것이다. 즉, 단일 칩의 불휘발성 메모리 칩이 실장되는 경우에 비하여 소요되는 본딩 와이어의 수가 크게 차별화되지는 않을 것이다.
도 16을 참조하면, 메모리 카드(100b)는 컨트롤러 칩(110)과 멀티-칩으로 적층되는 불휘발성 메모리 칩들(120a, 120b)을 포함한다. 불휘발성 메모리 칩들(120a, 120b) 각각은 서로 다른 채널을 통해서 컨트롤러 칩(110)과 데이터 및 신호를 교환할 것이다. 메모리 카드(110c)는 유니버설 PCB(130, 도 1 참조)를 구성하는 파워 패드(210), 본딩 패드(220), ESC 패드(230), 재배열 패드(240)를 포함한다. 메모리 카드(110a)는 유니버설 PCB(130, 도 1 참조)를 구성하는 제 2 패드 그룹(133)에 속하는 패드들(133a, 133b, 133c)을 포함한다.
도시되지는 않았지만, 재배열 패드(240)들과 제 2 패드 그룹(133)에 속하는 패드들(133a, 133b, 133c)은 PCB 연결부(135, 도 2 참조)에 속하는 PCB 배선에 의해서 전기적으로 연결될 것이다. 불휘발성 메모리 칩들(120a, 120b)은 서로 다른 디멘션(Dimension)으로 적층된다. 하부에 실장되는 제 2 불휘발성 메모리 칩(120b)은 패드들(133c, 133b)과 와이어를 통해서 연결된다. 상부에 실장되는 제 1 불휘발성 메모리 칩(120a)은 패드들(133a, 133b)과 와이어를 통해서 연결된다. 불휘발성 메모리 칩들(120a, 120b) 각각이 다른 채널을 통해서 컨트롤러 칩(110)과 연결되기 위해서는 칩 패드들에 연결되는 와이어의 수가 증가할 것이다. 또한, 컨트롤러 칩(110)과 그 주변에 형성된 패드들(210, 220, 230, 240)을 연결하기 위한 와이어의 수도 증가할 것이다.
하지만, 본 발명의 유니버설 PCB(130, 도 1 참조)에 컨트롤러 칩(110)과 멀티-칩의 불휘발성 메모리 칩들(120a, 120b)이 다른 방식으로 실장되더라도, 변경되는 것은 오직 패드들 간의 본딩 와이어의 결선 방식뿐이다. 즉, 도 14에 도시된 동일한 유니버설 PCB(130)를 사용하여 2 채널 멀티-칩의 불휘발성 메모리 칩들(120a, 120b)과 그에 대응하는 컨트롤러(110)를 포함하는 메모리 카드(100c)의 구성이 가능하다.
도 17은 본 발명에 따른 메모리 카드의 제조 과정을 간략히 보여주는 순서도이다. 도 17을 참조하면, 본 발명의 유니버설 PCB(130, 도 2 참조)를 사용하면 별도의 PCB 설계없이도 다양한 디바이스 조합들의 실장이 가능한 메모리 카드를 제공할 수 있다.
단계 S110에서, 메모리 카드(100)에 실장될 디바이스가 선정된다. 예를 들면, 불휘발성 메모리와 메모리 컨트롤러가 선정될 것이다. 본 발명의 유니버설 PCB를 사용하는 경우, 디바이스의 선정 단계에서 PCB에 대한 적합성 여부에 따라 선택의 폭이 제한되지 않는다. 다양한 컨트롤러-불휘발성 메모리 조합이 선정될 수 있다.
단계 S120에서, 선정된 디바이스와 본 발명의 유니버설 PCB(130) 사이에 전기적인 연결을 위한 본딩 와이어에 대한 설계가 수행된다. 본 발명의 유니버설 PCB는 본딩 와이어의 설계를 통해서 다양한 디바이스들을 수용할 수 있다.
단계 S130에서, 선정된 디바이스들이 본 발명의 유니버설 PCB(130) 상에 실장 및 조립된다. 그리고 본 발명의 유니버설 PCB와 디바이스들 사이에 이미 설계된 방식으로 와이어 본딩이 이루어진다. 또한, 이미 설계된 방식에 의해서 본 발명의 유니버설 PCB 상의 패드들끼리 와이어 본딩이 이루어질 수 있다. 예를 들면, 본딩 패드(220)와 재배열 패드(240)간의 와이어 본딩을 통해서 디바이스의 칩 패드와 유니버설 PCB(130) 사이에서 재배열되지 못한 전기적인 연결이 재배열될 수 있다.
단계 S140에서, 와이어 본딩이 완료된 디바이스와 유니버설 PCB 등은 메모리 카드 형태의 케이스로 패키지된다.
이상의 제조 과정에 따르면, 하나의 메모리 카드를 제조하기 위해서 실장되는 디바이스에 대응하는 PCB 설계 및 생산 과정이 생략될 수 있다. 선정된 디바이스에 대해 본 발명의 제조 방법에서는 와이어 연결만을 설계하게 된다. 따라서, 다양한 디바이스 조합에 대해서 제조 공정이 단축될 수 있고, 인적·물적 소모 비용을 줄일 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 카드가 장착되는 컴퓨팅 시스템(1000)을 개략적으로 보여준다. 본 발명에 따른 컴퓨팅 시스템(1000)은 시스템 버스(1600)에 전기적으로 연결된 마이크로프로세서(1200), 램(1300), 사용자 인터페이스(1400), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(1500) 및 카드 인터페이스(1150)와 메모리 카드(1100)로 구성되는 저장 매체를 포함한다.
본 발명에 따른 컴퓨팅 시스템(1000)이 모바일 장치인 경우, 컴퓨팅 시스템(1000)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(1000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
110 : 컨트롤러 칩
120 : 불휘발성 메모리 칩
130 : 유니버설 PCB
131 : 제 1 패드 그룹
133 : 제 2 패드 그룹
135 : PCB 연결부
140 : ESC 단자
210 : 파워 패드
220 : 본딩 패드
230 : ESC 패드
240 : 재배열 패드
121, 231, 331, 341~347, 351 : 칩 패드
1100 : 메모리 카드
1150 : 카드 인터페이스
1200 : CPU
1300 : 램
1400 : 유저 인터페이스
1500 : 모뎀
1600 : 시스템 버스

Claims (10)

  1. 제 1 패드 그룹과 PCB 배선을 통해서 연결되는 제 2 패드 그룹을 포함하는 유니버설 PCB;
    상기 제 1 패드 그룹 중 적어도 하나의 패드에 제 1 와이어 결선을 통해서 전기적으로 연결되는 제 1 반도체 칩; 그리고
    상기 제 2 패드 그룹 중 적어도 하나의 패드에 제 2 와이어 결선을 통해서 전기적으로 연결되는 제 2 반도체 칩을 포함하되,
    상기 제 1 내지 제 2 반도체 칩의 조합에 따라 상기 PCB 배선의 변경없이 상기 제 1 와이어 결선 또는 상기 제 2 와이어 결선이 조정되어 패키지되는 메모리 카드.
  2. 제 1 항에 있어서,
    상기 제 1 패드 그룹은:
    상기 제 1 반도체 칩에 전원을 제공하기 위한 적어도 하나의 파워 패드;
    상기 제 1 반도체 칩에 호스트로부터의 신호를 제공하기 위한 외부 신호 접속 패드; 그리고
    상기 제 1 반도체 칩의 칩 패드들과 상기 PCB 배선 사이의 접속을 제공하기 위한 재배열 패드를 포함하는 메모리 카드.
  3. 제 2 항에 있어서,
    상기 제 1 패드 그룹은, 상기 제 1 반도체 칩과 상기 외부 신호 접속 패드 또는 상기 제 1 반도체 칩과 상기 재배열 패드 사이에 형성되는 본딩 패드를 더 포함하는 메모리 카드.
  4. 제 3 항에 있어서,
    상기 본딩 패드는 상기 제 1 반도체 칩의 칩 패드와 상기 외부 신호 접속 패드 또는 상기 재배열 패드 들 중 적어도 하나의 패드와 본딩 와이어에 의해서 연결되는 메모리 카드.
  5. 제 3 항에 있어서,
    상기 본딩 패드와 상기 제 1 반도체 칩의 칩 패드 각각에 본딩 와이어를 통해서 연결되는 다른 본딩 패드를 더 포함하는 메모리 카드.
  6. 제 2 항에 있어서,
    상기 파워 패드는 링 형태, 바 형태, C 형태, L 형태, 본드 패드 형태들 중 적어도 하나의 형태로 상기 제 1 반도체 칩의 주위에 형성되는 메모리 카드.
  7. 제 1 항에 있어서,
    상기 제 2 패드 그룹은:
    상기 제 2 반도체 칩의 일 측에 형성되는 제 1 패드들;
    상기 제 2 반도체 칩의 타 측에 형성되는 제 2 패드들; 그리고
    상기 제 2 반도체 칩의 일 측과 타 측 모두에 L 형태로 형성되는 제 3 패드들을 포함하는 메모리 카드.
  8. 제 7 항에 있어서,
    상기 제 2 반도체 칩은 단일 칩으로 구성되며, 상기 제 1 및 상기 제 3 패드들과 와이어를 통해서 전기적으로 연결되는 메모리 카드.
  9. 제 7 항에 있어서,
    상기 제 2 반도체 칩은 멀티 칩으로 구성되며, 상기 제 1 및 상기 제 3 패드들과 와이어를 통해서 전기적으로 연결되는 메모리 카드.
  10. 제 1 반도체 칩과 제 1 와이어들을 통해서 연결하기 위한 제 1 패드 그룹;
    제 2 반도체 칩과 제 2 와이어들을 통해서 연결하기 위한 제 2 패드 그룹; 그리고
    상기 제 1 패드 그룹과 상기 제 2 패드 그룹 사이에 전기적인 연결을 제공하는 PCB 연결부를 포함하되,
    상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 조합에 따라 상기 PCB 연결부의 변경없이 상기 제 1 와이어들 또는 상기 제 2 와이어들의 조정에 따라 전기적인 연결을 구성하기 위한 유니버설 인쇄 회로 기판.
KR1020110081360A 2011-08-16 2011-08-16 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드 KR20130019290A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110081360A KR20130019290A (ko) 2011-08-16 2011-08-16 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드
US13/565,451 US20130043601A1 (en) 2011-08-16 2012-08-02 Universal printed circuit board and memory card including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110081360A KR20130019290A (ko) 2011-08-16 2011-08-16 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드

Publications (1)

Publication Number Publication Date
KR20130019290A true KR20130019290A (ko) 2013-02-26

Family

ID=47712077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110081360A KR20130019290A (ko) 2011-08-16 2011-08-16 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드

Country Status (2)

Country Link
US (1) US20130043601A1 (ko)
KR (1) KR20130019290A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316828B1 (en) * 1999-11-09 2001-11-13 Advanced Semiconductor Engineering, Inc. Structure of a solder mask for the circuit module of a BGA substrate
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP2002074985A (ja) * 2000-08-29 2002-03-15 Mitsubishi Electric Corp メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
KR100374638B1 (ko) * 2000-10-25 2003-03-04 삼성전자주식회사 입출력데이타의 전파경로 및 전파경로들 간의 차이를최소화하는 회로를 구비하는 반도체 메모리장치
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US7030489B2 (en) * 2003-07-31 2006-04-18 Samsung Electronics Co., Ltd. Multi-chip module having bonding wires and method of fabricating the same
JP4538830B2 (ja) * 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置
US7342310B2 (en) * 2004-05-07 2008-03-11 Avago Technologies General Ip Pte Ltd Multi-chip package with high-speed serial communications between semiconductor die
KR100603932B1 (ko) * 2005-01-31 2006-07-24 삼성전자주식회사 칩-온-보오드 기판을 갖는 반도체 장치
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
JP4921937B2 (ja) * 2006-11-24 2012-04-25 株式会社東芝 半導体集積回路
JP2008166430A (ja) * 2006-12-27 2008-07-17 Toshiba Microelectronics Corp 半導体装置
TWI327359B (en) * 2007-02-13 2010-07-11 Advanced Semiconductor Eng Stacked semiconductor package
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20130043601A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
US9159380B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US8134852B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US10770124B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
US9627357B2 (en) Stacked memory allowing variance in device interconnects
CN101410814B (zh) 非易失性存储器的菊花链布置
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
KR20100117977A (ko) 반도체 패키지
TWI708371B (zh) 堆疊記憶體佈線技術
US9360922B2 (en) Data processing system, microcontroller and semiconductor device
KR102219296B1 (ko) 반도체 패키지
KR20130109791A (ko) 반도체 패키지
JP6710689B2 (ja) 最小限のパッケージングの複雑性で異なる外部メモリタイプをサポートするための共通のダイ
US10050017B2 (en) Semiconductor apparatus and semiconductor system including the same
KR20130019290A (ko) 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드
US10340255B2 (en) Semiconductor apparatus and semiconductor system including the same
US20050285248A1 (en) Method and system for expanding flash storage device capacity
KR20220031200A (ko) 비휘발성 메모리 패키지 및 이를 포함하는 스토리지 장치
US9671818B2 (en) Memory device
US8885383B1 (en) Flash memory and layout method thereof
CN101599480A (zh) 半导体芯片封装结构
CN105226034A (zh) 半导体封装体
TW201621909A (zh) 指派半導體晶粒以致能高堆疊能力之技術
TW202125725A (zh) 包括堆疊半導體晶片的半導體封裝件
CN112102862A (zh) 芯片结构、数据读取处理方法及芯片结构制造方法
CN104241203A (zh) 快闪存储器及其布局方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid