CN101410814B - 非易失性存储器的菊花链布置 - Google Patents

非易失性存储器的菊花链布置 Download PDF

Info

Publication number
CN101410814B
CN101410814B CN2007800106485A CN200780010648A CN101410814B CN 101410814 B CN101410814 B CN 101410814B CN 2007800106485 A CN2007800106485 A CN 2007800106485A CN 200780010648 A CN200780010648 A CN 200780010648A CN 101410814 B CN101410814 B CN 101410814B
Authority
CN
China
Prior art keywords
memory devices
volatile memory
daisy chain
interface
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800106485A
Other languages
English (en)
Other versions
CN101410814A (zh
Inventor
金镇祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/496,278 external-priority patent/US20070076502A1/en
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN101410814A publication Critical patent/CN101410814A/zh
Application granted granted Critical
Publication of CN101410814B publication Critical patent/CN101410814B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

一种闪烁存储器系统在系统级封装(SIP)外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路(芯片)的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。

Description

非易失性存储器的菊花链布置
背景技术
【0001】对于诸如闪存卡、数字音视频播放器、手机、USB闪烁驱动器和用于替代HDD的固态盘的消费者应用和移动存储应用，闪烁存储是一项关键的使能技术。随着高密度存储需求的增长，闪烁存储解决方案持续发展以提供产品的更高密度和更低成本。 
【0002】两种常见的闪烁存储解决方案为或非闪烁和与非闪烁。或非闪烁典型地具有较长的擦除和写入时间，但具有全地址和数据接口，从而允许随机存取任意位置。存储器单元可以接近可比的与非闪烁单元的尺寸的两倍。或非闪烁最适用于要求代码存储的随机存取能力的应用。相反，与非闪烁相对于或非闪烁典型地具有更快速的擦除和写入时间、更高的密度和每位更低的成本；但其I/O接口仅允许顺序存取数据，其适于诸如音乐文件和图片文件的数据存储应用。 
【0003】因为多种应用要求对数据的快速、随机存取能力，所以已经结合或非和与非闪烁存储器的优点来开发产品。这样的一种解决方案为具有在单个集成电路(IC)上的嵌入闪烁控制器的与非闪烁存储器。此设备使用与非闪烁阵列以减小的成本与尺寸高速存储数据。此外，控制逻辑响应于外部命令存取和写入闪烁阵列，相比于传统或非闪烁设备的接口，提供具有更高数据存取能力的接口。因此，具有嵌入闪烁控制器的与非闪烁存储器结合了与非闪烁的速度和效率以及或非闪烁的存取能力。 
发明内容
【0004】具有嵌入存储器控制器的闪烁存储器设备存在多种缺陷。在此种设备中，多个元件被组合在单个硅管芯上。典型地，单个管芯中的存储器容量由工艺技术决定，特别是由最小特征尺寸决定。为了增加使用同样工艺技术的存储器容量，一般使用多芯片封装(MCP)。例如，可以在同一封装中集成两个或者四个芯片来提高存储器容量。 
【0005】用于控制存取包含在芯片中的存储器阵列的嵌入控制器典型地将芯片尺寸增加15％到30％。如果在封装中集成多个设备来提高存储器 容量，由于控制器电路在多个设备的每一个上重复，则和存储器控制器电路相关的尺寸开销将变得相当显著。此外，晶片成品率(晶片上生产的可用芯片的数量)趋向于是芯片尺寸的函数。一个或者多个嵌入控制器所需的附加空间增加了芯片尺寸，并且因此可以导致总的晶片成品率的下降。 
【0006】具有嵌入控制器的闪烁存储器的增加的复杂性也可以在产品多样化、开发时间和成本以及设备性能上具有有害影响。相对于分立的闪烁存储器，此设备需要更复杂的电路布局，导致更长的开发周期。此外，由于对设计的修改必须适应于整个芯片，因而也妨碍了产品的重新设计。此设计还可导致性能降低。例如，典型的闪烁存储器要求高压晶体管来容许编程和擦除操作。存储器控制器获益于使用高速晶体管，但是，在单个管芯上实现高压和高速晶体管显著地增加了制造成本。因此，嵌入控制器可以替代使用闪烁存储器所需的高压晶体管，从而降低了控制器的性能。 
【0007】本发明的实施例提供一种存储器系统，该系统克服了与嵌入闪烁存储器和其它设备相关的一些缺陷。所述存储器系统包括以菊花链级联布置的多个非易失性存储器设备，由存储器控制器设备通过经所述菊花链级联发送的命令控制。存储器控制器设备和外部系统接口，并且通过经所述菊花链级联布置的通信来控制存储器设备的读、写和其它操作。在此配置中，所述通信由第一存储器设备接收，并且同任意响应通信一起传递给第二存储器设备。在所述菊花链级联中对于所有存储器设备重复此过程，从而允许所述存储器控制器控制所述菊花链级联中的所述存储器设备。 
【0008】所述存储器系统的其它实施例可以在诸如系统级封装(SIP)外壳的公共支持组件中实现，所述外壳容纳存储器控制器和存储器设备。SIP为单个封装或者模块，包括多个集成电路(芯片)。此处所述的实施例中，SIP中的闪烁存储器控制器被配置用于与外部系统以及所述SIP中的多个存储器设备接口。可选地，所述存储器系统可以在诸如电路板的其它单个形状因素(form-factor)设备中实现。 
【0009】本发明的其它实施例包括单向菊花链级联，通过所述单向菊花链级联，命令和存储数据从控制器单向经存储器设备链发送，并且从菊花链级联中的最后设备返回到控制器。单向级联包括传输与控制操作相关的信号的第一信号路径和传输响应所述控制操作的由多个非易失性存储器设备产生的信号的第二信号路径。可以实现双向菊花链级联，其中，命 令和存储器数据以单个方向经所述存储器设备发送，以相反方向经所述设备返回到控制器。双向菊花链级联还可以包括被配置用于通过所述级联以双向传输信号的链接。命令以及识别特定存储器设备的地址域可以以串行模式经菊花链级联发送。在串行配置中，命令、数据和地址信号可以由公共信号路径传输。 
【0010】本发明的实施例可以作为闪烁存储器系统来实现，其中，所述存储器设备包括闪烁存储器。所述存储器控制器可以执行闪烁控制操作，诸如擦除闪烁存储器的块、编程页面和读取页面。存储器控制器可以包括控制逻辑来提供逻辑地址到每一存储器设备的物理地址的映射。所提供的映射也可以包括操作来提供存储器设备的损耗平衡。存储器控制器也可以通过或非或者其它接口与外部系统通信，并且通过非易失性存储器接口控制多个与非存储器设备。所述存储器控制器设备也可以包括存储器阵列，从而作为主闪烁存储器运行。 
【0011】经所述菊花链级联发送的命令和数据可以伴以相应于多个存储器设备的其中一个的地址。每一个设备通过对所述地址与创建在所述设备上的设备ID比较，以识别所述命令。在接收所述命令之前，所述存储器设备可以响应于经所述菊花链级联发送的相关信号产生设备ID。 
附图说明
【0012】参照附图描述，通过下面的对本发明的示例性实施例的更详细说明，前述内容将更为清楚，附图中，相同标记指代遍及不同图中的相同部分。这些图并非按比例绘制，而是将重点放在说明本发明的实施例。 
图1为现有技术中的具有嵌入闪烁控制器的存储器设备的框图； 
图2为系统级封装(SIP)外壳中的存储器系统的框图，所述存储器系统具有被配置在单向菊花链级联中的多个存储器设备； 
图3为系统级封装(SIP)外壳中的存储器系统的框图，所述存储器系统具有被配置在双向菊花链级联中的多个存储器设备； 
图4A为闪烁存储器控制器的框图； 
图4B为具有CPU的闪烁存储器控制器的框图； 
图5为SIP的框图，所述SIP包括单向菊花链级联配置的主闪烁存储器和多个存储器设备； 
图6为SIP的框图，所述SIP包括双向菊花链级联配置的主闪烁存储器 和多个存储器设备； 
图7为在SIP布局中实现的存储器系统的框图； 
图8为SIP外壳中的存储器系统的框图，所述存储器系统具有被配置在包括多个连接的单向菊花链级联中的多个存储器设备； 
图9为SIP外壳中的存储器系统的框图，所述存储器系统具有被配置在共享公共端口的双向菊花链级联中的多个存储器设备。 
具体实施方式
【0013】以下对本发明的示例性实施例进行描述。 
【0014】图1示出具有闪烁存储器135和嵌入在单个集成电路中的控制逻辑的集成闪烁设备100。所述控制逻辑包括用于和外部系统通信的主机接口110、存储器缓冲器115、状态机125、内部寄存器120和纠错逻辑130，所述状态机125和所述存储器135接口。例如，在读取操作中，内部寄存器120接收来自主机接口110的命令和地址数据。状态机125接收此数据并且根据此读取操作存取所述闪烁存储器135。状态机125接收来自闪烁存储器135的顺序数据，由此获得所请求的数据。在由纠错逻辑130验证之后，所请求的数据被发送给存储器缓冲器115用于发送到外部系统。具有嵌入的控制器的闪烁存储器设备的操作中的其它细节在三星电子公司2005年12月23日公布的“OneNANDTM Specification”1.2版中描述。 
【0015】图2的框图示出系统级封装(SIP)外壳210中的存储器系统200，所述存储器系统200具有被配置在菊花链级联布置中的多个存储器设备230a-n。SIP为包括多个集成电路(芯片)的单个封装或者模块。SIP可以被设计为作为一个独立系统或者系统元件来运行，执行诸如移动电话、个人计算机或者数字音乐播放器的电子系统的许多或者全部功能。芯片在封装或者模块内部可以互相垂直堆叠或者彼此并排水平放置。芯片典型地由封入封装中的导线相连接。选择地，芯片可以使用焊料块来连接，用于以“倒装芯片”技术将它们结合在一起。 
【0016】SIP可以包括安装在同一衬底上的数个电路元件和无源元件。例如，SIP可以包括在专用集成电路(ASIC)中实现的处理器、在分立电路管芯中实现的存储器和与所述电路相关的电阻器和电容器。元件的这样组合使得可以在单个封装中建立完整功能单元，避免增加多个外部元件来产生功能系统的必要。使用SIP设备的设计，由于其降低了SIP外部的系统的复杂 性，特别有用于诸如膝上计算机、MP3播放器和移动电话的空间受限环境中。 
【0017】图2所示的闪烁存储器系统200在SIP外壳210中实现，并且包括闪烁存储器控制器220和多个闪烁存储器设备230a-n。根据SIP结构，闪烁存储器控制器220和闪烁存储器设备230a-n在分立电路管芯(芯片)中实现，并且根据所述设计通过例如封装中封入的导线或者通过倒装芯片连接点相连。闪烁控制器220通过系统接口和诸如计算机系统的外部系统(未示出)通信。系统接口提供闪烁控制器220和外部系统之间的多个信号路径，所述信号路径发送和接收存储器数据、命令、时钟信号和与控制存储器系统200相关的其它信号。 
【0018】响应于与外部系统或者其它指令的通信，闪烁控制器220可以与以单向菊花链级联布置的一个或者多个闪烁存储器设备230a-n通信。在单向菊花链级联配置中，菊花链级联中的每一设备将所接收到的信号和所产生的信号一起发送到后续设备，从而通过这些设备提供单个通信路径235。信号路径235包括设备间的多个链接235a-n，并且因此表示单个来自闪烁控制器220并通过菊花链级联中的闪烁存储器设备230a-n，返回闪烁控制器220的单向通信流。此外，链接235a-n可以是双向的，连接各个设备的驱动器和接收器电路。 
【0019】在此例中，闪烁控制器220通过信号路径235a发送命令和数据信号到菊花链级联中的第一闪烁存储器设备230a(“闪烁存储器A”)。闪烁存储器230a根据所接收的命令响应，所述响应可以包括获取存储的数据、写入数据或者执行其它操作。闪烁存储器230a随后输出和响应相关的任意数据以及接收的命令到下一个存储器设备230b。相反，如果所接收的命令没有寻址到闪烁存储器230a，设备230a输出所接收的命令而不执行其它操作。闪烁存储器230a可以通过将同所述命令相关的地址域与存储在存储器230a的设备识别符进行比较来确定所述命令是否寻址到它。 
【0020】闪烁存储器230b接收来自存储器230a的命令以及存储器230a产生的任意数据。如同在先存储器230a那样，闪烁存储器230b响应于寻址到其的任意命令，并且输出命令及任何产生的数据到下一设备230c。在信号路径235中对于所有设备重复此连续的通信，直到命令被最后的闪烁存储器230n接收。闪烁存储器230n根据命令响应，并且通过信号路径235n输出命令和存储器设备230a-n产生的任何数据到闪烁控制器220。结果，存储器系统200的通信通过信号路径235被发送到菊花链级联中的所有设 备。信号路径235可以包括设备间的一个或者多个引脚或者导线连接，并且可以串行或者并行传输信号。参见美国专利申请NO.11/324,023(“Multiple Independent Serial Link Memory(多个独立串行链接存储器)”)、美国专利申请NO.11/495,278(“Daisy Chain Cascading Devices(菊花链级联设备)”)、美国专利申请NO.11/521,734(“AsynchronousIDGeneration(异步ID生成)”)和美国临时申请NO.60/802,645(“SerialInterconnection of Memory Devices(存储器设备的串行互联)”)，获取关于存储器设备的串行通信和菊花链级联配置的示例性技术。以上申请的全部教导在此处通过引用，就像全部阐明那样被包括在此处。 
【0021】在此例中，存储器系统200包括多个闪烁存储器设备230a-n，以此方式被配置：来自闪烁控制器220的输入信号被传输到第一闪烁设备并且来自最后一个设备230n的输出信号被传输到闪烁控制器220。在示例性实施例中，所有信号(包括来自闪烁控制器220的输入数据和命令)从第一存储器设备230a下行至最后一个存储器设备230n。因此，所有的输入和输出信号在信号路径235上单向传输。输入命令可以包括诸如存储器设备230a-n的其中一个的目标设备的地址。在系统初始化或者上电期间，可以由闪烁控制器220或者闪烁设备230a-n自身为每一闪烁设备230a-n分配特有的设备地址，或者可以经诸如一次性可编程(OTP)阵列的硬件编程预先分配。当闪烁控制器220发布附有目标设备地址的命令时，相应的闪烁设备(设备230a-n的其中之一)执行所接收到的命令。闪烁设备230a-n的其余设备相应于接收到的命令以“旁路”模式运行，传输命令到菊花链级联布置中后续设备，而没有其它操作。 
【0022】通过识别符(ID)生成过程，可以在存储器设备230a-n中的每一个上建立目标设备地址。通过引用全部包括进来的美国专利申请NO.11/521，734“Asynchronous ID Generation(异步ID生成)”，包括在菊花链级联布置中多个存储器设备上产生ID的示例性技术。在一个示例性实施例中，菊花链级联中的每一设备230a-n具有生成电路(未示出)。当控制器220发送“生成ID”命令到设备230a-n时，第一设备230a的生成电路接收来自控制器220的第一值，根据此值生成设备ID。设备ID可以被存储在第一设备230a的寄存器中，并且用来确定命令和地址是否被寻址到设备230a。此生成电路也产生由第一值增量修改的第二值，被第一设备230a传输给后续设备230b。第二设备230b的生成电路根据第二值产生设备ID，并 且传输所修改的值到第三设备230c。重复此过程，直到菊花链级联中的最后一个设备230n建立设备ID。 
【0023】选择地，闪烁设备230a-n可以通过连接每一设备230a-n和闪烁存储器控制器220的信号路径使用设备选择信号(未示出)寻址。在此实施例中，闪烁存储器控制器220可以发送设备选择信号到命令寻址的闪烁设备230a，从而使得设备230a响应并执行所接收的命令。剩余的闪烁设备230b-n不能接收设备选择信号，并且因此传输所接收的命令到菊花链级联布置中的后续设备，而没有其它操作。 
【0024】闪烁存储器为一种非易失性存储器，可以保持所存储的数据，而无需供电源或者频繁刷新操作。在可选实施例中，可以使用其它类型的非易失性存储器来代替一个或多个闪烁存储器设备230a-n，或者可以合并入闪烁设备230a-n中。同样，诸如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的易失性存储器可以合并入闪烁存储器设备230a-n中。此可选实施例也要求控制器220根据存储器的规范操作，或者必需附加或者替代存储器控制器。以下将结合图4详细描述闪烁存储器控制器的操作。 
【0025】图3为图示系统级封装(SIP)外壳310中的存储器系统300的框图，具有被配置在菊花链级联布置中的多个闪烁存储器设备330a-n。存储器系统300相比于图2的系统200，在一定程度上闪烁控制器320和闪烁存储器设备330a-n可以如控制器220和设备230a-n相同的方式配置，如在上文参照图2进行的描述。但是，本系统300的控制器320和设备330a-n经在双向菊花链级联、信号路径334和335中的信号通信，所述信号路径334和335包括在输入输出端口连接设备的多个链接334a-n、335a-n。信号路径334和335表示通信信号流，其来自闪烁控制器320并由信号路径334通过菊花链级联的闪烁存储器设备330a-n，经信号路径335返回到闪烁控制器320。 
【0026】闪烁控制器320通过系统接口与诸如计算机系统的外部系统(未示出)相通信。系统接口提供闪烁控制器320和外部系统之间的多个信号路径，所述信号路径发送和接收存储器数据、命令、时钟信号和与控制存储器系统300相关的其它信号。 
【0027】响应于与外部系统或者其它指令的通信，闪烁控制器320可以与以双向菊花链级联布置的一个或者多个闪烁存储器设备330a-n通信。在此处描述的双向菊花链级联配置中，闪烁控制器320通过信号路径334a发 送命令和数据信号到菊花链级联中的第一闪烁存储器设备330a(“闪烁存储器A”)。菊花链级联中每一闪烁存储器设备330a-n经信号路径334发送接收到的信号到后续的设备，直到菊花链级联中的最后一个设备(“闪烁存储器N”330n)接收到所述信号。 
【0028】每一设备330a-n响应寻址到其的所接收的信号，经信号路径335发送响应的所生成的信号到闪烁控制器320。例如，闪烁控制器可以发送寻址到闪烁存储器设备B330b的“读”命令用于获取存储在此设备上的数据。命令穿过闪烁存储器A330a(经链接334a-b)并且由闪烁存储器B330b接收。闪烁存储器B通过经链接335a-b发送所请求的数据到闪烁控制器320来响应命令。闪烁存储器B也发送命令到闪烁存储器C330c，其又发送命令进一步通过级联到最后一个设备—闪烁存储器N330n。 
【0029】在一些条件下，闪烁控制器320可以为特定命令寻址多于一个存储器设备。进一步对于上述例子，所述命令也可以请求来自闪烁存储器设备C330c的数据。在此情况中，设备可以接收来自闪烁存储器B330b的命令，并且通过经链接335c输出数据以发送所请求的数据到闪烁控制器320。结果，闪烁控制器320可以经信号路径335接收来自闪烁存储器设备B330b和C330c二者的所请求的数据。 
【0030】因此，闪烁存储器控制器320可以通过发送控制和数据信号来控制闪烁存储器设备330a-n，所述控制和数据信号通过设备330a-n以通过双向菊花链级联的第一方向(即，信号路径334)传输，并且通过以经双向菊花链级联的第二方向(即，信号路径335)传输的信号返回响应通信到控制器320。存储器设备330a-n也可以被配置用于返回控制和数据信号到闪烁控制器320，其中，级联中的最后一个设备(闪烁存储器设备330n)通过信号路径335发送控制和数据信号。 
【0031】存储器系统300的双向菊花链级联为每一存储器设备330a-n提供沿着信号路径334、335到菊花链级联中与其相连的设备的入口和出口链接。在可选实施例中，设备可以通过其它配置中的链接相通信。例如，菊花链级联中除了最后一个设备330n以外的存储器设备可以被配置用于传输响应通信到前一的设备。闪烁存储器B330b可以接收来自前一设备330a的命令和数据并传输响应通信返回到前一设备330a，用于由闪烁控制器320接收，而不是(或者附加的)将通信传输到下一设备330c。闪烁存储器B还可以被配置用于在接收诸如高优先权的命令或者数据的某些类型通信时 执行此操作。此配置可以在菊花链级联中的一个或者多个设备中实现，并且可以用于降低存储器系统300中某些操作的延迟。 
【0032】图4A为示例性闪烁存储器控制器400的框图。所述控制器400的实施例可以在单独集成电路管芯上实现，并且用在SIP中作为参见上述和下述的图2、3、8和9中的各自的存储器系统200、300、800和900的闪烁存储器控制器220、320、820和920。控制器400也可以被嵌入到闪烁存储器芯片中，控制器400和存储器作为主闪烁存储器操作，所述主闪烁存储器可以被实现作为参见下述图5和图6的各自的存储器系统500和600的主闪烁存储器520和620。 
【0033】闪烁存储器控制器400可以执行专用于控制闪烁存储器设备的部分或者全部操作。例如，典型的闪烁存储器被读取和编程到包括预定数量存储器位的单独页面，并且在包括多个页面的块中被擦除。相应于这些操作的命令可以被存储到闪烁存储器，以便由设备控制器所获取。单独页面存取与非(NAND)闪烁存储器。所获取的页面还可以被复制到诸如随机存取存储器(RAM)的外部存储器，在该页面中的专用数据在此被获取。一些写入和存取操作也可以在闪烁存储器设备本身中执行，因此，消除了闪烁存储器控制器400所需的一些功能性。 
【0034】闪烁存储器控制器400包括系统接口480、控制逻辑410和闪烁存储器接口490。系统接口480适用于与外部主机系统通信，并且可以被配置为或非闪烁接口或者其它存储器设备所用的接口，其它存储器设备诸如双倍数据率(DDR)动态随机存取存储器(DRAM)、RAMBUS DRAM接口、串行ATA(SATA)接口、IEEE1394、MMC接口或者通用串行总线(USB)。选择地，系统接口480可以与控制逻辑410分开定位，实现为一个单独设备，或者位于与闪烁控制器400通信的系统内部。 
【0035】控制逻辑410包括缓冲器RAM420；模式、定时和数据控制425；内部寄存器430和纠错码(ECC)逻辑435。控制逻辑410分别经系统接口480和闪烁存储器接口490与外部系统和闪烁存储器设备通信。缓冲器RAM420提供用于与系统接口480入口和出口数据处理的内部缓冲器。内部寄存器430可以包括地址寄存器、命令寄存器、配置寄存器和状态寄存器。模式、定时和数据控制425可以由状态机驱动，所述状态机接收来自闪烁存储器接口490、ECC逻辑435、内部寄存器430和缓冲器RAM420的输入。ECC逻辑435针对模式、定时和数据控制425提供错误检测和纠正。
【0036】闪烁存储器接口490为用于同菊花链级联布置中的一个或者多个闪烁存储器设备通信的物理闪烁接口。美国临时申请NO.60/839,329(“NAND Flash Memory Device(与非闪烁存储器设备)”)中描述示例性闪烁接口，其通过全文引用在此处作为整体提出。此外，闪烁存储器接口490和控制逻辑410可以被配置为控制与非闪烁存储器设备，同时在上述系统接口480提供或非DRAM或者其它接口。因此，闪烁存储器控制器400可以用作“混合”控制器，通过在或非或者其它接口与外部主机系统通信来提供对与非闪烁存储器的控制。 
【0037】闪烁存储器控制器400，如在本发明的实施例中实现的，可以用作系统控制器，通过经级联发送的命令和数据控制存储器设备。这些命令和数据由设备控制器在每一存储器设备(未示出)所接收，其又执行响应控制各自存储器阵列的命令的算法。 
【0038】控制逻辑410可以提供文件存储器管理，如图4B的闪烁控制495中所示。文件存储器管理提供逻辑地址到物理地址的映射，确定所请求数据的物理地址。映射还可以包括算法，用于分配和再分配存储在设备的数据以提高性能或者执行损耗平衡。 
【0039】在示例性的“读”操作中，闪烁存储器控制器400在系统接口480接收来自外部主机系统(未示出)的数据请求。数据请求指示存储器控制器400所控制的一个或者多个存储器设备上存储的数据的逻辑地址。控制逻辑410确定相应的物理地址。通过闪烁存储器接口490，控制器400通过存储器设备的级联发出伴有所请求数据的物理地址的“读命令”。目标存储器设备执行“读”算法用于获取所请求的数据，其可以包括装载页面到设备页面缓冲器。目标存储器设备在闪烁存储器接口490传输所请求的数据到闪烁存储器控制器400。控制逻辑410验证所接收的数据并且在纠错码(ECC)模块435中纠正错误。控制逻辑410随后装载所请求的数据到缓冲器RAM420，其经系统接口480被传输到外部主机系统。 
【0040】编程操作与上述的读操作相似，其中，闪烁存储器控制器400从外部主机系统接收将要存储到一个或者多个存储器设备的数据。控制逻辑410基于一个或者多个数据映射、分配和损耗平衡方案，确定存储数据的物理地址。给定物理地址，闪烁存储器控制器400通过存储器设备的级联传输“编程命令”以及数据和确定的物理地址。目标存储器设备装载数据到页面缓冲器并且初始化“编程”算法来写入数据到由存储器控制器400确定的物 理地址。这个写入操作之后，目标设备发出“编程验证”信号用于指示写入是否成功。目标存储器设备重复“编程”和“编程验证”循环，直到“编程验证”指示成功的写入操作。 
【0041】在如上所述的控制多个级联存储器设备中，存储器控制器400使用的通信协议不同于控制单个存储器设备或者多点布置中的多个设备的协议。例如，在选择目标存储器设备时，存储器控制器400必须发出相应于存储器设备的地址。此地址(或者前述目标设备ID)可以被集成到控制命令的结构中，从而使得级联中的特定设备被选择。 
【0042】图4B的框图描述第二示例性闪烁存储器控制器401，其可以被配置在上述参见闪烁控制器400所述的一个或者多个配置中。闪烁控制器401可以与控制器400的不同之处在于，其包括中央处理单元(CPU)470，可以用在更复杂的任务中。 
【0043】除了上述参见图4A所描述的元件，闪烁存储器控制器401包括晶体振荡器(Xtal)476，其提供与时钟发生器和控制块相连的基准时钟信号。时钟发生器和控制块475向CPU 470、闪烁控制器495和系统接口465提供各种时钟信号。CPU 470通过公共总线485和其它分系统通信。RAM和ROM电路496也连接到公共总线485，其中，RAM提供缓冲器存储器并且ROM存储可执行代码。闪烁控制器495包括物理闪烁接口、ECC块以及文件和存储器管理块。通过物理闪烁接口存取闪烁设备。ECC块检查和纠正来自闪烁设备的所存取的数据。文件和存储器管理块提供逻辑到物理地址的转换、损耗平衡算法和其它功能。 
【0044】图5为封装在SIP外壳中的另一示例性存储器系统500的框图。系统包括封装在SIP外壳中的多个设备，所述外壳容纳主闪烁存储器设备520和沿着信号路径535配置在单向菊花链级联中的多个闪烁存储器设备530a-n。信号路径535包括连接设备的多个链接535a-n。主闪烁存储器设备520在链接535a发送命令和数据到第一存储器设备530a，并且在链接535n接收来自菊花链级联中最后一个存储器设备530n的响应通信。 
【0045】系统500可以包括参见上述图2和图3的系统200、300所描述的特征。主闪烁存储器520包括与闪烁存储器一起嵌入单个集成电路管芯上的闪烁存储器控制器。嵌入的闪烁控制器可以包括上述的参见图4A-B的闪烁控制器400、401的特征。主闪烁设备520通过系统接口和外部系统通信，并且控制配置在单向菊花链级联中的闪烁存储器设备530a-n。此外，主 闪烁控制器也控制其内部闪烁存储器，从而提供由外部系统所用的附加存储器。因此，通过使用主闪烁存储器520而不是分立的闪烁存储器控制器，使得可以在封装于SIP外壳510中的存储器系统500中获得更高的存储器容量。 
【0046】图6为SIP外壳610中的可选闪烁存储器系统600的框图，系统600具有主闪烁存储器620，用于控制多个闪烁存储器设备620a-n。所述设备沿着包括连接所述设备的链接634a-n、635a-n的信号路径634、635被配置在双向菊花链级联中。系统600可以包括上述关于图2、3和5的系统200、300和500中所描述的特征。 
【0047】图7为在SIP布局中实现的示例性存储器系统700的框图。所述系统包括多个芯片，包括以垂直堆叠装配于线路板750上并且容纳在SIP外壳710中的存储器控制器720和多个存储器设备730a-c。SIP外壳710可以包括用于在四周封装系统元件的密封介质或者树脂，从而提供硬封装将元件固定在其中。芯片720、730a-c由同样封装在外壳710中的导线735连接。选择地，芯片720、730a-c也可以根据设计约束在外壳710中被彼此水平并排放置，或者可以使用焊料块连接来将它们以“倒装芯片”技术结合在一起。 
【0048】存储器设备730c通过多个端子(例如，端子755)连接到线路板750，设备730c可以通过所述端子发送和接收信号。端子755被连接到线路板750相对表面上的外部端子(例如，端子745)，使得能够与外部系统通信。类似地，存储器控制器720可以通过包括连接到端子740的导线735的信号路径与外部系统通信，端子740又连接到一个或者多个外部端子745。 
【0049】图7的框图提供在SIP外壳710中实现的存储器系统700的示例性例子。如上所述的系统700的元件和连接可以根据特定实施例的设计需求被不同配置。例如，图2、3、5、6、8和9的存储器系统200、300、500、600、800和900可以实现为与图7的系统700类似的存储器系统。从而，此存储器系统提供容纳存储器控制器和菊花链级联布置中的多个存储器设备的SIP外壳，所述控制器通过级联控制所述存储器设备。 
【0050】系统级封装(SIP)是可以实现存储器系统200、300、500、600、800和900的单个形状因素的实施例的一个例子。存储器系统也可以在其它合适设备或者公共支持组件中实现，其中，元件存储器控制器和存储器设备被配置用于与外部系统通信。例如，存储器系统可以实现为电路板，诸如存储卡，其中控制器和存储器设备包括耦合至所述板的芯片，并且经由电路板上的信号路径通信。
【0051】图8为SIP外壳810中的存储器系统800的框图，所述存储系统800具有被配置在包括多个连接的单向菊花链级联中的多个存储器设备830a-n。闪烁控制器820通过经包括每一存储器设备830a-n之间的链接的信号路径834、835传输的命令来控制设备830a-n。所述配置类似于图2的系统200的配置，但不同的是，设备830a-n的每一个由两个单向路径连接而不是一个。存储器系统也可以包括上述参见图2和3的系统200、300所描述的特征，包括寻址多个闪烁存储器设备830a-n的闪烁控制器820。在该实施例中，闪烁控制器820通过链接834a发送的命令和数据通过信号路径834由链接834a-d被传输。响应于命令的数据通过包括链接835b-n的信号路径835被传输，并且由闪烁控制器820接收。闪烁控制器发送的命令和数据也可以经链接835n返回到闪烁控制器。因此，包括单向菊花链级联的信号路径835被分为专用于传输来自闪烁控制器820的命令和数据的第一路径834a-d(上部)和专用于传输存储器设备830a-n的每一个产生的响应数据的第二路径830b-n(下部)。 
【0052】在可选实施例中，存储器系统800可以适用于实现上述的主闪烁存储器。在此情况中，闪烁控制器820可以使用主闪烁存储器替代，如参见图5所述的那样来控制闪烁存储器设备830a-n。 
【0053】图9为SIP外壳910中的存储器系统900的框图，所述系统900具有配置在双向菊花链级联共享通用输入/输出端口的多个存储器设备930a-n。闪烁控制器920通过经包括每一存储器设备930a-n之间的链接的信号路径935传输的命令来控制设备930a-n。所述配置类似于图3的系统300的配置，但不同的是，链接935b-n的每一个为单个双向链接而不是两个单向链接。所述链接935b-n可以被连接到每一设备930a-n的通用输入/输出端口，从而使得能够通过每一链接935b-n进行双向通信。闪烁控制器920发送的命令和数据通过信号路径935a-n被传输到每一存储器设备930a-n。响应于命令的数据也通过信号路径935b-n被传输，并且被传输到链接935a处的闪烁控制器。因此双向菊花链级联可以在包括共享通用输入/输出端口的多个链接935a-n的信号路径935上使用。 
【0054】在可选实施例中，存储器系统900可以适用于实现上述的主闪烁存储器。在此情况中，闪烁控制器920可以使用主闪烁存储器替代，如参见图6所述的那样来控制闪烁存储器设备930a-n。 
【0055】虽然本发明已经参照其示例实施例特别显示与描述，但本领 域的普通技术人员应当理解到在不脱离所附权利要求所要保护的本发明范围的情况下可以在形式与细节上进行的各种变化。

Claims (33)

1.一种非易失性存储器系统，包括：
菊花链级联布置中的多个非易失性存储器设备；和
非易失性存储器控制器设备，其配置为与外部系统接口，并且通过经菊花链级联布置的通信来控制该多个非易失性存储器设备的每一个的操作，
所述多个非易失性存储器设备被配置在双向菊花链级联中，所述双向菊花链级联包括第一方向的第一单向菊花链信号路径，和与所述第一方向相反的第二方向的第二单向菊花链信号路径，
其中，一个或者多个非易失性存储器设备被进一步配置用于：通过前一非易失性存储器设备接收某类型的通信；提供对所接收的某类型的通信的响应；传输所述响应到所述前一非易失性存储器设备用于由所述非易失性存储器控制器设备接收。
2.权利要求1的系统，其中，所述双向菊花链级联布置包括多个链接，所述链接的每一个被配置为用于通过所述级联沿两个方向中的各个方向传输信号。
3.权利要求1的系统，其中，至少一个信号路径通过所述菊花链级联布置以串行配置传输信号。
4.权利要求3的系统，其中，所述至少一个信号路径包括传输命令、数据和地址信号的信号路径。
5.权利要求1的系统，其中，所述多个非易失性存储器设备包括由所述存储器控制器设备控制的闪烁存储器。
6.权利要求1的系统，其中，所述存储器控制器设备包括外部系统接口和非易失性存储器接口，所述外部系统接口被配置为用于与外部系统通信，并且所述存储器接口耦合到所述多个非易失性存储器设备的至少一个。
7.权利要求1的系统，其中，所述存储器控制器设备还包括非易失性存储器。
8.权利要求1的系统，其中，所述多个非易失性存储器设备的每一个和所述存储器控制器设备在公共支持组件中实现。
9.权利要求8的系统，其中，所述多个非易失性存储器设备的每一个和所述存储器控制器设备在封装于系统级封装（SIP）外壳中的分立芯片中实现。
10.权利要求8的系统，其中，所述多个非易失性存储器设备和所述存储器控制器设备在耦合到电路板的分立芯片中实现。
11.权利要求1的系统，其中，所述控制器设备通过经所述菊花链级联布置发送地址来寻址所述多个非易失性存储器设备中的一个，所述多个非易失性存储器设备中的至少一个存储器设备将所述地址与存储在所述多个非易失性存储器设备的每一个中的设备识别符（ID）比较。
12.权利要求11的系统，其中，所述多个非易失性存储器设备的每一个响应所述存储器控制器设备和所述多个非易失性存储器设备之间的通信产生设备ID。
13.权利要求11的系统，其中，所述存储器控制器设备通过菊花链级联布置与所述地址一起发送命令，所述地址相应于所述多个非易失性存储器设备中的一个的设备ID。
14.权利要求1的系统，其中，所述多个非易失性存储器设备包括与非闪烁存储器，并且所述非易失性存储器控制器通过或非接口与所述外部系统接口。
15.权利要求1的系统，其中，所述非易失性存储器控制器包括控制逻辑，用于提供逻辑地址到物理地址的映射。
16.权利要求15的系统，其中，所述控制逻辑被配置用于提供损耗平衡。
17.一种用于控制非易失性存储器系统的方法，所述方法包括：
接收从外部系统到非易失性存储器控制器设备的通信；
通过第一方向的第一单向菊花链信号路径，从所述非易失性存储器控制器设备发送和所述通信相关的命令到多个非易失性存储器设备中的一个，并且
通过与所述第一方向相反的第二方向的第二单向菊花链信号路径，在所述非易失性存储器控制器接收来自所述多个非易失性存储器设备中的一个的作为所述命令的响应的数据，
其中，在一个或者多个非易失性存储器设备处：通过前一非易失性存储器设备接收某类型的通信；提供对所接收的某类型的通信的响应；传输所述响应到所述前一非易失性存储器设备用于由所述非易失性存储器控制器设备接收。
18.权利要求17的方法，其中，通过传输数据和地址信号中的至少一个的信号路径，传输所述命令。
19.权利要求17的方法，其中，所述多个非易失性存储器设备包括由所述存储器控制器设备控制的闪烁存储器。
20.权利要求17的方法，其中，所述存储器控制器设备包括外部系统接口和非易失性存储器接口，所述外部系统接口被配置用于与外部系统通信，并且所述存储器接口耦合到所述多个非易失性存储器设备的至少一个。
21.权利要求17的方法，其中，所述存储器控制器设备还包括非易失性存储器。
22.权利要求17的方法，其中，所述多个非易失性存储器设备的每一个和所述存储器控制器设备在封装于系统级封装（SIP）外壳中的分立芯片中实现。
23.权利要求17的方法，其中，所述多个非易失性存储器设备和所述存储器控制器设备在耦合到电路板的分立芯片中实现。
24.权利要求17的方法，还包括通过经所述菊花链级联布置发送地址来寻址所述多个非易失性存储器设备的其中之一，所述多个非易失性存储器设备中的至少一个存储器设备将所述地址与存储在所述多个非易失性存储器设备的每一个中的设备识别符（ID）比较。
25.权利要求24的方法，还包括响应于与所述存储器控制器设备和所述多个非易失性存储器设备的另一个中的至少一个的通信，在所述多个非易失性存储器设备的每一个产生设备ID。
26.权利要求24的方法，还包括通过菊花链级联布置与所述地址一起发送所述命令，所述地址相应于所述多个非易失性存储器设备的其中之一的设备ID。
27.一种非易失性存储器系统，包括：
与外部系统通信的接口；
控制装置，其配置为用于响应于通过所述接口同外部系统的通信来控制多个非易失性存储器设备；和
多个非易失性存储器设备，用于响应所接收的来自于所述控制装置的命令来存储数据，所述多个非易失性存储器设备被配置在菊花链级联布置中，
所述多个非易失性存储器设备被配置在双向菊花链级联中，所述双向菊花链级联包括第一方向的第一单向菊花链信号路径，和与所述第一方向相反的第二方向的第二单向菊花链信号路径，
其中，一个或者多个非易失性存储器设备被进一步配置用于：通过前一非易失性存储器设备接收某类型的通信；提供对所接收的某类型的通信的响应；传输所述响应到所述前一非易失性存储器设备用于由所述控制装置接收。
28.权利要求27的非易失性存储器系统，还包括：
存储器，包含逻辑地址到所述存储器设备的物理地址的映射。
29.权利要求28的非易失性存储器系统，其中，所述控制装置还被配置为在多个非易失性存储器设备中提供损耗平衡。
30.权利要求27的非易失性存储器系统，还包括连接到所述菊花链级联布置中的多个非易失性存储器设备的非易失性存储器。
31.权利要求27的非易失性存储器控制器，其中，所述控制装置还被配置为与命令一起发送与所述多个非易失性存储器设备的其中之一相关的地址。
32.权利要求27的非易失性存储器系统，其中，所述控制装置还被配置为用于响应所述命令接收来自所述多个非易失性存储器设备的其中一个的数据。
33.权利要求27的非易失性存储器系统，其中，所述接口是或非接口、MMC接口、SD接口、ATA接口、USB接口和IEEE1394接口的其中之一。
CN2007800106485A 2006-03-28 2007-03-26 非易失性存储器的菊花链布置 Expired - Fee Related CN101410814B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US78771006P 2006-03-28 2006-03-28
US60/787,710 2006-03-28
US11/496,278 2006-07-31
US11/496,278 US20070076502A1 (en) 2005-09-30 2006-07-31 Daisy chain cascading devices
US83953406P 2006-08-23 2006-08-23
US60/839,534 2006-08-23
US11/639,375 2006-12-14
US11/639,375 US20070165457A1 (en) 2005-09-30 2006-12-14 Nonvolatile memory system
PCT/CA2007/000488 WO2007109888A1 (en) 2006-03-28 2007-03-26 A daisy chain arrangement of non-volatile memories

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310261739.3A Division CN103714841A (zh) 2006-03-28 2007-03-26 非易失性存储器的菊花链布置

Publications (2)

Publication Number Publication Date
CN101410814A CN101410814A (zh) 2009-04-15
CN101410814B true CN101410814B (zh) 2013-07-17

Family

ID=38540751

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310261739.3A Pending CN103714841A (zh) 2006-03-28 2007-03-26 非易失性存储器的菊花链布置
CN2007800106485A Expired - Fee Related CN101410814B (zh) 2006-03-28 2007-03-26 非易失性存储器的菊花链布置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310261739.3A Pending CN103714841A (zh) 2006-03-28 2007-03-26 非易失性存储器的菊花链布置

Country Status (8)

Country Link
US (2) US20070165457A1 (zh)
EP (3) EP2348510A1 (zh)
JP (2) JP5189072B2 (zh)
KR (2) KR101314893B1 (zh)
CN (2) CN103714841A (zh)
CA (1) CA2644593A1 (zh)
TW (1) TW201433921A (zh)
WO (1) WO2007109888A1 (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US20080113525A1 (en) * 2006-11-15 2008-05-15 Sandisk Il Ltd. Compact solid state drive and processor assembly
US7853727B2 (en) 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7650459B2 (en) * 2006-12-21 2010-01-19 Intel Corporation High speed interface for non-volatile memory
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US8010710B2 (en) * 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
US7728619B1 (en) * 2007-03-30 2010-06-01 Cypress Semiconductor Corporation Circuit and method for cascading programmable impedance matching in a multi-chip system
US20080301355A1 (en) * 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
US20080306723A1 (en) * 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US20090063786A1 (en) * 2007-08-29 2009-03-05 Hakjune Oh Daisy-chain memory configuration and usage
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
WO2009079014A1 (en) * 2007-12-18 2009-06-25 President And Fellows Of Harvard College Nand implementation for high bandwidth applications
US9495116B2 (en) * 2007-12-26 2016-11-15 Sandisk Il Ltd. Storage device coordinator and a host device that includes the same
US20090182977A1 (en) * 2008-01-16 2009-07-16 S. Aqua Semiconductor Llc Cascaded memory arrangement
US7983051B2 (en) * 2008-04-09 2011-07-19 Apacer Technology Inc. DRAM module with solid state disk
US20110235260A1 (en) * 2008-04-09 2011-09-29 Apacer Technology Inc. Dram module with solid state disk
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
WO2010041093A1 (en) * 2008-10-09 2010-04-15 Federico Tiziani Virtualized ecc nand
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
KR101687038B1 (ko) * 2008-12-18 2016-12-15 노바칩스 캐나다 인크. 에러 검출 방법 및 하나 이상의 메모리 장치를 포함하는 시스템
US8060453B2 (en) * 2008-12-31 2011-11-15 Pitney Bowes Inc. System and method for funds recovery from an integrated postal security device
US8055936B2 (en) * 2008-12-31 2011-11-08 Pitney Bowes Inc. System and method for data recovery in a disabled integrated circuit
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
US8832353B2 (en) * 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
US8132045B2 (en) * 2009-06-16 2012-03-06 SanDisk Technologies, Inc. Program failure handling in nonvolatile memory
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
US8966208B2 (en) 2010-02-25 2015-02-24 Conversant Ip Management Inc. Semiconductor memory device with plural memory die and controller die
US8582382B2 (en) * 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8463959B2 (en) * 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
US8582373B2 (en) 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8793419B1 (en) * 2010-11-22 2014-07-29 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
CN102183548B (zh) * 2011-03-16 2013-02-27 复旦大学 一种基于菊花链回路设计的定位失效凸点的方法
US9390049B2 (en) * 2011-06-03 2016-07-12 Micron Technology, Inc. Logical unit address assignment
CN102436426A (zh) * 2011-11-04 2012-05-02 忆正存储技术（武汉）有限公司 一种内嵌式存储器及内嵌式存储系统
US8825967B2 (en) * 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
US8797799B2 (en) * 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
US8954825B2 (en) * 2012-03-06 2015-02-10 Micron Technology, Inc. Apparatuses and methods including error correction code organization
KR20130107841A (ko) * 2012-03-23 2013-10-02 삼성전자주식회사 메모리 시스템
US9391047B2 (en) 2012-04-20 2016-07-12 International Business Machines Corporation 3-D stacked and aligned processors forming a logical processor with power modes controlled by respective set of configuration parameters
US9569402B2 (en) 2012-04-20 2017-02-14 International Business Machines Corporation 3-D stacked multiprocessor structure with vertically aligned identical layout operating processors in independent mode or in sharing mode running faster components
CN102662383B (zh) * 2012-05-29 2014-11-19 张二浩 用于控制链条系统的控制链条实现方法
CN202677849U (zh) * 2012-06-04 2013-01-16 旭丽电子(广州)有限公司 携带式储存装置
US8804452B2 (en) * 2012-07-31 2014-08-12 Micron Technology, Inc. Data interleaving module
JP6166517B2 (ja) * 2012-09-04 2017-07-19 ラピスセミコンダクタ株式会社 電子機器およびアドレス設定方法
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
US9779138B2 (en) 2013-08-13 2017-10-03 Micron Technology, Inc. Methods and systems for autonomous memory searching
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US9600183B2 (en) * 2014-09-22 2017-03-21 Intel Corporation Apparatus, system and method for determining comparison information based on memory data
US10216678B2 (en) * 2014-10-07 2019-02-26 Infineon Technologies Ag Serial peripheral interface daisy chain communication with an in-frame response
KR102291806B1 (ko) * 2015-04-20 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
JP2017045415A (ja) * 2015-08-28 2017-03-02 株式会社東芝 メモリシステム
TWI612788B (zh) * 2015-12-21 2018-01-21 視動自動化科技股份有限公司 具有鏈結匯流排的通訊系統
US20170187894A1 (en) * 2015-12-28 2017-06-29 Kabushiki Kaisha Toshiba System and method for print job forwarding
US10057209B2 (en) * 2016-07-28 2018-08-21 Qualcomm Incorporated Time-sequenced multi-device address assignment
KR20180034778A (ko) 2016-09-27 2018-04-05 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치로의 바이패스 경로를 제공하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 그것을 이용하여 통신하는 방법
US10381327B2 (en) * 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US10572344B2 (en) * 2017-04-27 2020-02-25 Texas Instruments Incorporated Accessing error statistics from DRAM memories having integrated error correction
JP6978670B2 (ja) 2017-12-07 2021-12-08 富士通株式会社 演算処理装置および演算処理装置の制御方法
CN109101451A (zh) * 2018-07-12 2018-12-28 比飞力（深圳）科技有限公司 芯片串联电路、计算设备及通信方法
EP3694173B1 (en) 2019-02-08 2022-09-21 Palantir Technologies Inc. Isolating applications associated with multiple tenants within a computing platform
CN112286842B (zh) * 2019-07-22 2023-07-04 苏州库瀚信息科技有限公司 用于存储器控制器与存储器设备互连的总线
US11397694B2 (en) 2019-09-17 2022-07-26 Micron Technology, Inc. Memory chip connecting a system on a chip and an accelerator chip
US11163490B2 (en) 2019-09-17 2021-11-02 Micron Technology, Inc. Programmable engine for data movement
US11416422B2 (en) 2019-09-17 2022-08-16 Micron Technology, Inc. Memory chip having an integrated data mover

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085A (en) * 1849-02-06 Hoisting apparatus
EP0179605B1 (en) * 1984-10-17 1992-08-19 Fujitsu Limited Semiconductor memory device having a serial data input circuit and a serial data output circuit
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
US4730308A (en) * 1985-10-04 1988-03-08 International Business Machines Corporation Interface between a computer bus and a serial packet link
JPS62152050A (ja) * 1985-12-26 1987-07-07 Nec Corp 半導体メモリ
JPS63113624A (ja) * 1986-10-30 1988-05-18 Tokyo Electric Co Ltd 電子秤のプリンタインタ−フエ−ス
WO1990010903A1 (en) * 1989-03-15 1990-09-20 Oki Electric Industry Co., Ltd. Serial data receiving circuit
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5204669A (en) * 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5319598A (en) * 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5249270A (en) * 1991-03-29 1993-09-28 Echelon Corporation Development system protocol
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
KR950000761B1 (ko) * 1992-01-15 1995-01-28 삼성전자 주식회사 직렬 입력신호의 동기회로
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JP3088180B2 (ja) * 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
JPH0793219A (ja) * 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5596724A (en) * 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5812796A (en) * 1995-08-18 1998-09-22 General Magic, Inc. Support structures for an intelligent low power serial bus
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR0170723B1 (ko) * 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH09231740A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体記憶装置
US5938750A (en) * 1996-06-28 1999-08-17 Intel Corporation Method and apparatus for a memory card bus design
US5941974A (en) * 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR100272037B1 (ko) * 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
GB2329792A (en) * 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
JPH1166841A (ja) * 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
US6253292B1 (en) * 1997-08-22 2001-06-26 Seong Tae Jhang Distributed shared memory multiprocessor system based on a unidirectional ring bus using a snooping scheme
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
US6102963A (en) * 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
GB2339044B (en) * 1998-03-02 2003-06-04 Lexar Media Inc Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6085290A (en) * 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
GB2368415B (en) * 1998-07-21 2002-10-30 Seagate Technology Llc Improved memory system apparatus and method
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP2000149564A (ja) * 1998-10-30 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
KR100284742B1 (ko) * 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
JP3853537B2 (ja) * 1999-04-30 2006-12-06 株式会社日立製作所 半導体メモリファイルシステム
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
US6680904B1 (en) * 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6442098B1 (en) * 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
US7181635B2 (en) * 2000-03-13 2007-02-20 Analog Devices, Inc. Method for placing a device in a selected mode of operation
US6535948B1 (en) * 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US6754807B1 (en) * 2000-08-31 2004-06-22 Stmicroelectronics, Inc. System and method for managing vertical dependencies in a digital signal processor
US6317352B1 (en) 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) * 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
US6718432B1 (en) * 2001-03-22 2004-04-06 Netlogic Microsystems, Inc. Method and apparatus for transparent cascading of multiple content addressable memory devices
US6732221B2 (en) * 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
JP4148136B2 (ja) * 2001-07-25 2008-09-10 ソニー株式会社 インタフェース装置
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6763426B1 (en) * 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
JP3916953B2 (ja) * 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
JP4204226B2 (ja) * 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
US6799235B2 (en) * 2002-01-02 2004-09-28 Intel Corporation Daisy chain latency reduction
US6958940B2 (en) * 2002-02-28 2005-10-25 Renesas Technology Corp. Nonvolatile semiconductor memory device capable of realizing optimized erasing operation in a memory array
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
KR100456596B1 (ko) * 2002-05-08 2004-11-09 삼성전자주식회사 부유트랩형 비휘발성 기억소자의 소거 방법
US7073022B2 (en) * 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7062601B2 (en) * 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) * 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
CA2396632A1 (en) * 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) * 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
US7032039B2 (en) * 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US7085958B2 (en) * 2003-01-17 2006-08-01 International Business Machines Corporation System and method for isolating a faulty switch, storage device or SFP in a daisy-chained configuration
US7069370B2 (en) * 2003-01-31 2006-06-27 Toshiba Corporation USB memory storage apparatus with integrated circuit in a connector
CN100444141C (zh) * 2003-05-13 2008-12-17 先进微装置公司 通过串行内存互连以将主机连接至内存模块的系统与方法
JP4547923B2 (ja) * 2003-08-14 2010-09-22 コニカミノルタホールディングス株式会社 インクジェット記録装置
US7149823B2 (en) * 2003-08-29 2006-12-12 Emulex Corporation System and method for direct memory access from host without processor intervention wherein automatic access to memory during host start up does not occur
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US7779212B2 (en) * 2003-10-17 2010-08-17 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
US7243205B2 (en) * 2003-11-13 2007-07-10 Intel Corporation Buffered memory module with implicit to explicit memory command expansion
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US7152138B2 (en) * 2004-01-30 2006-12-19 Hewlett-Packard Development Company, L.P. System on a chip having a non-volatile imperfect memory
KR100559736B1 (ko) 2004-09-22 2006-03-10 삼성전자주식회사 메모리 시스템, 그 테스트 방법 및 이를 수행하기 위한메모리 모듈 및 허브
KR100597473B1 (ko) * 2004-06-11 2006-07-05 삼성전자주식회사 메모리 모듈의 테스트 방법 및 이를 수행하기 위한 메모리모듈의 허브
US7254663B2 (en) * 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
US8375146B2 (en) * 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
US7669027B2 (en) * 2004-08-19 2010-02-23 Micron Technology, Inc. Memory command delay balancing in a daisy-chained memory topology
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP4406339B2 (ja) * 2004-09-21 2010-01-27 株式会社東芝 コントローラ、メモリカード及びその制御方法
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US7334070B2 (en) * 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
JP2008530683A (ja) * 2005-02-11 2008-08-07 サンディスク アイエル リミテッド Ｎａｎｄフラッシュメモリ・システム・アーキテクチャ
US20070005831A1 (en) * 2005-06-30 2007-01-04 Peter Gregorius Semiconductor memory system
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7496777B2 (en) * 2005-10-12 2009-02-24 Sun Microsystems, Inc. Power throttling in a memory system
US7523282B1 (en) * 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
US8364861B2 (en) 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7546410B2 (en) * 2006-07-26 2009-06-09 International Business Machines Corporation Self timed memory chip having an apportionable data bus
US7721130B2 (en) * 2006-11-27 2010-05-18 Qimonda Ag Apparatus and method for switching an apparatus to a power saving mode
US7650459B2 (en) * 2006-12-21 2010-01-19 Intel Corporation High speed interface for non-volatile memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface

Also Published As

Publication number Publication date
WO2007109888A1 (en) 2007-10-04
EP2348510A1 (en) 2011-07-27
CN103714841A (zh) 2014-04-09
EP1999601A1 (en) 2008-12-10
KR101365827B1 (ko) 2014-02-20
JP5575856B2 (ja) 2014-08-20
KR20090007280A (ko) 2009-01-16
EP1999601A4 (en) 2009-04-08
JP2009531746A (ja) 2009-09-03
US20100030951A1 (en) 2010-02-04
CA2644593A1 (en) 2007-10-04
KR101314893B1 (ko) 2013-10-04
CN101410814A (zh) 2009-04-15
EP2031516A2 (en) 2009-03-04
KR20130073991A (ko) 2013-07-03
JP2013037712A (ja) 2013-02-21
EP2031516A3 (en) 2009-07-15
US20070165457A1 (en) 2007-07-19
TW201433921A (zh) 2014-09-01
JP5189072B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
CN101410814B (zh) 非易失性存储器的菊花链布置
US9159380B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US8134852B2 (en) Bridge device architecture for connecting discrete memory devices to a system
CN106648954B (zh) 包括片上错误校正码电路的存储器件和系统
US20220269432A1 (en) Apparatus with combinational access mechanism and methods for operating the same
US10050017B2 (en) Semiconductor apparatus and semiconductor system including the same
CN110444237B (zh) 半导体器件
US10340255B2 (en) Semiconductor apparatus and semiconductor system including the same
TWI448901B (zh) 非揮發性記憶體系統及控制非揮發性記憶體系統之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20160326