TWI423033B - 可串接之序列匯流排卡裝置及其管理方法及串接方法 - Google Patents

可串接之序列匯流排卡裝置及其管理方法及串接方法 Download PDF

Info

Publication number
TWI423033B
TWI423033B TW098144140A TW98144140A TWI423033B TW I423033 B TWI423033 B TW I423033B TW 098144140 A TW098144140 A TW 098144140A TW 98144140 A TW98144140 A TW 98144140A TW I423033 B TWI423033 B TW I423033B
Authority
TW
Taiwan
Prior art keywords
command
sequence
serial bus
bypass
bus bar
Prior art date
Application number
TW098144140A
Other languages
English (en)
Other versions
TW201122832A (en
Inventor
Yuan Heng Sun
Yeu Horng Shiau
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098144140A priority Critical patent/TWI423033B/zh
Priority to US12/761,347 priority patent/US8417864B2/en
Publication of TW201122832A publication Critical patent/TW201122832A/zh
Application granted granted Critical
Publication of TWI423033B publication Critical patent/TWI423033B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

可串接之序列匯流排卡裝置及其管理方法及串接方法
本發明係有關於一種具有時脈的序列匯流排裝置的串接裝置以及串接裝置之管理方法,特別是有關於一種可串接並管理多個具有時脈的序列匯流排裝置的串接裝置的系統及其方法。
隨著科技的進步,可移除式電子裝置或稱序列匯流排裝置例如資料儲存裝置或輸入輸出裝置被廣泛使用在主機裝置例如嵌入式系統或電子裝置中,例如手持式或可攜式電子裝置包括MID、NetBook、個人數位助理(PDA)、平板電腦、UMPC、個人電腦(PC)或筆記型電腦等等,用以擴充主機裝置的功能。舉例來說,可插入一具有定位功能之全球定位系統(GPS)模組的可移除式裝置於主機上,使得主機可具有定位功能。
序(串)列匯流排裝置(例如記憶卡)與主機(例如手機)之間係透過一匯流排介面例如序列週邊介面(Serial Peripheral Interface,SPI)、SD、MMC匯流排介面進行資料的傳輸,此匯流排介面具有一時脈信號以及一晶片選擇信號,當晶片選擇信號被致能時,手機便可依據時脈信號來對記憶卡進行存取。
然而,這些序列匯流排裝置需連接於主機的插槽(slot)中,且每一個插槽可容納單一序列匯流排裝置。一般而言,主機上僅提供一個插槽,因此往往只插入單一序列匯流排裝置(例如一張記憶卡)後就無法再擴充。
美國專利公開號字第2006/0277333號中揭露了一種可串接另一可攜式資料儲存裝置的可攜式資料儲存裝置,此可攜式資料儲存裝置係採用通用序列匯流排(USB)介面,USB匯流排介面無須串列時脈信號,利用解封包的方式,由封包中解出一位址資訊,再利用位址資訊控制對應的可攜式輸出入裝置(I/O device)和資料儲存裝置,達到控制兩個或兩個以上可攜式輸出入裝置和資料儲存裝置的目的。然而,通用序列匯流排(USB)介面並不具有時脈信號以及晶片選擇信號,因此不適用於具有時脈信號以及晶片選擇信號的序列匯流排裝置例如SPI匯流排介面。
另一種常用的方式為將匯流排的資料線以及時脈線共用,而將其晶片選擇線分開,再以晶片選擇線選取個別的序列匯流排裝置。然而,如此需要多個插槽才可以同時支援多種可移除式電子裝置,造成硬體成本增加。再者,既有的電子可攜式裝置中因為所有空間只能夠放置一個插槽,多加入多個插槽也是不可能的。
有鑑於此,本發明提供一種可串接另一序列匯流排裝置之序列匯流排裝置以及這些串接裝置的管理方法。
本發明實施例提供一種可串接之序列匯流排裝置,適用於耦接於一主機裝置以及一另一序列匯流排裝置之間。其中,主機裝置具有一序列匯流排介面。裝置包括一第一連接介面、一第二連接介面以及一旁路模組。第一連接介面係用以耦接主機裝置之序列匯流排介面。第二連接介面係用以耦接另一序列匯流排裝置。旁路模組係耦接至序列匯流排介面之一晶片選擇信號線以及第二連接介面,依據來自主機裝置之一命令,選擇性地旁路或非旁路該晶片選擇信號。當晶片選擇信號係非旁路時,旁路模組將晶片選擇信號傳送至序列匯流排裝置,從而使得主機裝置使用序列匯流排裝置所提供之一第一功能。當晶片選擇信號係旁路時,旁路模組透過第二連接介面,將晶片選擇信號傳送至另一序列匯流排裝置,從而使得主機裝置使用另一序列匯流排裝置所提供之一第二功能。其中,主機裝置、序列匯流排裝置以及另一序列匯流排裝置係共用序列匯流排介面中之一串(序)列時脈信號線以及至少一資料線。
本發明實施例另提供一種管理方法,用以管理串接之至少一第一序列匯流排裝置以及一第二序列匯流排裝置。其中,第一序列匯流排裝置係耦接至一主機裝置,第二序列匯流排裝置係耦接至該第一序列匯流排裝置,並且該第一序列匯流排裝置以及該第二序列匯流排裝置分別具有一以串列時脈為基礎之序列匯流排介面。管理方法包括下列步驟。首先,主機裝置送出一命令至第一序列匯流排裝置,要求第一序列匯流排裝置回傳裝置的識別碼。其後,第一序列匯流排裝置依據命令回傳第一序列匯流排裝置之第一裝置的識別碼後,主機再次送出一命令至該第一序列匯流排裝置,並設定對應該設備的相對位址識別碼(RCA:relative card address)給該設備在其介面控制器內的暫存器。其中,第一序列匯流排裝置依據該命令以及該第一序列匯流排裝置之介面控制器內的暫存器內的值做比較,判斷是否等於儲存於在第一序列匯流排裝置相對位址的識別碼(RCA),用以決定是否旁路該晶片選擇選擇信號。當命令係為一既定命令且命令中之識別碼係與第一識別碼相符時,第一序列匯流排裝置將晶片選擇信號旁路至第二序列匯流排裝置,致使第二匯流排裝置致能一第二功能。當命令係非既定命令且命令中之識別碼係與第一識別碼相符時,致使第一序列匯流排裝置致能一第一功能。
本發明實施例另提供一種串接方法,適用於具有一串(序)列時脈之一第一序列匯流排裝置,用以串接具有時脈之至少一第二序列匯流排裝置。其中,第一序列匯流排裝置以及第二序列匯流排裝置分別具有一第一以及第二旁路模組,每一該等旁路模組具有至少一輸入端以及一第一輸出端以及一第二輸出端,方法包括:提供一第一連接介面,用以連接至一主機裝置,其中主機裝置傳送一命令並提供一晶片選擇信號以及一串(序)列時脈信號;以及提供一第二連接介面,用以連接至第二序列匯流排裝置。其中,第一旁路模組之輸入端係用以接收晶片選擇信號,其第一輸出端係耦接至一第一功能模組用以執行一第一功能,其第二輸出端係耦接至第二旁路模組之輸入端。其中,當主機裝置送出之命令係為一既定命令時,第一旁路模組旁路晶片選擇信號,並將晶片選擇信號透過第二輸出端傳送至第二旁路模組以執行第二序列匯流排裝置提供之一第二功能。而當主機裝置送出之命令係非既定命令時,第一旁路模組致能第一功能模組以執行該第一功能。
本發明上述方法可以透過程式碼方式收錄於實體媒體中。當程式碼被機器載入且執行時,機器變成用以實行本發明之裝置。
為使本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。
第1圖顯示依據本發明實施例之可串接之序列匯流排裝置100。如第1圖所示,序列匯流排裝置100(第一序列匯流排裝置)係耦接於主機裝置10以及另一序列匯流排裝置200(第二序列匯流排裝置)之間,其中,序列匯流排裝置200與序列匯流排裝置100的架構係相似。舉例來說,主機裝置10係可為任何具有時脈的序列匯流排介面的電子裝置,例如可攜式電子裝置(如個人數位助理(PDA)、NetBook、MID)。序列匯流排裝置100至少包括一第一連接介面110、一介面控制單元120、一旁路模組130、一功能模組140以及一第二連接介面150。第一連接介面110係耦接至主機裝置10的匯流排介面或插槽(slot)12,用以接收主機裝置10送出的命令/資料,或傳送資料至主機裝置10。匯流排介面12具有一晶片選擇線CS、一串列時脈信號線SERIAL CLOCK(SCK)以及至少一資料線例如資料線DATA_I/MISO(Master in slave out)以及DATA_O/MOSI(Master out slave in),分別用以提供一晶片選擇信號、一時脈信號以及至少一資料信號(例如一命令)。第一連接介面110係為一序列匯流排介面,其具有一晶片選擇線CS、一串列時脈信號線SERIAL CLOCK(SCK)以及至少一資料線例如DATA_I/MISO以及DATA_O/MOSI。操作時,當序列匯流排裝置100收到晶片選擇信號時,將於晶片選擇線CS的下降緣信號且串列時脈信號線SCK為上升緣時,至匯流排上去接收資料或送出資料至匯流排。舉例來說,序列匯流排裝置100可於晶片選擇線CS上的下降緣信號且串列時脈信號線SERIAL CLOCK(SCK)為上升緣時傳送或接收匯流排的資料。第一連接介面110可為任何具有時脈的序列匯流排介面,例如序列週邊介面(Serial Peripheral Interface,SPI)像是SD介面或MMC介面等等。
介面控制單元120係耦接於旁路模組130、功能模組140以及匯流排介面(例如第1圖中的串列時脈信號線SCK以及資料線DATA_I/MISO以及DATA_O/MOSI),用以透過匯流排介面接收主機裝置10送出的資料,並分析接收資料的內容,再根據分析結果控制旁路模組130的輸出,致使旁路模組130選擇性地旁路或非旁路主機裝置10送出的晶片選擇信號。旁路模組130係耦接至介面控制單元120以及功能模組140,用以致能(enable)或失能(disable)功能模組140。功能模組140用以於接收到旁路模組130送出的晶片選擇信號時,執行一特定功能。舉例來說,功能模組140係為一輸入輸出功能模組例如一無線相容認證(WiFi)模組、一藍芽模組、一全球定位系統(GPS)模組、Zigbee、照相模組、3G或WLAN無線通訊模組、行動電視收發模組或其它輸出入(I/O)裝置模組等,或一資料儲存模組例如大容量儲存裝置,但不限於此。
第二連接介面150係類似於第一連接介面110,用以連接另一序列匯流排裝置200。於一實施例中,第一連接介面110係為一公連接介面(male connector),而第二連接介面150係為一母連接介面(female connector),反之亦可。序列匯流排裝置200的架構係相似於序列匯流排裝置100。第一連接介面110與第二連接介面150可以是MMC/SD系列(STD/Mini/Micro)。
其中,當晶片選擇信號係非旁路時,旁路模組130將晶片選擇信號傳送至序列匯流排裝置100,致能功能模組140,從而使得主機裝置10可以使用序列匯流排裝置100中的功能模組140所提供的第一功能。當晶片選擇信號係旁路時,旁路模組130透過第二連接介面150,將晶片選擇信號傳送至序列匯流排裝置200,從而使得主機裝置10可以使用序列匯流排裝置200所提供的一第二功能。
類似地,序列匯流排裝置200至少包括一第一連接介面210、一介面控制單元220、一旁路模組230、一功能模組240以及一第二連接介面250。於一實施例中,功能模組140與功能模組240係可用以執行相同功能例如兩者皆為可用於執行資料儲存功能的儲存裝置,而於另一實施例中,功能模組140與功能模組240係可用以執行不同功能的裝置,例如功能模組140可用以執行一第一功能(例如資料儲存功能),而功能模組240可用以執行一第二功能(例如I/O功能,如GPS、Wifi功能等等)。
其中,第一連接介面210的晶片選擇信號線CS係耦接至序列匯流排裝置100的旁路模組130的一輸出端。
其中,主機裝置10、序列匯流排裝置100以及另一序列匯流排裝置200係共用序列匯流排介面中的時脈信號線以及資料線,因此主機裝置所傳送的命令可廣播至序列匯流排裝置100以及另一序列匯流排裝置200。
介面控制單元120更包括一位址暫存器(Relative Address Register,RAR)122,用以儲存相應於序列匯流排裝置100的相對位址識別碼。類似地,介面控制單元220更包括一位址暫存器222,用以儲存相應於序列匯流排裝置200的相對位址識別碼。
當接收到主機裝置10傳送的晶片選擇信號時,介面控制單元120由資料線中接收命令,並擷取接收命令中的相對位址識別碼資料,將擷取到的相對位址識別碼資料與位址暫存器122所儲存的位址識別碼進行比對。若命令中的相對位址識別碼資料與位址暫存器122所儲存的識別碼相符合時,介面控制單元120便致使旁路模組130致能功能模組140,使得功能模組140執行相應接收命令的操作。舉例來說,介面控制單元120可接收的命令包括一初始化命令INITIAL、一旁路命令BYPASS、一非旁路命令NON-BYPASS、一中斷命令INT以及一回復命令RESUME。回復命令RESUME係用以重置所有的序列匯流排裝置,亦即第一序列匯流排裝置100以及第二序列匯流排裝置200,使其先變成閒置(idle)狀態,再經初始化後變成待機(stand-by)狀態,最後所有裝置再回復至NON-BYPASS狀態。關於各種狀態的描述將詳細說明於下。初始化命令INITIAL係用以初始化第一序列匯流排裝置100以及第二序列匯流排裝置200。非旁路命令NON-BYPASS用以指示旁路模組130將晶片選擇信號CS傳送至功能模組140以致能第一功能。旁路命令BYPASS係用以指示旁路模組130將晶片選擇信號CS傳送至序列匯流排裝置200。用以指示旁路模組130將晶片選擇信號傳送至序列匯流排裝置200以致能第二功能。反之,若命令中的相對位址識別碼資料與位址暫存器122所儲存的位址識別碼不相符時,表示並非要給序列匯流排裝置100的命令,因此序列匯流排裝置100便忽略此命令,不做任何處理。中斷命令INT係用以於新的序列匯流排裝置插入時,執行一中斷處理程序以初始化此新插入的序列匯流排裝置。關於中斷命令INT與中斷處理程序的細節將詳細說明於下。
當介面控制單元120接收到一既定命令例如旁路命令BYPASS且命令中的相對位址識別碼資料與位址暫存器122所儲存的位址識別碼相符合時,介面控制單元120指示旁路模組130將晶片選擇信號旁路,將晶片選擇信號旁路至序列匯流排裝置200,致使序列匯流排裝置200致能功能模組240執行第二功能。當命令係非既定命令(例如非旁路命令NON-BYPASS)且命令中的相對位址識別碼資料與位址暫存器122所儲存的位址識別碼相符合時,介面控制單元120指示旁路模組130致使功能模組140執行第一功能。其中,旁路模組130更依據主機裝置10送出的命令,選擇性地將晶片選擇信號CS旁路(bypass)或非旁路,用以致能或失能功能模組140。當晶片選擇信號CS係旁路時,旁路模組130透過第二連接介面150,將晶片選擇信號CS傳送至序列匯流排裝置200,以致能序列匯流排裝置200中的功能模組240。當晶片選擇信號CS係非旁路時,旁路模組130將晶片選擇信號CS傳送至第一序列匯流排裝置100,以致能第一序列匯流排裝置100中的第一功能模組140。
第2圖顯示一依據本發明實施例之狀態機300之示意圖。依據本發明實施例之狀態機300可執行於如第1圖所示的第一序列匯流排裝置100以及第二序列匯流排裝置200。如第2圖所示,狀態機300包括4個狀態,分別為重置狀態340、初始化狀態310、非旁路狀態320以及旁路狀態330。當第一序列匯流排裝置100開啟時或被重置時,第一序列匯流排裝置100接收到主機裝置10送出的初始化命令INITIAL,使得第一序列匯流排裝置100的狀態從閒置(idle)狀態變為待機(standby)狀態,此時第一序列匯流排裝置100由重置狀態340變成初始化狀態310。於初始化狀態310下,當接收到主機裝置10送出的非旁路命令NON_BYPASS時,第一序列匯流排裝置100的狀態變為非旁路狀態320。當於初始化狀態310下接收到主機裝置10送出的旁路命令BYPASS時,第一序列匯流排裝置100的狀態變為旁路狀態330。當第一序列匯流排裝置100處於非旁路狀態320時,指示旁路模組130不將晶片選擇信號CS旁路,致使功能模組140致能。於非旁路狀態320下,若接收到旁路命令BYPASS時,第一序列匯流排裝置100的狀態變為旁路狀態330,當接收到回復命令RESUME時,則所有匯流排上的裝置含第一序列與第二序列裝置100、200的狀態回復為重置狀態340,之後,經初始化後從重置狀態340變為初始化狀態310。最後,所有匯流排裝置於初始化完成後變為非旁路狀態320。
當第一序列匯流排裝置100處於旁路狀態330時,介面控制單元120指示旁路模組130將功能模組140失能並致使晶片選擇信號CS旁路。晶片選擇信號CS將旁路至下一級,亦即將晶片選擇信號CS傳送至第二序列匯流排裝置200。於旁路狀態330下,若接收到非旁路命令NON_BYPASS時,第一序列匯流排裝置100的狀態變為非旁路狀態320,而若接收到回復命令RESUME時,第一序列與第二序列匯流排裝置100、200的狀態回復為重置狀態340。
以下列舉一實施例,用以說明依據本發明之串接方式以及其管理方法,然而本發明並不限於此。
第3A圖顯示依據本發明實施例之序列匯流排裝置之串接方式示意圖。
於本實施例中,旁路模組係為一解多工器或其他一對多解碼電路,解多工器具有一組輸入、兩組輸出以及控制端,輸入端用以接收晶片選擇信號,其中一組輸出連接功能模組,一組輸出連接至第二介面,控制端用來選擇將晶片選擇信號輸出至兩組中的其中一組。舉例來說,若控制端為0時,可將晶片選擇信號輸出至功能模組,使得功能模組致能,執行一第一功能;反之,若控制端為1時,可旁路晶片選擇信號,將晶片選擇信號輸出至第二介面。操作時,控制端可由介面控制單元依據接收到的命令來加以控制。
如第3A圖所示,序列匯流排裝置A’(第一序列匯流排裝置)係透過其連接介面I11連接至主機裝置A,序列匯流排裝置B’(第二序列匯流排裝置)係透過其連接介面I21連接至序列匯流排裝置A’,而序列匯流排裝置C’(第三序列匯流排裝置)係透過其連接介面I31連接至序列匯流排裝置B’。序列匯流排裝置A’、B’以及C’的匯流排上的時脈信號線(SCK)CLK以及資料線MISO、MOSI係彼此是獨立的,但所有的線連接在一起成為一個序列匯流排,而序列匯流排裝置B’的匯流排上的晶片選擇線CS係透過連接介面I21連接於裝置A’的第一旁路模組的輸出,序列匯流排裝置C’的匯流排上的晶片選擇線CS係透過連接介面I31連接於裝置B’的第二旁路模組的輸出。
於一實施例中,當有新的序列匯流排裝置插入時,主機裝置10會收到一個裝置插入的中斷要求INT,其後再對所有序列匯流排裝置執行一中斷處理程序來重新初始化並設定所有序列匯流排裝置。
第4圖顯示另一依據本發明實施例之狀態機400之示意圖。依據本發明實施例之狀態機400可執行於所有的序列匯流排裝置。如第4圖所示,狀態機400包括5個狀態,分別為重置狀態(R)540、初始化狀態(I)510、非旁路狀態(N)520、旁路狀態(B)530以及中斷狀態(INT)550。狀態機400係類似於狀態機200,差別在於狀態機400多了一中斷狀態(INT)550以及虛線部分表示中斷命令INT(interrupt),故其細節不在此贅述。
請參照第3A圖,當第三序列匯流排裝置C’插入第二序列匯流排裝置B’時,第三序列匯流排裝置C’利用中斷命令INT(interrupt)發出中斷要求信號到主機裝置10。之後,於信號線CS/MISO均為高準位(high)時,主機裝置10將收到此信號,並對中斷信號有所反應,發出重置命令RESET至串列匯流排上所有裝置,致使串列匯流排上所有裝置相應於重置命令,從目前其它狀態變成重置狀態340、經初始化後,從重置狀態340、初始化狀態310,最後變為非旁路狀態320。詳細的中斷處理程序請參見以下說明。
第5圖顯示依據本發明實施例之中斷處理程序之操作時序圖。如第5圖所示,信號線CS、HOST、SCK、Cmd/MOSI、Interrupt/MISO分別表示晶片選擇信號、主機裝置A、時脈信號以及資料線的變化情形。其中,CS的每個波形時間是不固定的,每個SCK的次數也不是固定的,Host/Cmd(MOSI)/Response(MISO/Interrupt)的位元組(byte)數也是不固定的,可依Cmd或Response需求改變其長度。於以下實施例中,命令SX、NX與BX分別表示主機裝置對序列匯流排裝置X所下的初始化命令、非旁路命令與旁路命令,而命令sXa、nXa與bXa係用以表示序列匯流排裝置X回應給主機裝置的回應(ack)命令,分別表示序列匯流排裝置X於初始化狀態(s)、非旁路狀態(n)與旁路狀態(b)的完成命令,其中a(ack)表示回應,n(non-ack)表示不回應。舉例來說,於本實施例中,命令S1、N1分別表示主機裝置A對序列匯流排裝置A’所下的初始化命令與非旁路命令,而命令s2a與n2a與bXa則表示序列匯流排裝置B’於初始化狀態(s)與非旁路狀態(n)回應給主機裝置A的回應命令。
請同時參照第3A圖、第4圖與第5圖,當第三序列匯流排裝置C’插入第二序列匯流排裝置B’時,於時間週期T1’,信號線MISO為高準位,第三序列匯流排裝置C’發出中斷命令INT(interrupt)信號到主機裝置10(Host)。
當信號線CS/MISO均為高準位,於時間週期T1’與T2之間時,主機裝置10收到中斷信號並產生反應,發出重置命令INT_Rx,致使串列匯流排上所有裝置皆從目前的其它狀態變成重置/閒置狀態340。
於時間週期T3’,主機裝置10發出(“S1”)初始化命令。
之後,於時間週期T4’,第一序列匯流排裝置A’的狀態從重置/閒置(R)狀態540變為初始化/待機(S)狀態510,此時第一序列匯流排裝置A’回應S1a的信號給主機裝置A,用以告知主機裝置A,序列匯流排裝置A’已收到並完成執行完成初始化命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(N1)非旁路命令。
於時間週期T4’,第一序列匯流排裝置A’接收到非旁路命令,致使其狀態從初始/待機(S)狀態510變為非旁路狀態520。
於時間週期T5’,第一序列匯流排裝置A’回應N1a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置A’已收到並執行完成非旁路命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(B1)旁路命令。
於時間週期T6’,於主機裝置A發出(B1)命令後,第一序列匯流排裝置A’的狀態從非旁路(N)狀態520變為旁路(B)狀態530,此時第一序列匯流排裝置A’回應B1a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置A’已收到並執行完成旁路命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(S2)初始化命令。
於時間週期T7’,於主機裝置A發出(S2)命令後,第二序列匯流排裝置B’的狀態從重置/閒置(idle)狀態540變為初始/待機(S)狀態510,此時第二序列匯流排裝置B’回應S2a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置B’已收到並執行完成初始化命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(N2)非旁路命令。
於時間週期T8’,於主機裝置A發出(N2)命令後,第二序列匯流排裝置B’的狀態從初始/待機(S)狀態510變為非旁路狀態520。此時,第二序列匯流排裝置B’回應N2a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置B’已收到並執行完成非旁路命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(B2)旁路命令。
於時間週期T9’,於主機裝置A發出(B2)命令後,第二序列匯流排裝置B’的狀態從非旁路(N)狀態520變為旁路(B)狀態530,此時第二序列匯流排裝置B’回應B2a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置B’已收到旁路命令完成並回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(S3)初始化命令。
於時間週期T10’,於主機裝置A發出(S3)命令後,第三序列匯流排裝置C’的狀態從重置/閒置(idle)狀態540變為初始/待機(S)狀態510,此時第三序列匯流排裝置C’回應S3a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置C’已收到並執行完成初始化命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(N3)非旁路命令。
於時間週期T11’,於主機裝置A發出(N3)命令後,第三序列匯流排裝置C’的狀態從初始/待機(S)狀態510變為非旁路(N)狀態520,此時第三序列匯流排裝置C’回應N3a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置C’已收到並執行完成非旁路命令且回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(B3)旁路命令。
於時間週期T12’,於主機裝置A發出(B3)命令後,第三序列匯流排裝置C’的狀態從非旁路(N)狀態520變為旁路(B)狀態530,此時第三序列匯流排裝置C’回應B3a的信號給主機裝置A,告知主機裝置A,序列匯流排裝置C’已收到並執行旁路命令完成。序列匯流排裝置C’執行旁路命令BYPASS時,因在計時時間內沒有收到回應的ack信號,表示此時已無下一級的裝置,因此,序列匯流排裝置C’回應non-ack信號B3n給主機裝置A,意謂已無下一級的裝置需要初始化,也就是說,所有裝置皆已初始化完成。當主機裝置A接收到回應的non-ack信號之後,主機裝置A便接著準備將所有裝置設回非旁路(N)狀態520,於是發出(N3)非旁路命令。
於時間週期T13’,於主機裝置A發出(N3)命令後,第三序列匯流排裝置C’的狀態從旁路狀態530變為非旁路(N)狀態520,並回應N3a的信號給主機裝置A,以告知主機裝置A,序列匯流排裝置C’已收到並完成非旁路命令的執行並回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(N2)非旁路命令。
於時間週期T14’,於主機裝置10發出(N2)命令後,第二序列匯流排裝置B’的狀態從旁路(B)狀態530變為非旁路(N)狀態520,此時第二序列匯流排裝置B’回應N2a的信號給主機裝置A,以告知主機裝置A,序列匯流排裝置B’已收到並完成非旁路命令的執行並回應ack信號給主機裝置A。當主機裝置A接收到回應的ack信號之後,主機裝置A發出(N1)非旁路命令。
於時間週期T15’,於主機裝置A發出(N1)非旁路命令後,第一序列匯流排裝置A’的狀態從旁路狀態530變為非旁路(N)狀態520,此時第一序列匯流排裝置A’回應N1a的信號給主機裝置A,以告知主機裝置A,序列匯流排裝置A’已收到並完成非旁路命令的執行並回應ack信號給主機裝置A。主機裝置A接收到回應的ack信號之後,表示所有裝置皆已設定完成,主機裝置A便接著發出N1_F(Non_ByPass_Finish_For_All_Sys)命令,通知整個中斷處理程序已完成。
於時間週期T16’,所有裝置接收到主機裝置A所發出的N1_F(Non_ByPass_Finish_For_All_Sys)命令,表示整個中斷處理程序結束。
以下列舉一實施例,用以說明依據本發明之串接方式以及其管理方法,然而本發明並不限於此。
於本實施例中,假設序列匯流排裝置A’、B’以及C’分別可執行一無線通訊功能、一GPS定位功能、一資料儲存功能,並且裝置A’、B’以及C’係如第3A圖所示的方式串接在一起。假設所有裝置已經完成重置與初始化後,因此其狀態將由閒置狀態變成待機狀態(如第2圖所示)。
第3B圖顯示依據第3A圖之實施例之操作時序圖,用以說明由主機裝置發出命令至串接的最後一個序列匯流排裝置的變化情形。如第3B圖所示,信號線CS、Host(A)、SCK以及Cmd/MOSI分別表示晶片選擇信號、主機裝置A、時脈信號以及資料線的變化情形。其中,CS的每個波形時間是不固定的,每個SCK的次數也不是固定的,Host/Cmd(MOSI)/Response(MISO/Interrupt)的位元組(byte)數是不固定的,可依Cmd或Response需求改變其長度。
首先,於第一時間點T1,裝置A’由主機裝置A接收”NON-BYPASS”命令,使其狀態由待機狀態變成非旁路狀態,表示第一旁路模組(第一解多工器)不會將CS信號旁路,亦即第一功能模組將被啟動以接收來自主機裝置A的命令或回覆主機裝置A的要求。因此,主機裝置A可透過第一功能模組進行無線通訊。
接著,於第二時間點T2,裝置A’由主機裝置A接收”BYPASS”命令,使其狀態由非旁路狀態變成旁路狀態,表示第二旁路模組(第二解多工器)會將CS信號旁路,亦即第一功能模組的無線通訊功能將被關閉,之後第一功能模組就不會做任何動作。同時,第一旁路模組會將CS信號傳送至串接的下一級的匯流排裝置B’。
於第三時間點T3,裝置B’由主機裝置A接收”NON-BYPASS”命令,使其狀態由待機狀態變成非旁路狀態,表示第二旁路模組(第二解多工器)不會將CS信號旁路,亦即第二功能模組將被啟動以接收來自主機裝置A的命令或回覆主機裝置A的要求。因此,主機裝置A可透過第二功能模組執行GPS定位功能。
接著,於第四時間點T4,裝置B,由主機裝置A接收”BYPASS”命令,使其狀態由非旁路狀態變成旁路狀態,表示第二旁路模組會將CS信號旁路,亦即第二功能模組的定位功能將被關閉,之後第二功能模組就不會做任何動作。同時,第二旁路模組會將CS信號傳送至串接的下一級的匯流排裝置C’。
於第五時間點T5,裝置C’由主機裝置A接收”NON-BYPASS”命令,使其狀態由待機狀態變成非旁路狀態,表示第三旁路模組(第三解多工器)不會將CS信號旁路,亦即第三功能模組將被啟動以接收來自主機裝置A的命令或回覆主機裝置A的要求。因此,主機裝置A可透過第三功能模組執行資料的存取。
最後,於第六時間點T6,所有裝置A’、B’以及C’接收到回復命令RESUME,使其狀態由非旁路/旁路狀態回到待機狀態,使得所有裝置可以依據後續的命令繼續執行對應的動作。
因此,可以藉由旁路晶片選擇信號的方式,控制每一個串接的序列匯流排裝置,並分別使用每個序列匯流排裝置所提供之功能。
本發明之方法,或特定型態或其部份,可以以驅動程式的型態包含於實體媒體,如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體,其中,當驅動程式被機器,如電腦安裝載入且執行時,此機器變成用以參與本發明之裝置。本發明之方法與裝置也可以以程式碼型態透過一些傳送媒體,如電線或電纜、光纖、或是任何傳輸型態進行傳送,其中,當程式碼被機器,如電腦接收、載入且執行時,此機器變成用以參與本發明之裝置。當在一般用途處理器實作時,程式碼結合處理器提供一操作類似於應用特定邏輯電路之獨特裝置。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...主機裝置
12...匯流排介面
CS...晶片選擇線
CLK、SCK...時脈信號線
DATA_I、DATA_O、Cmd/MISO、Interrupt/MOSI...資料線
100...序列匯流排裝置
110...第一連接介面
120...介面控制單元
122...位址暫存器
130...旁路模組
140...功能模組
150...第二連接介面
200...序列匯流排裝置
210...第一連接介面
220...介面控制單元
222...位址暫存器
230...旁路模組
240...功能模組
250...第二連接介面
300...狀態機
310-340...狀態
INITIAL、BYPASS、NON-BYPASS、RESUME...命令
A...主機裝置
A’、B’、C’...序列匯流排裝置
I0、I11、I12、I21、I22、I31、I32...連接介面
400...狀態機
510-550...狀態
T1-T6、T1’-T16’...時間點
SX、NX、BX、sXa、nXa、bXa、INT、INT_Rx、N1_F...命令
第1圖係顯示一依據本發明實施例之可串接之序列匯流排裝置。
第2圖係顯示一依據本發明實施例之狀態機之示意圖。
第3A圖係顯示一依據本發明實施例之序列匯流排裝置之串接方式示意圖。
第3B圖係顯示一依據第3A圖之實施例之操作時序圖。
第4圖係顯示另一依據本發明實施例之狀態機400之示意圖。
第5圖係顯示依據本發明實施例之中斷處理程序之操作時序圖。
10...主機裝置
12...匯流排介面
CS...晶片選擇線
CLK...時脈信號線
DATA_I、MISO、DATA_O、MOSI...資料線
100...序列匯流排裝置
110...第一連接介面
120...介面控制單元
122...位址暫存器
130...旁路模組
140...功能模組
150...第二連接介面
200...序列匯流排裝置
210...第一連接介面
220...介面控制單元
222...位址暫存器
230...旁路模組
240...功能模組
250...第二連接介面

Claims (24)

  1. 一種可串接之序列匯流排卡裝置(card device),適用於耦接於一主機裝置以及一另一序列匯流排卡裝置之間,其中該主機裝置具有一序列匯流排介面,該可串接之序列匯流排卡裝置包括:一第一連接介面,用以耦接該主機裝置之該序列匯流排介面;一第二連接介面,用以耦接該另一序列匯流排卡裝置;以及一旁路模組,耦接至該序列匯流排介面之一晶片選擇線以及該第二連接介面,依據該主機裝置送出之一命令,旁路或非旁路一晶片選擇信號;其中當該晶片選擇信號係非旁路時,該旁路模組將該晶片選擇信號傳送至該可串接之序列匯流排卡裝置,從而使得該主機裝置使用該可串接之序列匯流排卡裝置所提供之一第一功能;以及當該晶片選擇信號係旁路時,該旁路模組透過該第二連接介面,將該晶片選擇信號傳送至該另一序列匯流排卡裝置,從而使得該主機裝置使用該另一序列匯流排卡裝置所提供之一第二功能,其中該可串接之序列匯流排卡裝置與該另一序列匯流排卡裝置均為安全數位(Secure Digital,SD)卡,且其中該可串接之序列匯流排卡裝置與該另一序列匯流排卡裝置的大小實質上相等且位置可互換且當該另一序列匯流排卡裝置插入該可串接的序列匯流 排卡裝置或一又一序列匯流排卡裝置插入至該另一序列匯流排卡裝置時,有一中斷(interrupt)信號傳送至該主機裝置以便通知該主機裝置。
  2. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該主機裝置、該可串接之序列匯流排卡裝置以及該另一序列匯流排卡裝置係共用該序列匯流排介面中之一串列時脈信號線以及至少一資料線。
  3. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,更包括一介面控制單元,用以分析該主機裝置送出之該命令,並依據分析結果,對該旁路模組送出旁路或非旁路該晶片選擇信號。
  4. 如申請專利範圍第3項所述之可串接之序列匯流排卡裝置,其中該介面控制單元更包括一暫存器,用以儲存該可串接之序列匯流排裝置對應之一位置識別碼,其中該介面控制單元更比對該暫存器中之該位置識別碼以及該命令中之一位置識別碼的相關資料,用以判斷是否處理該命令。
  5. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,更包括一功能模組,用以執行該第一功能,其中該功能模組係於接收到該旁路模組送出之該晶片選擇信號時,執行該第一功能。
  6. 如申請專利範圍第5項所述之可串接之序列匯流排卡裝置,其中該功能模組包含一無線模組、一藍芽模組、一全球定位系統(GPS)模組、一資料儲存模組或任何具有序列匯流排的輸出入裝置。
  7. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該命令包括一回復(RESUME)命令,用以重置該可串接之序列匯流排裝置上的所有裝置。
  8. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該命令包括一初始化(INITIAL)命令,用以逐一初始化該可串接之序列匯流排裝置上的所有裝置。
  9. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該命令包括一非旁路(NON-BYPASS)命令,用以指示該旁路模組致能該第一功能。
  10. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該命令包括一旁路(BYPASS)命令,用以指示該旁路模組將該晶片選擇信號傳送至該另一序列匯流排卡裝置以致能該第二功能。
  11. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該命令包括一中斷(INT)命令,用以於一第三序列匯流排裝置插入至該另一序列匯流排卡裝置時,通知該主機裝置來重新設定所有序列匯流排卡裝置。
  12. 如申請專利範圍第11項所述之可串接之序列匯流排卡裝置,其中該主機裝置更於接收到該中斷命令後,重新初始化並依序重新設定所有序列匯流排裝置。
  13. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該第一連接介面係為一符合於安全數位(SD)介面/多媒體卡(MultiMedia Card,MMC)介面標準的公連接器,而該第二連接介面係為一符合於安全數位介面/多媒體卡介面標準的母連接器。
  14. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該可串接之序列匯流排裝置之序列匯流排介面係為一序列週邊介面(Serial Peripheral Interface,SPI)。
  15. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該可串接之序列匯流排卡裝置與該另一序列匯流排卡裝置係為具有一序列週邊介面(SPI)之輸出入裝置或儲存裝置。
  16. 如申請專利範圍第1項所述之可串接之序列匯流排卡裝置,其中該主機裝置係為一可攜式電子裝置。
  17. 一種管理方法,用以管理串接之至少一第一序列匯流排裝置以及一第二序列匯流排裝置,其中該第一序列匯流排裝置係耦接至一主機裝置,該第二序列匯流排裝置係耦接至該第一序列匯流排裝置,並且該第一序列匯流排裝置以及該第二序列匯流排裝置分別具有一以串列時脈為基礎之序列匯流排介面,該管理方法包括下列步驟:傳送一晶片選擇信號至該第一序列匯流排裝置;該主機裝置送出一第一命令至該第一序列匯流排裝置,要求第一序列匯流排裝置回傳該裝置的識別碼;於接收該第一命令之後,該第一序列匯流排裝置依據該第一命令回傳第一序列匯流排裝置之第一裝置的識別碼;該主機裝置再次送出一第二命令至該第一序列匯流排裝置,並設定對應該第一序列匯流排裝置的一相對位址識別碼至其位址暫存器;該第一序列匯流排裝置依據該命令以及與該第一序列 匯流排裝置之介面控制器內的位址暫存器內的值做比較是否為等於儲存於在第一序列匯流排裝置相對位址的識別碼(RCA),用以決定是否旁路該晶片選擇選擇信號;其中當該命令係為一既定命令且該命令中之該相對位址識別碼係與該第一序列匯流排裝置之介面控制器內的位址暫存器所存的識別碼相符時,該第一序列匯流排裝置將該晶片選擇信號旁路至該第二序列匯流排裝置,第二序列匯流排裝置在依據該命令以及與該第二序列匯流排裝置之介面控制器內的位址暫存器內的值做比較是否為等於儲存於在第二序列匯流排裝置相對位址的識別碼(RCA),用以決定是否旁路該晶片選擇選擇信號或致能一第二功能;以及當該命令係非該既定命令且該命令中之該識別碼係與該第一序列匯流排裝置之介面控制器內的位址暫存器所存的位址識別碼相符時,致使該第一序列匯流排裝置致能一第一功能,其中該第一序列匯流排裝置與該第二序列匯流排裝置均為安全數位(Secure Digital,SD)卡,且其中該第一序列匯流排裝置與該第二序列匯流排裝置的大小實質上相等且位置可互換且當該第二序列匯流排裝置插入該第一序列匯流排裝置或一第三序列匯流排裝置插入至該第二序列匯流排裝置時,有一中斷(interrupt)信號傳送至該主機裝置以便通知該主機裝置。
  18. 如申請專利範圍第17項所述之管理方法,更包括: 當該命令中之該位址識別碼以及該第一介面控制器內的位址暫存器所存的位址識別碼係不相符時,該第一序列匯流排裝置忽略該命令。
  19. 如申請專利範圍第17項所述之管理方法,其中該既定命令係為一旁路(By-pass)命令,用以指示該第一序列匯流排裝置中之一旁路模組將該晶片選擇信號傳送至該第二序列匯流排裝置以致能該第二功能或是旁路該晶片選擇選擇信號。
  20. 如申請專利範圍第17項所述之管理方法,其中該主機裝置、該第一序列匯流排裝置以及該第二序列匯流排裝置係共用該序列匯流排介面中之一串列時脈信號以及至少一資料線。
  21. 一種串接方法,適用於具有一時脈之一第一序列匯流排裝置,用以串接具有該時脈之至少一第二序列匯流排裝置,其中該第一序列匯流排裝置具有一第一旁路模組以及該第二序列匯流排裝置具有一第二旁路模組,該第一旁路模組以及該第二旁路模組之每一者具有至少一輸入端以及一第一輸出端以及一第二輸出端,該方法包括:提供一第一連接介面,用以連接至一主機裝置,其中該主機裝置傳送一命令並提供一晶片選擇信號以及一串列時脈信號線;以及提供一第二連接介面,用以連接至該第二序列匯流排裝置,其中,該第一旁路模組之該輸入端係用以接收該晶片選擇信號,該第一輸出端係耦接至一第一功能模組用以執 行一第一功能,該第二輸出端係耦接至該第二旁路模組之該輸入端,其中當該主機裝置送出之該命令係為一既定命令時,該第一旁路模組旁路該晶片選擇信號,並將該晶片選擇信號透過該第二輸出端傳送至該第二旁路模組以執行該第二序列匯流排裝置提供之一第二功能,而當該主機裝置送出之該命令係非該既定命令時,該第一旁路模組致能該第一功能模組以執行該第一功能,其中該第一序列匯流排裝置與該第二序列匯流排裝置均為安全數位(Secure Digital,SD)卡,且其中該第一序列匯流排裝置與該第二序列匯流排裝置的大小實質上相等且位置可互換且當該第二序列匯流排裝置插入該第一序列匯流排裝置或一第三序列匯流排裝置插入至該第二序列匯流排裝置時,有一中斷(interrupt)信號傳送至該主機裝置以便通知該主機裝置。
  22. 如申請專利範圍第21項所述之串接方法,其中該既定命令係為一旁路(By-pass)命令,用以指示該第一旁路模組將該晶片選擇信號傳送至該第二旁路模組以致能該第二功能。
  23. 如申請專利範圍第21項所述之串接方法,其中該命令包括一初始化命令、一非旁路命令、一中斷命令以及一回復命令。
  24. 如申請專利範圍第21項所述之串接方法,其中該第一旁路模組以及該第二旁路模組係為解多工器或是其他 一對多解碼電路。
TW098144140A 2009-12-22 2009-12-22 可串接之序列匯流排卡裝置及其管理方法及串接方法 TWI423033B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098144140A TWI423033B (zh) 2009-12-22 2009-12-22 可串接之序列匯流排卡裝置及其管理方法及串接方法
US12/761,347 US8417864B2 (en) 2009-12-22 2010-04-15 Cascade-able serial bus device with clock and management and cascade methods using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098144140A TWI423033B (zh) 2009-12-22 2009-12-22 可串接之序列匯流排卡裝置及其管理方法及串接方法

Publications (2)

Publication Number Publication Date
TW201122832A TW201122832A (en) 2011-07-01
TWI423033B true TWI423033B (zh) 2014-01-11

Family

ID=44152722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098144140A TWI423033B (zh) 2009-12-22 2009-12-22 可串接之序列匯流排卡裝置及其管理方法及串接方法

Country Status (2)

Country Link
US (1) US8417864B2 (zh)
TW (1) TWI423033B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8135881B1 (en) 2010-09-27 2012-03-13 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
US9003096B2 (en) * 2011-03-16 2015-04-07 Texas Instruments Incorporated Serial interface
TW201312334A (zh) 2011-09-05 2013-03-16 Acer Inc 電子系統與效能控制方法
CN102999150B (zh) * 2011-09-14 2016-02-03 宏碁股份有限公司 电子系统与效能控制方法
US9117037B2 (en) 2011-11-21 2015-08-25 Acer Incorporated Interface apparatus, cascading system thereof and cascading method thereof
TWI465923B (zh) * 2011-11-21 2014-12-21 Acer Inc 介面裝置及其串接系統與串接方法
US9274997B2 (en) * 2012-05-02 2016-03-01 Smsc Holdings S.A.R.L. Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain
KR101937951B1 (ko) * 2012-05-31 2019-01-14 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동방법
WO2014005261A1 (zh) * 2012-07-02 2014-01-09 杭州华为数字技术有限公司 存储扩展装置及服务器
CN103577364A (zh) * 2012-08-10 2014-02-12 宏碁股份有限公司 支持双主控装置的数据路由系统
DE102015214133A1 (de) * 2015-07-27 2017-02-02 Continental Automotive Gmbh Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises
CN107025193A (zh) * 2016-01-30 2017-08-08 鸿富锦精密电子(重庆)有限公司 电子装置连接系统
WO2017189763A1 (en) * 2016-04-26 2017-11-02 Gregory Herbert Gonzalez Mesh network adapter, method for transmitting image data from a camera to a remote computer
WO2017190844A1 (de) * 2016-05-02 2017-11-09 Sew-Eurodrive Gmbh & Co. Kg Verfahren zur notabschaltung eines bussystems und bussystem
KR20180034778A (ko) 2016-09-27 2018-04-05 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치로의 바이패스 경로를 제공하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 그것을 이용하여 통신하는 방법
EP3561685B1 (en) * 2018-04-27 2022-06-01 IniVation AG Device and method for controlling a transfer of information from a plurality of electronic components through a communication bus to a host device
TWI762908B (zh) * 2020-04-17 2022-05-01 新唐科技股份有限公司 串接式擴增裝置及包含其之串接式系統
TWI768355B (zh) * 2020-05-28 2022-06-21 瑞昱半導體股份有限公司 介面連接裝置、系統及其方法
US11327907B2 (en) * 2020-07-08 2022-05-10 Macronix International Co., Ltd. Methods and apparatus for improving SPI continuous read
CN112948299B (zh) * 2021-02-01 2022-08-16 浙江中拓合控科技有限公司 一种串口通信系统和通信方法
TWI758156B (zh) * 2021-04-06 2022-03-11 大陸商北京集創北方科技股份有限公司 廣播式spi通信方法、電路裝置及資訊處理裝置
CN113271244B (zh) * 2021-04-09 2022-06-28 电子科技大学 一种rs485总线自组网全双工通信系统及其地址自动编址方法
US11847083B2 (en) * 2021-12-16 2023-12-19 Himax Technologies Limited Daisy-chain SPI integrated circuit and operation method thereof
TWI812194B (zh) * 2022-04-27 2023-08-11 凌通科技股份有限公司 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060025020A1 (en) * 2004-07-28 2006-02-02 C-One Technology Corporation Extended memory card
TW200821844A (en) * 2006-11-13 2008-05-16 Via Tech Inc Serial peripheral interface controlling apparatus and system thereof and method for judging whether serial peripheral interface device supporting fast read command
US7397272B1 (en) * 2006-02-28 2008-07-08 Xilinx, Inc. Parallel configuration of programmable devices
US20090070522A1 (en) * 2006-02-27 2009-03-12 Trek 2000 International Ltd Method and apparatus for cascade memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640106A (en) * 1995-05-26 1997-06-17 Xilinx, Inc. Method and structure for loading data into several IC devices
US5963464A (en) * 1998-02-26 1999-10-05 International Business Machines Corporation Stackable memory card
US6349036B1 (en) 2000-05-29 2002-02-19 Jess-Link Products Co., Ltd. Adaptive seat of computer functional cards
JP2003006603A (ja) * 2001-06-26 2003-01-10 Toshiba Corp Icカードおよびこのicカードを有する情報処理装置
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6804749B2 (en) * 2002-06-18 2004-10-12 Topseed Technology Corp. Wireless portable adaptive electronic device capable of receiving signals
US20040034738A1 (en) * 2002-08-13 2004-02-19 Ke-Pu Huang Structure of an extendable and detachable USB memory
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
JP4205553B2 (ja) * 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7511233B2 (en) * 2004-08-04 2009-03-31 Pocrass Alan L Flash memory drive with integrated male and female connectors
US7184264B2 (en) * 2004-09-23 2007-02-27 Imation Corp. Connectable memory devices to provide expandable memory
DE102005011369A1 (de) * 2005-03-11 2006-09-14 Advanced Micro Devices, Inc., Sunnyvale Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen
US20060277333A1 (en) 2005-06-01 2006-12-07 Creative Technology Ltd. Portable data storage device
US20070165457A1 (en) 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US8069328B2 (en) * 2006-03-28 2011-11-29 Mosaid Technologies Incorporated Daisy chain cascade configuration recognition technique
KR101412524B1 (ko) * 2008-01-31 2014-06-25 삼성전자주식회사 메모리 장치, 메모리 카드 시스템 및 그것의 카드 인식방법
US20100005218A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhanced cascade interconnected memory system
US20110059628A1 (en) * 2009-09-04 2011-03-10 Solid State System Co., Ltd. Secure digital card with two micro-sd cards in striping data access

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060025020A1 (en) * 2004-07-28 2006-02-02 C-One Technology Corporation Extended memory card
US20090070522A1 (en) * 2006-02-27 2009-03-12 Trek 2000 International Ltd Method and apparatus for cascade memory
US7397272B1 (en) * 2006-02-28 2008-07-08 Xilinx, Inc. Parallel configuration of programmable devices
TW200821844A (en) * 2006-11-13 2008-05-16 Via Tech Inc Serial peripheral interface controlling apparatus and system thereof and method for judging whether serial peripheral interface device supporting fast read command

Also Published As

Publication number Publication date
US20110153888A1 (en) 2011-06-23
US8417864B2 (en) 2013-04-09
TW201122832A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
TWI423033B (zh) 可串接之序列匯流排卡裝置及其管理方法及串接方法
CN102339267B (zh) I2c地址转换
TWI705374B (zh) 電子裝置及其操作方法
TWI482022B (zh) 傳輸資料的方法、在通信線路上進行通信的方法及通信系統
CN108885601B (zh) Usb多主机端点反射器集线器
US8433838B2 (en) Remote multiplexing devices on a serial peripheral interface bus
US7895386B2 (en) USB interface provided with host/device function and its control method
CN106571657B (zh) 终端、转换器以及连接转换系统和方法
CN112416841A (zh) 基于i2c总线的多机通信的实现方法及多机通信系统
CN103902488A (zh) 基于Android系统的利用USB-OTG扩展其他接口的方法和系统
KR20150024350A (ko) 링 토폴로지 스테이터스 인디케이션
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
US20120066422A1 (en) Method and system for transferring high-speed data within a portable device
US10127172B2 (en) Single SDIO interface with multiple SDIO units
US9830280B2 (en) Multiple access single SDIO interface with multiple SDIO units
JP2008521080A5 (zh)
Gaikwad et al. Verification of AMBA AXI on-chip communication protocol
EP1629374B1 (en) System boot method
JPH10116187A (ja) マイクロコンピュータ
US20060010263A1 (en) Direct memory access (DMA) devices, data transfer systems including DMA devices and methods of performing data transfer operations using the same
CN107771328B (zh) 具有多个sdio单元的单中继sdio接口
CN102110068B (zh) 可串接的串行总线装置及其管理方法及串接方法
US20070131767A1 (en) System and method for media card communication
CN106126452A (zh) 基于IIC协议的Linux操作系统与裸机通信的方法
JP2013125315A (ja) バスシステムおよび情報処理機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees