CN102110068B - 可串接的串行总线装置及其管理方法及串接方法 - Google Patents

可串接的串行总线装置及其管理方法及串接方法 Download PDF

Info

Publication number
CN102110068B
CN102110068B CN200910258862.3A CN200910258862A CN102110068B CN 102110068 B CN102110068 B CN 102110068B CN 200910258862 A CN200910258862 A CN 200910258862A CN 102110068 B CN102110068 B CN 102110068B
Authority
CN
China
Prior art keywords
serial bus
bus device
order
bypass
host apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910258862.3A
Other languages
English (en)
Other versions
CN102110068A (zh
Inventor
孙元亨
萧宇宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN200910258862.3A priority Critical patent/CN102110068B/zh
Publication of CN102110068A publication Critical patent/CN102110068A/zh
Application granted granted Critical
Publication of CN102110068B publication Critical patent/CN102110068B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明提供一种可串接的串行总线装置,适用于耦接于一主机装置以及一另一串行总线装置之间。其中,主机装置具有一串行总线接口。装置包括一第一连接接口、一第二连接接口以及一旁路模块。第一连接接口用以耦接主机装置的串行总线接口。第二连接接口用以耦接另一串行总线装置。旁路模块耦接至串行总线接口的一芯片选择信号线以及第二连接接口,依据来自主机装置的一命令,选择性地旁路或非旁路该芯片选择信号至该另一串行总线装置。

Description

可串接的串行总线装置及其管理方法及串接方法
技术领域
本发明是有关于一种具有时脉的串行总线装置的串接装置以及串接装置的管理方法,特别是有关于一种可串接并管理多个具有时脉的串行总线装置的串接装置的系统及其方法。
背景技术
随着科技的进步,可移除式电子装置或称串行总线装置例如数据储存装置或输入输出装置被广泛使用在主机装置例如嵌入式系统或电子装置中,例如手持式或可携式电子装置包括MID、NetBook、个人数字助理(PDA)、平板计算机、UMPC、个人计算机(PC)或笔记型计算机等等,用以扩充主机装置的功能。举例来说,可插入一具有定位功能的全球定位系统(GPS)模块的可移除式装置于主机上,使得主机可具有定位功能。
序(串)列总线装置(例如存储卡)与主机(例如手机)之间是透过一总线接口例如串行外围接口(Serial Peripheral Interface,SPI)、SD、MMC总线接口进行数据的传输,此总线接口具有一时脉信号以及一芯片选择信号,当芯片选择信号被致能时,手机便可依据时脉信号来对存储卡进行存取。
然而,这些串行总线装置需连接于主机的插槽(slot)中,且每一个插槽可容纳单一串行总线装置。一般而言,主机上仅提供一个插槽,因此往往只插入单一串行总线装置(例如一张存储卡)后就无法再扩充。
美国专利公开号字第2006/0277333号中揭露了一种可串接另一可携式数据储存装置的可携式数据储存装置,此可携式数据储存装置是采用通用串行总线(USB)接口,USB总线接口无须串行时脉信号,利用解封包的方式,由封包中解出一地址信息,再利用地址信息控制对应的可携式输出入装置(I/O device)和数据储存装置,达到控制两个或两个以上可携式输出入装置和数据储存装置的目的。然而,通用串行总线(USB)接口并不具有时脉信号以及芯片选择信号,因此不适用于具有时脉信号以及芯片选择信号的串行总线装置例如SPI总线接口。
另一种常用的方式为将总线的数据线以及时脉线共享,而将其芯片选择线分开,再以芯片选择线选取个别的串行总线装置。然而,如此需要多个插槽才可以同时支持多种可移除式电子装置,造成硬件成本增加。再者,既有的电子可携式装置中因为所有空间只能够放置一个插槽,多加入多个插槽也是不可能的。
发明内容
有鉴于此,本发明提供一种可串接另一串行总线装置的串行总线装置以及这些串接装置的管理方法。
本发明实施例提供一种可串接的串行总线装置,适用于耦接于一主机装置以及一另一串行总线装置之间。其中,主机装置具有一串行总线接口。装置包括一第一连接接口、一第二连接接口以及一旁路模块。第一连接接口用以耦接主机装置的串行总线接口。第二连接接口用以耦接另一串行总线装置。旁路模块系耦接至串行总线接口的一芯片选择信号线以及第二连接接口,依据来自主机装置的一命令,选择性地旁路或非旁路该芯片选择信号。当芯片选择信号是非旁路时,旁路模块将芯片选择信号传送至串行总线装置,从而使得主机装置使用串行总线装置所提供的一第一功能。当芯片选择信号是旁路时,旁路模块透过第二连接接口,将芯片选择信号传送至另一串行总线装置,从而使得主机装置使用另一串行总线装置所提供的一第二功能。其中,主机装置、串行总线装置以及另一串行总线装置共享串行总线接口中的一串(序)列时脉信号线以及至少一数据线。
本发明实施例另提供一种管理方法,用以管理串接的至少一第一串行总线装置以及一第二串行总线装置。其中,第一串行总线装置耦接至一主机装置,第二串行总线装置耦接至该第一串行总线装置,并且该第一串行总线装置以及该第二串行总线装置分别具有一以串行时脉为基础的串行总线接口。管理方法包括下列步骤。首先,主机装置送出一命令至第一串行总线装置,要求第一串行总线装置回传装置的识别码。其后,第一串行总线装置依据命令回传第一串行总线装置的第一装置的识别码后,主机再次送出一命令至该第一串行总线装置,并设定对应该设备的相对地址识别码(RCA:relative card address)给该设备在其接口控制器内的缓存器。其中,第一串行总线装置依据该命令以及该第一串行总线装置的接口控制器内的缓存器内的值做比较,判断是否等于储存于在第一串行总线装置相对地址的识别码(RCA),用以决定是否旁路该芯片选择选择信号。当命令为一既定命令且命令中的识别码与第一识别码相符时,第一串行总线装置将芯片选择信号旁路至第二串行总线装置,致使第二总线装置致能一第二功能。当命令是非既定命令且命令中的识别码与第一识别码相符时,致使第一串行总线装置致能一第一功能。
本发明实施例另提供一种串接方法,适用于具有一串(序)列时脉的一第一串行总线装置,用以串接具有时脉的至少一第二串行总线装置。其中,第一串行总线装置以及第二串行总线装置分别具有一第一以及第二旁路模块,每一该等旁路模块具有至少一输入端以及一第一输出端以及一第二输出端,方法包括:提供一第一连接接口,用以连接至一主机装置,其中主机装置传送一命令并提供一芯片选择信号以及一串(序)列时脉信号;以及提供一第二连接接口,用以连接至第二串行总线装置。其中,第一旁路模块的输入端用以接收芯片选择信号,其第一输出端耦接至一第一功能模块用以执行一第一功能,其第二输出端耦接至第二旁路模块的输入端。其中,当主机装置送出的命令为一既定命令时,第一旁路模块旁路芯片选择信号,并将芯片选择信号透过第二输出端传送至第二旁路模块以执行第二串行总线装置提供的一第二功能。而当主机装置送出的命令是非既定命令时,第一旁路模块致能第一功能模块以执行该第一功能。
本发明上述方法可以透过程序代码方式收录于实体媒体中。当程序代码被机器加载且执行时,机器变成用以实行本发明的装置。
为使本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附附图,作详细说明如下。
附图说明
图1是显示一依据本发明实施例的可串接的串行总线装置;
图2是显示一依据本发明实施例的状态机的示意图;
图3A是显示一依据本发明实施例的串行总线装置的串接方式示意图;
图3B是显示一依据图3A的实施例的操作时序图;
图4是显示另一依据本发明实施例的状态机400的示意图;
图5是显示依据本发明实施例的中断处理程序的操作时序图。
【主要组件符号说明】
10~主机装置;
12~总线接口;
CS~芯片选择线;
SCK~时脉信号线;
DATA_I、DATA_O、Cmd/MISO、Interrupt/MOSI~数据线;
100~串行总线装置;
110~第一连接接口;
120~接口控制单元;
122~地址缓存器;
130~旁路模块;
140~功能模块;
150~第二连接接口;
200~串行总线装置;
210~第一连接接口;
220~接口控制单元;
222~地址缓存器;
230~旁路模块;
240~功能模块;
250~第二连接接口;
300~状态机;
310-340~状态;
INITIAL、BYPASS、NON-BYPASS、RESUME~命令;
A~主机装置;
A’、B’、C’~串行总线装置;
I0、I11、I12、I21、I22、I31、I32~连接接口;
400~状态机;
510-550~状态;
T1-T6、T1’-T16’~时间点;
SX、NX、BX、sXa、nXa、bXa、INT、INT_Rx、N1_F~命令。
具体实施方式
图1显示依据本发明实施例的可串接的串行总线装置100。如图1所示,串行总线装置100(第一串行总线装置)耦接于主机装置10以及另一串行总线装置200(第二串行总线装置)之间,其中,串行总线装置200与串行总线装置100的架构相似。举例来说,主机装置10可为任何具有时脉的串行总线接口的电子装置,例如可携式电子装置(如个人数字助理(PDA)、NetBook、MID)。串行总线装置100至少包括一第一连接接口110、一接口控制单元120、一旁路模块130、一功能模块140以及一第二连接接口150。该第一连接接口为一公连接器(male connector/Plug A for SD/MMC a series of interface,for example likeSD/MMC;mini SD/mini MMC;micro SD/micro MMC),而该第二连接接口为一母连接器(female connector/Receptacle for SD/MMC a series of interface,forexample like SD/MMC;mini SD/mini MMC;micro SD/micro MMC),反之亦然。第一连接接口110耦接至主机装置10的总线接口或插槽(slot)12,用以接收主机装置10送出的命令/数据,或传送数据至主机装置10。总线接口12具有一芯片选择线CS、一串行时脉信号线SERIAL CLOCK(SCK)以及至少一数据线例如数据线DATA_I/MISO(Master in slave out)以及DATA_O/MOSI(Master out slave in),分别用以提供一芯片选择信号、一时脉信号以及至少一数据信号(例如一命令)。第一连接接口110为一串行总线接口,其具有一芯片选择线CS、一串行时脉信号线SERIAL CLOCK(SCK)以及至少一数据线例如DATA_I/MISO以及DATA_O/MOSI。操作时,当串行总线装置100收到芯片选择信号时,将于芯片选择线CS的下降缘信号且串行时脉信号线SCK为上升缘时,至总线上去接收数据或送出数据至总线。举例来说,串行总线装置100可在芯片选择线CS上的下降缘信号且串行时脉信号线SERIAL CLOCK(SCK)为上升缘时传送或接收总线的数据。第一连接接口110可为任何具有时脉的串行总线接口,例如串行外围接口(Serial PeripheralInterface,SPI)像是SD接口或MMC接口等等。
接口控制单元120耦接于旁路模块130、功能模块140以及总线接口(例如图1中的串行时脉信号线SCK以及数据线DATA_I/MISO以及DATA_O/MOSI),用以透过总线接口接收主机装置10送出的数据,并分析接收数据的内容,再根据分析结果控制旁路模块130的输出,致使旁路模块130选择性地旁路或非旁路主机装置10送出的芯片选择信号。旁路模块130耦接至接口控制单元120以及功能模块140,用以致能(enable)或失能(disable)功能模块140。功能模块140用以在接收到旁路模块130送出的芯片选择信号时,执行一特定功能。举例来说,功能模块140为一输入输出功能模块例如一无线兼容认证(WiFi)模块、一蓝芽模块、一全球定位系统(GPS)模块、Zigbee、照相模块、3G或WLAN无线通讯模块、移动电视收发模块或其它输出入(I/O)装置模块等,或一数据储存模块例如大容量储存装置,但不限于此。
第二连接接口150类似于第一连接接口110,用以连接另一串行总线装置200。在一实施例中,第一连接接口110为一公连接接口(male connector),而第二连接接口150为一母连接接口(female connector),反之亦可。串行总线装置200的架构相似于串行总线装置100。第一连接接口110与第二连接接口150可以是MMC/SD系列(STD/Mini/Micro)。
其中,当芯片选择信号是非旁路时,旁路模块130将芯片选择信号传送至串行总线装置100,致能功能模块140,从而使得主机装置10可以使用串行总线装置100中的功能模块140所提供的第一功能。当芯片选择信号是旁路时,旁路模块130透过第二连接接口150,将芯片选择信号传送至串行总线装置200,从而使得主机装置10可以使用串行总线装置200所提供的一第二功能。
类似地,串行总线装置200至少包括一第一连接接口210、一接口控制单元220、一旁路模块230、一功能模块240以及一第二连接接口250。在一实施例中,功能模块140与功能模块240可用以执行相同功能例如两者皆为可用于执行数据储存功能的储存装置,而在另一实施例中,功能模块140与功能模块240可用以执行不同功能的装置,例如功能模块140可用以执行一第一功能(例如数据储存功能),而功能模块240可用以执行一第二功能(例如I/O功能,如GPS、Wifi功能等等)。
其中,第一连接接口210的芯片选择信号线CS耦接至串行总线装置100的旁路模块130的一输出端。
其中,主机装置10、串行总线装置100以及另一串行总线装置200是共享串行总线接口中的时脉信号线以及数据线,因此主机装置所传送的命令可广播至串行总线装置100以及另一串行总线装置200。
接口控制单元120还包括一地址缓存器(Relative Address Register,RAR)122,用以储存相应于串行总线装置100的相对地址识别码。类似地,接口控制单元220还包括一地址缓存器222,用以储存相应于串行总线装置200的相对地址识别码。
当接收到主机装置10传送的芯片选择信号时,接口控制单元120由数据线中接收命令,并撷取接收命令中的相对地址识别码数据,将撷取到的相对地址识别码数据与地址缓存器122所储存的地址识别码进行比对。若命令中的相对地址识别码数据与地址缓存器122所储存的识别码相符合时,接口控制单元120便致使旁路模块130致能功能模块140,使得功能模块140执行相应接收命令的操作。举例来说,接口控制单元120可接收的命令包括一初始化命令INITIAL、一旁路命令BYPASS、一非旁路命令NON-BYPASS、一中断命令INT以及一回复命令RESUME。回复命令RESUME用以重置所有的串行总线装置,亦即第一串行总线装置100以及第二串行总线装置200,使其先变成闲置(idle)状态,再经初始化后变成待机(stand-by)状态,最后所有装置再回复至NON-BYPASS状态。关于各种状态的描述将详细说明于下。初始化命令INITIAL用以初始化第一串行总线装置100以及第二串行总线装置200。非旁路命令NON-BYPASS用以指示旁路模块130将芯片选择信号CS传送至功能模块140以致能第一功能。旁路命令BYPASS用以指示旁路模块130将芯片选择信号CS传送至串行总线装置200。用以指示旁路模块130将芯片选择信号传送至串行总线装置200以致能第二功能。反之,若命令中的相对地址识别码数据与地址缓存器122所储存的地址识别码不相符时,表示并非要给串行总线装置100的命令,因此串行总线装置100便忽略此命令,不做任何处理。中断命令INT是用以在新的串行总线装置插入时,执行一中断处理程序以初始化此新插入的串行总线装置。关于中断命令INT与中断处理程序的细节将详细说明于下。
当接口控制单元120接收到一既定命令例如旁路命令BYPASS且命令中的相对地址识别码数据与地址缓存器122所储存的地址识别码相符合时,接口控制单元120指示旁路模块130将芯片选择信号旁路,将芯片选择信号旁路至串行总线装置200,致使串行总线装置200致能功能模块240执行第二功能。当命令是非既定命令(例如非旁路命令NON-BYPASS)且命令中的相对地址识别码数据与地址缓存器122所储存的地址识别码相符合时,接口控制单元120指示旁路模块130致使功能模块140执行第一功能。其中,旁路模块130还依据主机装置10送出的命令,选择性地将芯片选择信号CS旁路(bypass)或非旁路,用以致能或失能功能模块140。当芯片选择信号CS是旁路时,旁路模块130透过第二连接接口150,将芯片选择信号CS传送至串行总线装置200,以致能串行总线装置200中的功能模块240。当芯片选择信号CS是非旁路时,旁路模块130将芯片选择信号CS传送至第一串行总线装置100,以致能第一串行总线装置100中的第一功能模块140。
图2显示一依据本发明实施例的状态机300的示意图。依据本发明实施例的状态机300可执行于如图1所示的第一串行总线装置100以及第二串行总线装置200。如图2所示,状态机300包括4个状态,分别为重置状态340、初始化状态310、非旁路状态320以及旁路状态330。当第一串行总线装置100开启时或被重置时,第一串行总线装置100接收到主机装置10送出的初始化命令INITIAL,使得第一串行总线装置100的状态从闲置(idle)状态变为待机(standby)状态,此时第一串行总线装置100由重置状态340变成初始化状态310。在初始化状态310下,当接收到主机装置10送出的非旁路命令NON_BYPASS时,第一串行总线装置100的状态变为非旁路状态320。当在初始化状态310下接收到主机装置10送出的旁路命令BYPASS时,第一串行总线装置100的状态变为旁路状态330。当第一串行总线装置100处于非旁路状态320时,指示旁路模块130不将芯片选择信号CS旁路,致使功能模块140致能。在非旁路状态320下,若接收到旁路命令BYPASS时,第一串行总线装置100的状态变为旁路状态330,当接收到回复命令RESUME时,则所有总线上的装置含第一串行与第二串行装置100、200的状态回复为重置状态340,之后,经初始化后从重置状态340变为初始化状态310。最后,所有总线装置于初始化完成后变为非旁路状态320。
当第一串行总线装置100处于旁路状态330时,接口控制单元120指示旁路模块130将功能模块140失能并致使芯片选择信号CS旁路。芯片选择信号CS将旁路至下一级,亦即将芯片选择信号CS传送至第二串行总线装置200。于旁路状态330下,若接收到非旁路命令NON_BYPASS时,第一串行总线装置100的状态变为非旁路状态320,而若接收到回复命令RESUME时,第一串行与第二串行总线装置100、200的状态回复为重置状态340。
以下列举一实施例,用以说明依据本发明的串接方式以及其管理方法,然而本发明并不限于此。
图3A显示依据本发明实施例的串行总线装置的串接方式示意图。
在本实施例中,旁路模块为一解多任务器或其它一对多译码电路,解多任务器具有一组输入、两组输出以及控制端,输入端用以接收芯片选择信号,其中一组输出连接功能模块,一组输出连接至第二接口,控制端用来选择将芯片选择信号输出至两组中的其中一组。举例来说,若控制端为0时,可将芯片选择信号输出至功能模块,使得功能模块致能,执行一第一功能;反之,若控制端为1时,可旁路芯片选择信号,将芯片选择信号输出至第二接口。操作时,控制端可由接口控制单元依据接收到的命令来加以控制。
如图3A所示,串行总线装置A’(第一串行总线装置)是透过其连接接口I11与连接接口I0(female,like STD/Mini/Micro Series MMC/SD Receptacle)相连而连接至主机装置A,串行总线装置B’(第二串行总线装置)是透过其连接接口I21(male,like STD/Mini/Micro Series MMC/SD Plug)与连接接口I12(female,like STD/Mini/Micro Series MMC/SD Receptacle)相连而连接至串行总线装置A’,而串行总线装置C’(第三串行总线装置)是透过其连接接口I31(male,like STD/Mini/Micro Series MMC/SD Plug)与连接接口I22(female,like STD/Mini/Micro Series MMC/SD Receptacle)相连而连接至串行总线装置B’。其它串行总线装置可透过其连接接口与连接接口I32(female,likeSTD/Mini/Micro Series MMC/SD Receptacle)相连而连接至串行总线装置C’。串行总线装置A’、B’以及C’的总线上的串行时脉信号线SCK以及数据线MISO、MOSI彼此是独立的,但所有的线连接在一起成为一个串行总线,而串行总线装置B’的总线上的芯片选择线CS透过连接接口I21连接于装置A’的输出,串行总线装置C’的总线上的芯片选择线CS透过连接接口I31连接于装置B’的输出;这里强调,对所有串行总线装置,前一级的后端的母接口须与下一级的前端的公接口是可匹配的,例如第一总线装置的后端的母接口是mini SD receptacle则下一级前端的公接口须是mini SD Plug,反之亦然。
在一实施例中,当有新的串行总线装置插入时,主机装置10会收到一个装置插入的中断要求INT,其后再对所有串行总线装置执行一中断处理程序来重新初始化并设定所有串行总线装置。
图4显示另一依据本发明实施例的状态机400的示意图。依据本发明实施例的状态机400可执行于所有的串行总线装置。如图4所示,状态机400包括5个状态,分别为重置状态(R)540、初始化状态(I)510、非旁路状态(N)520、旁路状态(B)530以及中断状态(INT)550。状态机400是类似于状态机200,差别在于状态机400多了一中断状态(INT)550以及虚线部分表示中断命令INT(interrupt),故其细节不在此赘述。
请参照图3A,当第三串行总线装置C’插入第二串行总线装置B’时,第三串行总线装置C’利用中断命令INT(interrupt)发出中断要求信号到主机装置10。之后,在信号线CS和MISO均为高准位(high)时,主机装置10将收到此信号,并对中断信号有所反应,发出重置命令RESET至串行总线上所有装置,致使串行总线上所有装置相应于重置命令,从目前其它状态变成重置状态340、经初始化后,从重置状态340、初始化状态310,最后变为非旁路状态320。详细的中断处理程序请参见以下说明。
图5显示依据本发明实施例的中断处理程序的操作时序图。如图5所示,信号线CS、HOST、SCK、Cmd/MOSI、Interrupt/MISO分别表示芯片选择信号、主机装置A、时脉信号以及数据线的变化情形。其中,CS的每个波形时间是不固定的,每个SCK的次数也不是固定的,Host/Cmd(MOSI)/Response(MISO/Interrupt)的字节(byte)数也是不固定的,可依Cmd或Response需求改变其长度。在以下实施例中,命令SX、NX与BX分别表示主机装置对串行总线装置X所下的初始化命令、非旁路命令与旁路命令,而命令SXa、NXa与BXa用以表示串行总线装置X响应给主机装置的响应(ack)命令,分别表示串行总线装置X于初始化状态(s)、非旁路状态(n)与旁路状态(b)的完成命令,其中a(ack)表示响应,n(non-ack)表示不响应。举例来说,在本实施例中,命令S1、N1分别表示主机装置A对串行总线装置A’所下的初始化命令与非旁路命令,而命令S2a与N2a与B2a则表示串行总线装置B’在初始化状态(s)与非旁路状态(n)与旁路状态(b)响应给主机装置A的响应命令。
请同时参照图3A、图4与图5,当第三串行总线装置C’插入第二串行总线装置B’时,在时间周期T1’,信号线MISO为高准位,第三串行总线装置C’发出中断命令INT(interrupt)信号到主机装置10(Host)。
当信号线CS和MISO均为高准位,在时间周期T1’与T2之间时,主机装置10收到中断信号并产生反应,发出重置命令INT_Rx,致使串行总线上所有装置皆从目前的其它状态变成重置/闲置状态340。
在时间周期T3’,主机装置10发出(“S1”)初始化命令。
之后,在时间周期T4’,第一串行总线装置A’的状态从重置/闲置(R)状态540变为初始化/待机(S)状态510,此时第一串行总线装置A’响应S1a的信号给主机装置A,用以告知主机装置A,串行总线装置A’已收到并完成执行完成初始化命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(N1)非旁路命令。
在时间周期T4’,第一串行总线装置A’接收到非旁路命令,致使其状态从初始/待机(S)状态510变为非旁路状态520。
在时间周期T5’,第一串行总线装置A’响应N1a的信号给主机装置A,告知主机装置A,串行总线装置A’已收到并执行完成非旁路命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(B1)旁路命令。
在时间周期T6’,在主机装置A发出(B1)命令后,第一串行总线装置A’的状态从非旁路(N)状态520变为旁路(B)状态530,此时第一串行总线装置A’响应B1a的信号给主机装置A,告知主机装置A,串行总线装置A’已收到并执行完成旁路命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(S2)初始化命令。
在时间周期T7’,在主机装置A发出(S2)命令后,第二串行总线装置B’的状态从重置/闲置(idle)状态540变为初始/待机(S)状态510,此时第二串行总线装置B’响应S2a的信号给主机装置A,告知主机装置A,串行总线装置B’已收到并执行完成初始化命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(N2)非旁路命令。
在时间周期T8’,在主机装置A发出(N2)命令后,第二串行总线装置B’的状态从初始/待机(S)状态510变为非旁路状态520。此时,第二串行总线装置B’响应N2a的信号给主机装置A,告知主机装置A,串行总线装置B’已收到并执行完成非旁路命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(B2)旁路命令。
在时间周期T9’,在主机装置A发出(B2)命令后,第二串行总线装置B’的状态从非旁路(N)状态520变为旁路(B)状态530,此时第二串行总线装置B’响应B2a的信号给主机装置A,告知主机装置A,串行总线装置B’已收到旁路命令完成并响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(S3)初始化命令。
在时间周期T10’,在主机装置A发出(S3)命令后,第三串行总线装置C’的状态从重置/闲置(idle)状态540变为初始/待机(S)状态510,此时第三串行总线装置C’响应S3a的信号给主机装置A,告知主机装置A,串行总线装置C’已收到并执行完成初始化命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(N3)非旁路命令。
在时间周期T11’,在主机装置A发出(N3)命令后,第三串行总线装置C’的状态从初始/待机(S)状态510变为非旁路(N)状态520,此时第三串行总线装置C’响应N3a的信号给主机装置A,告知主机装置A,串行总线装置C’已收到并执行完成非旁路命令且响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(B3)旁路命令。
在时间周期T12’,于主机装置A发出(B3)命令后,第三串行总线装置C’的状态从非旁路(N)状态520变为旁路(B)状态530,此时第三串行总线装置C’响应B3a(图中未示)的信号给主机装置A,告知主机装置A,串行总线装置C’已收到并执行旁路命令完成。串行总线装置C’执行旁路命令BYPASS时,因在计时时间内没有收到响应的ack信号,表示此时已无下一级的装置,因此,串行总线装置C’响应non-ack信号B3n给主机装置A,意谓已无下一级的装置需要初始化,也就是说,所有装置皆已初始化完成。当主机装置A接收到响应的non-ack信号之后,主机装置A便接着准备将所有装置设回非旁路(N)状态520,于是发出(N3)非旁路命令。
在时间周期T13’,在主机装置A发出(N3)命令后,第三串行总线装置C’的状态从旁路状态530变为非旁路(N)状态520,并响应N3a的信号给主机装置A,以告知主机装置A,串行总线装置C’已收到并完成非旁路命令的执行并响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(N2)非旁路命令。
在时间周期T14’,在主机装置10发出(N2)命令后,第二串行总线装置B’的状态从旁路(B)状态530变为非旁路(N)状态520,此时第二串行总线装置B’响应N2a的信号给主机装置A,以告知主机装置A,串行总线装置B’已收到并完成非旁路命令的执行并响应ack信号给主机装置A。当主机装置A接收到响应的ack信号之后,主机装置A发出(N1)非旁路命令。
在时间周期T15’,在主机装置A发出(N1)非旁路命令后,第一串行总线装置A’的状态从旁路状态530变为非旁路(N)状态520,此时第一串行总线装置A’响应N1a的信号给主机装置A,以告知主机装置A,串行总线装置A’已收到并完成非旁路命令的执行并响应ack信号给主机装置A。主机装置A接收到响应的ack信号之后,表示所有装置皆已设定完成,主机装置A便接着发出N1_F(Non_ByPass_Finish_For_All_Sys)命令,通知整个中断处理程序已完成。
在时间周期T16’,所有装置接收到主机装置A所发出的N1_F(Non_ByPass_Finish_For_All_Sys)命令,表示整个中断处理程序结束。
以下列举一实施例,用以说明依据本发明的串接方式以及其管理方法,然而本发明并不限于此。
在本实施例中,假设串行总线装置A’、B’以及C’分别可执行一无线通讯功能、一GPS定位功能、一数据储存功能,并且装置A’、B’以及C’是如图3A所示的方式串接在一起。假设所有装置已经完成重置与初始化后,因此其状态将由闲置状态变成待机状态(如图2所示)。
图3B显示依据图3A的实施例的操作时序图,用以说明由主机装置发出命令至串接的最后一个串行总线装置的变化情形。如图3B所示,信号线CS、Host(A)、SCK以及Cmd/MOSI分别表示芯片选择信号、主机装置A、时脉信号以及数据线的变化情形。其中,CS的每个波形时间是不固定的,每个SCK的次数也不是固定的,Host/Cmd(MOSI)/Response(MISO/Interrupt)的字节(byte)数是不固定的,可依Cmd或Response需求改变其长度。
首先,在第一时间点T1,装置A’由主机装置A接收”NON-BYPASS”命令,使其状态由待机状态变成非旁路状态,表示第一旁路模块(第一解多任务器)不会将CS信号旁路,亦即第一功能模块将被启动以接收来自主机装置A的命令或回复主机装置A的要求。因此,主机装置A可透过第一功能模块进行无线通讯。
接着,在第二时间点T2,装置A’由主机装置A接收“BYPASS”命令,使其状态由非旁路状态变成旁路状态,表示第二旁路模块(第二解多任务器)会将CS信号旁路,亦即第一功能模块的无线通讯功能将被关闭,之后第一功能模块就不会做任何动作。同时,第一旁路模块会将CS信号传送至串接的下一级的总线装置B’。
在第三时间点T3,装置B’由主机装置A接收“NON-BYPASS”命令,使其状态由待机状态变成非旁路状态,表示第二旁路模块(第二解多任务器)不会将CS信号旁路,亦即第二功能模块将被启动以接收来自主机装置A的命令或回复主机装置A的要求。因此,主机装置A可透过第二功能模块执行GPS定位功能。
接着,在第四时间点T4,装置B’由主机装置A接收“BYPASS”命令,使其状态由非旁路状态变成旁路状态,表示第二旁路模块会将CS信号旁路,亦即第二功能模块的定位功能将被关闭,之后第二功能模块就不会做任何动作。同时,第二旁路模块会将CS信号传送至串接的下一级的总线装置C’。
在第五时间点T5,装置C’由主机装置A接收“NON-BYPASS”命令,使其状态由待机状态变成非旁路状态,表示第三旁路模块(第三解多任务器)不会将CS信号旁路,亦即第三功能模块将被启动以接收来自主机装置A的命令或回复主机装置A的要求。因此,主机装置A可透过第三功能模块执行数据的存取。
最后,在第六时间点T6,所有装置A’、B’以及C’接收到回复命令RESUME,使其状态由非旁路/旁路状态回到待机状态,使得所有装置可以依据后续的命令继续执行对应的动作。
因此,可以通过旁路芯片选择信号的方式,控制每一个串接的串行总线装置,并分别使用每个串行总线装置所提供的功能。
本发明的方法,或特定型态或其部份,可以以驱动程序的型态包含于实体媒体,如软盘、光盘片、硬盘、或是任何其它机器可读取(如计算机可读取)储存媒体,其中,当驱动程序被机器,如计算机安装加载且执行时,此机器变成用以参与本发明的装置。本发明的方法与装置也可以以程序代码型态透过一些传送媒体,如电线或电缆、光纤、或是任何传输型态进行传送,其中,当程序代码被机器,如计算机接收、加载且执行时,此机器变成用以参与本发明的装置。当在一般用途处理器实作时,程序代码结合处理器提供一操作类似于应用特定逻辑电路的独特装置。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作任意的更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (24)

1.一种可串接的串行总线装置,适用于耦接于一主机装置以及一另一串行总线装置之间,其特征在于,该主机装置具有一串行总线接口,该串行总线装置包括:
一第一连接接口,用以耦接该主机装置的该串行总线接口;
一第二连接接口,用以耦接该另一串行总线装置;以及
一旁路模块,耦接至该串行总线接口的一芯片选择线以及该第二连接接口,依据该主机装置送出的一命令,旁路或非旁路一芯片选择信号;
其中当该芯片选择信号是非旁路时,该旁路模块将该芯片选择信号传送至该串行总线装置,从而使得该主机装置使用该串行总线装置所提供的一第一功能;以及
当该芯片选择信号是旁路时,该旁路模块透过该第二连接接口,将该芯片选择信号传送至该另一串行总线装置,从而使得该主机装置使用该另一串行总线装置所提供的一第二功能;
该可串接的串行总线装置与该另一串行总线装置均为SD卡;
当又一串行总线装置插入至该另一串行总线装置时,该又一串行总线装置通过一中断命令通知该主机装置。
2.根据权利要求1所述的串行总线装置,其特征在于,该主机装置、该串行总线装置以及该另一串行总线装置是共享该串行总线接口中的一串行时脉信号线以及至少一数据线。
3.根据权利要求1所述的串行总线装置,其特征在于,还包括一接口控制单元,用以分析该主机装置送出的该命令,并依据分析结果,对该旁路模块送出旁路或非旁路该芯片选择信号。
4.根据权利要求3所述的串行总线装置,其特征在于,该接口控制单元还包括一缓存器,用以储存该串行总线装置对应的一位置识别码,其中该接口控制单元还比对该缓存器中的该位置识别码以及该命令中的一位置识别码的相关数据,用以判断是否处理该命令。
5.根据权利要求1所述的串行总线装置,其特征在于,还包括一功能模块,用以执行该第一功能,其中该功能模块是在接收到该旁路模块送出的该芯片选择信号时,执行该第一功能。
6.根据权利要求5所述的串行总线装置,其特征在于,该功能模块包含一无线模块、一蓝芽模块、一全球定位系统模块、一数据储存模块或任何具有串行总线的输出入装置。
7.根据权利要求1所述的串行总线装置,其特征在于,该命令包括一回复命令,用以重置该串行总线装置上的所有装置。
8.根据权利要求1所述的串行总线装置,其特征在于,该命令包括一初始化命令,用以逐一初始化该串行总线装置上的所有装置。
9.根据权利要求1所述的串行总线装置,其特征在于,该命令包括一非旁路命令,用以指示该旁路模块致能该第一功能。
10.根据权利要求1所述的串行总线装置,其特征在于,该命令包括一旁路命令,用以指示该旁路模块将该芯片选择信号传送至该另一串行总线装置以致能该第二功能。
11.根据权利要求1所述的串行总线装置,其特征在于,该又一串行总线装置插入至该另一串行总线装置时,该又一串行总线装置通过该中断命令通知该主机装置来重新设定所有串行总线装置。
12.根据权利要求11所述的串行总线装置,其特征在于,该主机装置还在接收到该中断命令后,重新初始化并依序重新设定所有串行总线装置。
13.根据权利要求1所述的串行总线装置,其特征在于,该第一连接接口为一母连接器,而该第二连接接口为一公连接器,或是该第一连接接口为一公连接器,而该第二连接接口为一母连接器。
14.根据权利要求1所述的串行总线装置,其特征在于,该串行总线装置的串行总线接口为一串行外围接口。
15.根据权利要求1所述的串行总线装置,其特征在于,该串行总线装置与该另一串行总线装置为具有一串行外围接口的输出入装置或储存装置。
16.根据权利要求1所述的串行总线装置,其特征在于,该主机装置为一可携式电子装置。
17.一种管理方法,用以管理串接的至少一第一串行总线装置以及一第二串行总线装置,其中该第一串行总线装置耦接至一主机装置,该第二串行总线装置耦接至该第一串行总线装置,并且该第一串行总线装置以及该第二串行总线装置分别具有一以串行时脉为基础的串行总线接口,该管理方法包括下列步骤:
传送一芯片选择信号至该第一串行总线装置;
该主机装置送出一第一命令至该第一串行总线装置,要求第一串行总线装置回传该装置的识别码;
在接收该第一命令之后,该第一串行总线装置依据该第一命令回传第一串行总线装置的第一装置的识别码;
该主机装置再次送出一第二命令至该第一串行总线装置,并设定对应该第一串行总线装置的一相对地址识别码至其地址缓存器;
该第一串行总线装置依据该命令以及与该第一串行总线装置的接口控制器内的地址缓存器内的值做比较是否为等于储存于在第一串行总线装置相对地址的识别码,用以决定是否旁路该芯片选择选择信号;
其中当该命令为一既定命令且该命令中的该相对地址识别码与该第一串行总线装置的接口控制器内的地址缓存器所存的识别码相符时,该第一串行总线装置将该芯片选择信号旁路至该第二串行总线装置,第二串行总线装置在依据该命令以及与该第二串行总线装置的接口控制器内的地址缓存器内的值做比较是否为等于储存于在第二串行总线装置相对地址的识别码,用以决定是否旁路该芯片选择选择信号或致能一第二功能;以及
当该命令是非该既定命令且该命令中的该识别码与该第一串行总线装置的接口控制器内的地址缓存器所存的地址识别码相符时,致使该第一串行总线装置致能一第一功能;
其中,该第一串行总线装置与该第二串行总线装置均为SD卡;
当一第三串行总线装置插入至该第二串行总线装置时,该第三串行总线装置通过一中断命令通知该主机装置;
该第一串行总线装置与该第二串行总线装置的结构相同。
18.根据权利要求17所述的管理方法,其特征在于,还包括:
当该命令中的该地址识别码以及该第一接口控制器内的地址缓存器所存的地址识别码不相符时,该第一串行总线装置忽略该命令。
19.根据权利要求17所述的管理方法,其特征在于,该既定命令为一旁路命令,用以指示该第一串行总线装置中的一旁路模块将该芯片选择信号传送至该第二串行总线装置以致能该第二功能或是旁路该芯片选择选择信号。
20.根据权利要求17所述的管理方法,其特征在于,该主机装置、该第一串行总线装置以及该第二串行总线装置是共享该串行总线接口中的一串行时脉信号以及至少一数据线。
21.一种串接方法,其特征在于,适用于具有一时脉的一第一串行总线装置,用以串接具有该时脉的至少一第二串行总线装置,其中该第一串行总线装置以及该第二串行总线装置分别具有一第一以及第二旁路模块,每一该旁路模块具有至少一输入端以及一第一输出端以及一第二输出端,该方法包括:
提供一第一连接接口,用以连接至一主机装置,其中该主机装置传送一命令并提供一芯片选择信号以及一串行时脉信号线;以及
提供一第二连接接口,用以连接至该第二串行总线装置,
其中,该第一旁路模块的该输入端用以接收该芯片选择信号,该第一输出端耦接至一第一功能模块用以执行一第一功能,该第二输出端耦接至该第二旁路模块的该输入端,
其中当该主机装置送出的该命令为一既定命令时,该第一旁路模块旁路该芯片选择信号,并将该芯片选择信号透过该第二输出端传送至该第二旁路模块以执行该第二串行总线装置提供的一第二功能,而当该主机装置送出的该命令非该既定命令时,该第一旁路模块致能该第一功能模块以执行该第一功能;
其中,该第一串行总线装置与该第二串行总线装置均为SD卡;
当一第三串行总线装置插入至该第二串行总线装置时,该第三串行总线装置通过一中断命令通知该主机装置。
22.根据权利要求21所述的串接方法,其特征在于,该既定命令为一旁路命令,用以指示该第一旁路模块将该芯片选择信号传送至该第二旁路模块以致能该第二功能。
23.根据权利要求21所述的串接方法,其特征在于,该命令还包括一初始化命令、一非旁路命令以及一回复命令。
24.根据权利要求21所述的串接方法,其特征在于,该第一旁路模块以及该第二旁路模块为解多任务器或是其它一对多译码电路。
CN200910258862.3A 2009-12-29 2009-12-29 可串接的串行总线装置及其管理方法及串接方法 Expired - Fee Related CN102110068B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910258862.3A CN102110068B (zh) 2009-12-29 2009-12-29 可串接的串行总线装置及其管理方法及串接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910258862.3A CN102110068B (zh) 2009-12-29 2009-12-29 可串接的串行总线装置及其管理方法及串接方法

Publications (2)

Publication Number Publication Date
CN102110068A CN102110068A (zh) 2011-06-29
CN102110068B true CN102110068B (zh) 2014-03-19

Family

ID=44174233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910258862.3A Expired - Fee Related CN102110068B (zh) 2009-12-29 2009-12-29 可串接的串行总线装置及其管理方法及串接方法

Country Status (1)

Country Link
CN (1) CN102110068B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107145460B (zh) * 2017-04-13 2020-07-07 上海云统信息科技有限公司 一种可扩展串行总线系统及其通讯方法
TWI668632B (zh) * 2018-10-08 2019-08-11 新唐科技股份有限公司 控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397272B1 (en) * 2006-02-28 2008-07-08 Xilinx, Inc. Parallel configuration of programmable devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397272B1 (en) * 2006-02-28 2008-07-08 Xilinx, Inc. Parallel configuration of programmable devices

Also Published As

Publication number Publication date
CN102110068A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
TWI423033B (zh) 可串接之序列匯流排卡裝置及其管理方法及串接方法
CN108885601B (zh) Usb多主机端点反射器集线器
US20160004287A1 (en) Portable electronic device and power management method thereof
JP2017527923A (ja) 交換可能モジュールのためのバッテリー式プラットフォーム
CN103902488A (zh) 基于Android系统的利用USB-OTG扩展其他接口的方法和系统
CN102902650A (zh) 数据共享及传输的系统及方法
CN101473310A (zh) 无线闪存卡扩充系统
CN201604665U (zh) 一种列控中心通信接口设备
CN102176702A (zh) 测试系统及测试方法
CN102708077A (zh) 状态识别方法及设备
CN103617138A (zh) 多主机仲裁方法及多主机通信系统
CN102193888B (zh) 数据传输系统与可编程串行外围设备接口控制器
CN103500154A (zh) 一种串行总线接口芯片、串行总线传输系统及方法
CN105446930A (zh) 一种单选择端spi主从式多机双向通信方法
CN101685432A (zh) 实现usb接口切换的装置,实现usb接口测试的系统
CN109429016A (zh) 显示控制系统
CN104834619A (zh) 一种i2c总线电路、实现方法以及电子设备
CN102110068B (zh) 可串接的串行总线装置及其管理方法及串接方法
CN103077139B (zh) 使用内部集成电路总线的集成电路及其控制方法
US20150169491A1 (en) Electronic device using usb socket to load firmware and firmware loading method thereof
CN101685433B (zh) 由主装置指定地址的串联总线装置
CN211831017U (zh) 显示设备的功能扩展装置,智能显示系统
CN205983460U (zh) 串行收发接口模块与usb接口模块共用端口电路
CN103914167A (zh) 计算机系统及其触控及显示数据传输装置与方法
CN102385563A (zh) 单总线的usb端口读写装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140319

CF01 Termination of patent right due to non-payment of annual fee