JP2013037712A - 不揮発性メモリのデイジーチェイン配置 - Google Patents

不揮発性メモリのデイジーチェイン配置 Download PDF

Info

Publication number
JP2013037712A
JP2013037712A JP2012210614A JP2012210614A JP2013037712A JP 2013037712 A JP2013037712 A JP 2013037712A JP 2012210614 A JP2012210614 A JP 2012210614A JP 2012210614 A JP2012210614 A JP 2012210614A JP 2013037712 A JP2013037712 A JP 2013037712A
Authority
JP
Japan
Prior art keywords
volatile memory
controller
memory
command
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012210614A
Other languages
English (en)
Other versions
JP5575856B2 (ja
Inventor
Jin-Ki Kim
ジン−キ・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/496,278 external-priority patent/US20070076502A1/en
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of JP2013037712A publication Critical patent/JP2013037712A/ja
Application granted granted Critical
Publication of JP5575856B2 publication Critical patent/JP5575856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】組み込みフラッシュメモリおよび他のデバイスに関連した短所のいくつかを克服するメモリシステムを提供する。
【解決手段】フラッシュメモリシステムは、システム・イン・パッケージ（ＳＩＰ）容器３１０の中に実装されている。前記システムは、フラッシュメモリコントローラ３２０と複数のフラッシュメモリデバイス３３０a〜３３０ｎとを有する。単一パッケージまたはモジュールに適用されるＳＩＰは、多数の集積回路（チップ）を有する。フラッシュメモリコントローラは、ＳＩＰ内の複数のメモリデバイスと外部システムとをインタフェースするように構成されている。メモリデバイスは、デイジーチェインカスケード接続に構成されており、前記デイジーチェインカスケードを通じて転送されたコマンドを介してフラッシュメモリコントローラに制御される。
【選択図】図３

Description

本発明は、不揮発性メモリのデイジーチェイン配置に関するものである。
フラッシュメモリは、フラッシュカード、ディジタルオーディオ＆ビデオプレーヤ、携帯電話、ＵＳＢフラッシュドライバおよびＨＤＤの置換のためのソリッドステートディスクなど、民生用アプリケーションおよびモバイルストレージアプリケーションの実現技術の鍵となるものである。より高密度の記憶装置が需要増大されるにしたがって、フラッシュメモリ手段は、開発され続けており、より高密度でかつより低い製造コストで提供されている。
２つの一般的なフラッシュメモリ手段としては、ＮＯＲフラッシュおよびＮＡＮＤフラッシュがある。ＮＯＲフラッシュは、比較的長い削除時間および書込み時間で動作するが、いかなる位置についてもランダムアクセスを可能にするフルアドレスおよびデータインタフェースを持っている。ＮＯＲフラッシュのメモリセルは、ＮＡＮＤフラッシュセルに相当するサイズのほぼ２倍である。ＮＯＲフラッシュは、コード記憶装置についてランダムアクセス機能を必要とするアプリケーションに最も適している。対照的に、ＮＡＮＤフラッシュは、通常、ＮＯＲフラッシュよりも、比較的速い削除時間および書込み時間で動作し、比較的高密度であるとともに、ビット当たりのコストが低い。しかし、その入出力インタフェースは、データのシーケンシャルアクセスのみが可能であり、音楽ファイルおよび画像ファイルのようなアプリケーションをデータ記憶することに適している。
多くのアプリケーションがデータについて高速なランダムアクセス機能を要求するので、ＮＯＲフラッシュメモリとＮＡＮＤフラッシュメモリの両方の利点を結合するための製品が開発されている。そのような製品の一つは、ＮＡＮＤフラッシュメモリが単一集積回路（ＩＣ）上に組み込まれたフラッシュコントローラを具備している。このデバイスは、コストおよびサイズを削減しつつ高速でデータを記憶するためにＮＡＮＤフラッシュアレイを使用する。さらに、制御ロジックは、外部コマンドに対応して前記フラッシュアレイにアクセスおよび書込みをするとともに、データについてより優れたアクセス機能のインタフェースを提供しており、従来のＮＯＲフラッシュデバイスのインタフェースに相当する。したがって、ＮＡＮＤフラッシュメモリは、ＮＡＮＤフラッシュのスピードおよび性能とＮＯＲフラッシュのアクセス機能とを併せ持つ組み込みフラッシュコントローラを具備している。
フラッシュメモリデバイスは、多くの短所がある組み込みメモリコントローラを具備している。そのようなデバイスでは、いくつかの構成要素が単一シリコンダイ上に結合されている。通常、単一ダイの記憶容量は、プロセス技術によって、特に最小機能サイズによって決定される。同一のプロセス技術を使用してメモリ容量を増大させるために、ＭＣＰ（マルチ・チップ・パッケージ）が多くの場合に適用される。例えば、２つまたは４つのチップがメモリ容量を増大させるために同一のパッケージに集積されることがある。
組み込みコントローラは、チップ内に含まれたメモリアレイへのアクセスを制御することに使用され、通常、チップサイズを１５％から３０％まで増加させる。メモリ容量を増加させるために複数のデバイスがパッケージ内に集積された場合、コントローラ回路が前記複数のデバイスのそれぞれで繰り返し配置されるので、メモリコントローラ回路に関連したサイズのオーバヘッドが重大になり得る。さらに、ウエハの歩留まり（ウエハ上に形成されたチップにおける動作するチップの数）は、チップサイズの関数となる傾向がある。１つ以上の組み込みコントローラによって要求された追加スペースは、チップサイズを増加させるので、総合的なウエハ歩留まりを低下させる。
また、組み込みコントローラによって増加されたフラッシュメモリの複雑性は、製品多様化と、開発時間およびコストと、デバイス性能とに有害な影響を与える。そのようなデバイスは、ディスクリート・フラッシュメモリと対照して、より複雑な回路配置を必要としており、より長い開発サイクルを招いている。さらにまた、デザインの変更はチップ全体を改変させる必要があるので、製品の再設計が妨げられる。また、効率がこのデザインによって低下される場合もある。例えば、典型的なフラッシュメモリは、プログラムおよび削除動作に対応して高電圧トランジスタを必要とする。メモリコントローラは、高速トランジスタを利用することで利点を得る。しかしながら、単一ダイ上に高電圧かつ高速の両方のトランジスタを実装することは、製造コストをかなり増加させることとなる。したがって、組み込みコントローラは、フラッシュメモリによって要求された高電圧トランジスタを利用しない場合があるので、そのコントローラの動作を遅くさせる。
本発明の実施形態は、組み込みフラッシュメモリおよび他のデバイスに関連した短所のいくつかを克服するメモリシステムを提供する。前記メモリシステムは、デイジーチェインカスケードに配置された複数の不揮発性メモリデバイスであって、前記デイジーチェインカスケードを通じて送信されたコマンドを介してメモリコントローラデバイスによって制御される複数の不揮発性メモリデバイスを有する。前記メモリコントローラデバイスは、外部システムとのインタフェースになるとともに、前記前記デイジーチェインカスケード配置を通じて通信することによってメモリデバイスについての読取りと、書込みと、他の動作とを制御する。そのような構成において、通信は、第１メモリデバイスによって受信されるとともに、いかなる応答通信についても、第２メモリデバイスへ転送される。そのプロセスは、前記デイジーチェインカスケードにおける全てのメモリデバイスで繰り返され、その結果、前記デイジーチェインカスケードにおいてメモリデバイスを制御することをメモリコントローラに可能にしている。
メモリシステムの更なる実施形態は、メモリコントローラおよびメモリデバイスを収納しているシステム・イン・パッケージ（ＳＩＰ）容器のような共通支持体アセンブリに実装されていることとしてもよい。ＳＩＰは、多数の集積回路（チップ）を有する単一パッケージまたはモジュールである。本明細書に記載された実施形態において、ＳＩＰ内のフラッシュメモリコントローラは、外部システムとＳＩＰ内の複数のメモリデバイスとをインタフェースするように構成されている。あるいはまた、メモリシステムは、回路基板のような、他の単一フォームファクタ・デバイスに実装されていることとしてもよい。
本発明の更なる実施形態は、単方向デイジーチェインカスケードを有しており、コマンドおよびメモリデータがコントローラから送信されて、メモリデバイスの前記チェインを単方向に通る。前記単方向カスケードは、制御動作に関連する信号を伝送する第１信号パスと、前記制御動作に応答して複数の不揮発性メモリデバイスによって生成された信号を伝送する第２信号パスとを有している。双方向デイジーチェインカスケードが実装されていることとしてもよく、ここで、コマンドおよびメモリデータはメモリデバイスを通じて単方向に送信される。前記双方向デイジーチェインカスケードは、カスケードを通じて双方向に信号を伝送するように構成されたリンクをさらに有することとしてもよい。コマンドは、特定のメモリデバイスを識別するアドレスフィールドに伴って、シリアルモードで前記デイジーチェインカスケードを通じて送信されることとしてもよい。コマンド、データおよびアドレス信号は、シリアル構成の共通信号パスによって伝送されることとしてもよい。
本発明の実施形態は、フラッシュメモリシステムとして実装されることとしてもよく、ここで、メモリデバイスがフラッシュメモリを有している。メモリコントローラは、フラッシュメモリの１ブロックの消去、１ページへのプログラミング、および１ページへの書込みのような、フラッシュ制御動作を実行することとしてもよい。メモリコントローラは、各メモリデバイスについて物理アドレスに論理アドレスをマッピングすることを提供するコントロールロジックを有することとしてもよい。また、提供されたマッピングは、メモリデバイスにおいてウェアレベリング（wear-leveling）を提供する動作を有することとしてもよい。また、メモリコントローラは、ＮＯＲまたは他のインタフェースを通じて外部システムと通信するとともに、不揮発性メモリインタフェースを通じて複数のＮＡＮＤメモリデバイスを制御することとしてもよい。また、メモリコントローラデバイスは、メモリアレイを有することとしてもよく、その結果、マスタフラッシュメモリとして動作する。
前記デイジーチェインカスケードを通じて送信されたコマンドとデータは、複数のメモリデバイスの一つに対応するアドレスを伴っていることとしてもよい。各デバイスは、そのデバイスに設定されたデバイスＩＤとアドレスとを比較することによってコマンドを識別する。コマンドを受信する前に、メモリデバイスは、デイジーチェインカスケードを通じて送信された関連信号に対応してデバイスＩＤを生成することとしてもよい。
埋め込みフラッシュコントローラを有する従来のメモリデバイスのブロック図である。 単方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するシステム・イン・パッケージ（ＳＩＰ）容器の中のメモリシステムのブロック図である。 双方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するシステム・イン・パッケージ（ＳＩＰ）容器の中のメモリシステムのブロック図である。 フラッシュメモリコントローラのブロック図である。 ＣＰＵを有するフラッシュメモリコントローラのブロック図である。 マスタフラッシュメモリと単方向のデイジーチェインカスケード構成の複数のメモリデバイスとを有するＳＩＰのブロック図である。 マスタフラッシュメモリと双方向のデイジーチェインカスケード構成の複数のメモリデバイスとを有するＳＩＰのブロック図である。 ＳＩＰレイアウト内に実装されたメモリシステムのブロック図である。 複式接続を有する単方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するＳＩＰ容器の中のメモリシステムのブロック図である。 コモンポートを共有する双方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するＳＩＰ容器の中のメモリシステムのブロック図である。
上記は、本発明の一例実施形態についての以下のより詳細な説明から明らかにされる。本発明の一例実施形態を示す添付の図面においては、複数の図面を通じて、同一の構成部分には同様の参照符号が付されている。図面は必ずしも一定の縮尺で描かれているわけではなく、本発明の実施形態を図示するために強調されている部分を有する。
本発明の一例実施形態の詳細が以下に説明される。
図１は、単一集積回路に組み込まれたフラッシュメモリ１３５とコントロールロジックとを有する集積フラッシュデバイス１００を示している。コントロールロジックは、外部システムと通信するホストインタフェース１１０と、メモリバッファ１１５と、メモリ１３５とのインタフェースをする状態マシン１２５と、内部レジスタ１２０と、誤り訂正ロジック１３０とを有している。例えば、読み込み動作中に、内部レジスタ１２０は、ホストインタフェース１１０からコマンドおよびアドレスデータを受信する。状態マシン１２５は、このデータを受信して、前記読み込み動作に従ってフラッシュメモリ１３５にアクセスする。状態マシン１２５はフラッシュメモリ１３５から逐次データを受信し、それは要求されたデータを取り出すこととなる。誤り訂正ロジック１３０による検査の後に、要求されたデータは、外部システムに伝送されるためにメモリバッファ１１５に送信される。コントローラに組み込まれたフラッシュメモリデバイスの動作の詳細は、三星電子株式会社によって２００５年１２月２３日に発行された「OneNANDＴＭ Specification」、バージョン１．２によって理解することができる。
図２は、デイジーチェインカスケードに構成された複数のメモリデバイス２３０ａ−ｎを有するシステム・イン・パッケージ（ＳＩＰ）容器２１０の中のメモリシステム２００を示すブロック図である。ＳＩＰは、多くの集積回路（チップ）を有する単一パッケージまたはモジュールである。ＳＩＰは、独立システムまたはシステム構成要素として動作するように設計されていることとしてもよく、携帯電話、パーソナルコンピュータまたはデジタル音楽プレイヤのような電子回路システムの多くまたは全てを実行することとしてもよい。前記チップは、パッケージまたはモジュールの内部で、垂直に積み重ねられていることとしてもよく、互いに並んで水平に配置されていることとしてもよい。前記チップは、パッケージ内に入れられたワイヤによって通常接続されている。あるいはまた、前記チップは、「フリップチップ」技術でそれらを結合させるようにハンダバンプを使用して接続されていることとしてもよい。
ＳＩＰは、同一基板にマウントされたいくつかの回路要素および受動要素を有することとしてもよい。例えば、ＳＩＰは、特定用途向けＩＣ（ＡＳＩＣ）に実装されたプロセッサと、別々の回路ダイに実装されたメモリと、回路に関連した抵抗およびコンデンサとを有することができる。構成要素のそのような組合せは、機能システムを形成するために多くの外部要素を追加する必要性を排除し、単一パッケージの中に形成される完全な機能ユニットを可能にする。ＳＩＰデバイスを使用した設計は、ＳＩＰの外付けシステムの複雑さを軽減するので、ラップトップコンピュータ、ＭＰ３および携帯電話のようなスペースが限定された環境では特に有益である。
図２に示すフラッシュメモリシステム２００は、ＳＩＰ容器２１０の中に実装されているとともに、フラッシュメモリコントローラ２２０と複数のフラッシュメモリデバイス２３０ａ−ｎとを有する。ＳＩＰアーキテクチャに基づき、フラッシュメモリコントローラ２２０とフラッシュメモリデバイス２３０ａ−ｎとは、ディスクリート回路ダイ（チップ）で実装されているとともに、その設計に従って接続されており、例えば、パッケージ内に入れられたワイヤまたはフリップチップ接合点に接続されている。フラッシュコントローラ２２０は、システムインタフェースを通じてコンピュータシステムのような外部システム（図示せず）と通信する。システムインタフェースは、フラッシュコントローラ２２０と外部システムとの間で複数の信号パスを提供し、前記信号パスは、メモリシステム２００の制御に関連したメモリデータと、コマンドと、クロック信号と、その他の信号とを送受信する。
外部システムとの通信または他の命令に対応して、フラッシュコントローラ２２０は、単方向デイジーチェインカスケード接続に配置されたフラッシュメモリデバイス２３０ａ−ｎの一つ以上と通信することとしてもよい。単方向デイジーチェインカスケード接続構成において、前記デイジーチェインカスケード接続の各デバイスは、次のデバイスへ、生成した信号に加えて、受信した信号を転送し、その結果、デバイスを通じての単一通信パス２３５を提供している。信号パス２３５はデバイス間の複数のリンク２３５ａ−ｎを有しているので、単一を表し、フラッシュコントローラ２２０からデイジーチェインカスケード接続のフラッシュメモリデバイス２３０ａ−ｎを通じて単方向に通信が流れ、フラッシュコントローラ２２０に戻る。あるいはまた、リンク２３５ａ−ｎは、各デバイスでドライバおよび受信回路に接続して、双方向であってもよい。
本実施形態では、フラッシュコントローラ２２０は、信号パス２３５ａを通じてデイジーチェインカスケード接続のフラッシュメモリデバイス２３０ａ（「フラッシュメモリＡ」）にコマンドおよびデータ信号を送信する。フラッシュメモリ２３０ａは、受信したコマンドに従った対応を行い、記憶されたデータを取り出す機能、データ書込み機能、または他の動作を実行する機能を有することとしてもよい。そして、フラッシュメモリ２３０ａは、受信したコマンドに伴った、前記対応に関連したあらゆるデータを、次のメモリデバイス２３０ｂに出力する。逆に、受信したコマンドがフラッシュメモリ２３０ａに宛てられたものでない場合、前記デバイス２３０ａは更なる動作を実行することなく前記受信したコマンドを出力する。フラッシュメモリ２３０ａは、前記コマンドに関連したアドレスフィールドとメモリ２３０ａに記憶されたデバイス識別子とを比較することによって、前記コマンドが自身に宛てられたものか否かを判断することができる。
フラッシュメモリ２３０ｂは、前記メモリ２３０ａによって生成されたあらゆるデータを伴って、前記メモリ２３０ａから前記コマンドを受信する。前のメモリ２３０ａのように、フラッシュメモリ２３０ｂは、自身に宛てられたあらゆるコマンドに対応するとともに、次のデバイス２３０ｃへコマンドおよびあらゆる生成されたデータを出力する。この通信の引き継ぎは、前記コマンドが最後のフラッシュメモリ２３０ｎによって受信されるまで、信号パス２３５の全てのデバイスで繰り返される。フラッシュメモリ２３０ｎは、前記コマンドに従って応答するとともに、メモリデバイス２３０ａ−ｎによって生成されたあらゆるデータを伴って、フラッシュコントローラ２２０へ信号パス２３５ｎを通じて、前記コマンドを出力する。その結果、メモリシステム２００の通信は、デイジーチェインカスケード接続された全てのデバイスに信号パス２３５を通じて転送される。信号パス２３５は、前記デバイス間に１つ以上のピンまたはワイヤ接続部を有していることとしてもよく、直列または並列に信号を伝送することとしてもよい。メモリデバイスシリアル通信とデイジーチェインカスケード接続構成とに関する例示的技術である米国特許出願１１/３２４,０２３号（「複数の独立シリアルリンク・メモリ」）、米国特許出願１１/４９５,２７８１号（「デイジーチェインのカスケード接続デバイス」）、米国特許出願１１/５２１,７３４号（「非同期ＩＤ生成」）および米国仮出願６０/８０２,６４５号（シリアル内部接続メモリデバイス）を参照する。上記出願の全ての技術が本明細書に完全に示されていることを通じて参照されてここに組み込まれている。
本実施形態では、メモリシステム２００は、フラッシュコントローラ２２０からの入力信号が第１フラッシュデバイスに転送されるとともに最後のデバイス２３０ｎからの出力信号がフラッシュコントローラ２２０に転送される、ように構成された複数のフラッシュメモリデバイス２３０ａ−ｎを有する。一例実施形態において、全ての信号（フラッシュコントローラ２２０からの入力データおよびコマンドを含む）が第１メモリデバイス２３０ａから最後のメモリデバイス２３０ｎへ流れ落ちる。したがって、全ての入力および出力信号が単方向に信号パス２３５上で伝送される。入力コマンドは、メモリデバイス２３０ａ−ｎの一つのようなターゲットデバイスのアドレスを有することとしてもよい。システム初期化中またはパワーアップ中に、各フラッシュデバイス２３０ａ−ｎについて固有のデバイスアドレスがフラッシュコントローラ２２０またはフラッシュデバイス２３０ａ−ｎ自身によって割り当てられていることとしてもよく、または１回だけプログラム可能（ＯＴＰ）なアレイのようなハードウェアプログラミングによって事前に割り当てられていることとしてもよい。フラッシュコントローラ２２０がターゲットデバイスのアドレスを伴ってコマンドを出力するとき、対応するフラッシュデバイス（デバイス２３０ａ−ｎの一つ）は受信したコマンドを実行する。フラッシュデバイス２３０ａ−ｎの残りは、受信したコマンドに関して「バイパス」モードで動作し、更なる動作をせずにデイジーチェインカスケード接続に配置された次のデバイスにコマンドを通過させる。
ターゲットデバイスのアドレスは、識別子（ＩＤ）生成プロセッサによって各メモリデバイス２３０ａ−ｎにつき設定固定されていることとしてもよい。米国特許出願１１/５２１,７３４号（「非同期ＩＤ生成」）は、全体として参照されることによって援用されており、デイジーチェインカスケード接続に配置された複数のメモリデバイスにつきＩＤを生成する例示的技術を有している。一例実施形態において、デイジーチェインカスケード接続における各デバイス２３０ａ−ｎは、発生回路（図示せず）を有している。コントローラ２２０がデバイス２３０ａ−ｎへ「ＩＤ生成」コマンドを転送するとき、第１デバイス２３０ａの前記発生回路は、コントローラ２２０から第１の値を受信し、この値からデバイスＩＤを生成する。前記デバイスＩＤは、第１デバイス２３０ａのレジスタに記憶されることとしてもよく、コマンドおよびデータがデバイス２３０ａに宛てられたものか否かを判断することに使用されることとしてもよい。また、この発生回路は、第１デバイス２３０ａから次のデバイス２３０ｂへ通る、前記第１の値を増加して変更された第２の値を生成する。第２デバイス２３０ｂの発生回路は、前記第２の値からデバイスＩＤを生成して、第３デバイス２３０ｃへ変更された値を転送する。このプロセスは、デイジーチェインカスケード接続における最後のデバイス２３０ｎがデバイスＩＤを設定するまで繰り返される。
あるいはまた、フラッシュデバイス２３０ａ−ｎは、各デバイス２３０ａ−ｎとフラッシュメモリコントローラ２２０を接続している信号パスを通るデバイス選択信号（図示せず）によってアドレス指定されることもできる。そのような実施形態では、フラッシュメモリコントローラ２２０は、アドレス指定されたコマンドについてのフラッシュデバイス２３０ａに、デバイス選択信号を送信することとしてもよく、その結果、デバイス２３０ａが受信したコマンドに対応した実行をすることが可能となる。残りのフラッシュデバイス２３０ｂ−ｎは、デバイス選択信号を受信しないこととしてもよく、したがって、更なる動作をせずに、デイジーチェインカスケード接続における次のデバイスへ受信したコマンドを渡す。
フラッシュメモリは、電源供給および頻繁なリフレッシュ動作をせずに記憶データを維持できる不揮発性メモリの一種である。他の実施形態としては、他のタイプの不揮発性メモリが、１つ以上のフラッシュメモリデバイス２３０ａ−ｎに代わって利用されることとしてもよく、またはフラッシュメモリデバイス２３０ａ−ｎの中に組み込まれることとしてもよい。同様に、スタティックＲＡＭ（ＳＲＡＭ）やダイナミックＲＡＭ（ＤＲＡＭ）などの揮発性メモリがフラッシュメモリデバイス２３０ａ−ｎの中に組み込まれることとしてもよい。また、そのような代替的実施形態は、メモリの規格通りに動作するコントローラ２２０を必要とすることとしてもよく、または追加または置換メモリコントローラを必要とすることとしてもよい。フラッシュメモリコントローラの動作は、図４を参照して以下でさらに詳細に説明される。
図３は、デイジーチェインカスケード接続に構成された複数のフラッシュメモリデバイス３３０ａ−ｎを有するシステム・イン・パッケージ（ＳＩＰ）容器３１０の中のメモリシステム３００のブロック図である。メモリシステム３００は、フラッシュコントローラ３２０およびフラッシュメモリデバイス３３０ａ−ｎが図２を参照して説明されたコントローラ２２０およびデバイス２３０ａ−ｎと同様に構成することができる限りにおいて、図２のシステム２００に対応していると見ることができる。しかしながら、本システム３００のコントローラ３２０およびデバイス３３０ａ−ｎは、双方向デイジーチェインカスケード接続において、信号を入力ポートおよび出力ポートでデバイスを接続している複数のリンク３３４ａ−ｎ，３３５ａ−ｎを有する信号パス３３４，３３５介して通信する。この信号パス３３４，３３５は、フラッシュコントローラ３２０からの通信信号の流れを表すとともに、信号パス３３４を介してデイジーチェインカスケードに接続されたフラッシュメモリデバイス３３０ａ−ｎを通り、信号パス３３５を介してフラッシュコントローラ３２０に戻っている。
フラッシュコントローラ３２０は、システムインタフェースを通じて、コンピュータシステムのような、外部システム（図示せず）と通信する。システムインタフェースは、フラッシュコントローラ３２０と外部システムとの間で複数の信号パスを提供し、前記信号パスは、メモリシステム３００の制御に関連したメモリデータと、コマンドと、クロック信号と、その他の信号とを送受信する。
外部システムとの通信または他の命令に対応して、フラッシュコントローラ３２０は、双方向デイジーチェインカスケード接続に配置されたフラッシュメモリデバイス３３０ａ−ｎの一つ以上と通信することとしてもよい。ここに表された双方向デイジーチェインカスケード接続構成では、フラッシュコントローラ３２０がデイジーチェインカスケード接続における第１メモリデバイス３３０ａ（「フラッシュメモリＡ」）へ信号パス３３４ａを通じてコマンドおよびデータ信号を送信する。デイジーチェインカスケード接続における各フラッシュメモリデバイス３３０ａ−ｎは、イジーチェインカスケード接続における最後のデバイスがその信号を受信するまで、受信した信号を次のデバイスに信号パス３３４を介して転送する。
各デバイス３３０ａ−ｎは、自身にアドレス指定された受信した信号に応答し、信号パス３３５を介してフラッシュコントローラ３２０へ応答として生成した信号を送信する。例えば、フラッシュコントローラは、デバイスに記憶されたデータを取り出すために、フラッシュメモリデバイスＢ ３３０ｂにアドレス指定した「読取り」コマンドを送信することとしてもよい。前記コマンドは、フラッシュメモリＡ ３３０ａ（リンク３３４ａ-ｂを介して）を通ってフラッシュメモリＢ ３３０ｂに受信される。フラッシュメモリＢは、リンク３３５ａ-ｂを介してフラッシュコントローラ３２０に要求されたデータを送信することによって前記コマンドに応答する。また、フラッシュメモリＢはフラッシュメモリＣ ３３０ｃへ前記コマンドを送信し、続いてフラッシュメモリＣ ３３０ｃは最後のデバイスであるフラッシュメモリＮ ３００ｎへカスケード接続を通じてさらに前記コマンドを送信する。
ある条件下において、フラッシュコントローラ３２０は、特定のコマンドについて複数のメモリデバイスをアドレス指定することとしてもよい。また、上記実施形態に加えて、コマンドはフラッシュメモリデバイスＣ ３３０ｃからデータを要求することとしてもよい。このような場合、そのデバイスは、フラッシュメモリＢ ３３０ｂからコマンドを受信して、リンク３３５ｃを通じてデータを出力することによってフラッシュコントローラ３２０に要求されたデータを送信する。その結果、フラッシュコントローラ３２０は、信号パス３３５を通じてフラッシュメモリデバイスＢおよびＣ ３３０b,３３０cの両方から要求したデータを受信する。
したがって、フラッシュメモリコントローラ３２０は、双方向デイジーチェインカスケード接続における第１方向（すなわち、信号パス３３４）にデバイス３３０ａ−ｎを通じて転送される制御信号およびデータ信号を送信することによってフラッシュメモリデバイス３３０ａ−ｎを制御することができる。また、応答通信が、双方向デイジーチェインカスケード接続における第２方向（すなわち、信号パス３３５）に転送された信号を通じてコントローラ３２０へ返信される。また、メモリデバイス３３０ａ−ｎは、フラッシュコントローラ３２０へ制御信号およびデータ信号を返信するように構成されていることとしてもよい。ここで、カスケード接続における最後のデバイス（フラッシュメモリデバイス３３０ｎ）は、信号パス３３５を通じて制御信号およびデータ信号を送信する。
メモリシステム３００の双方向デイジーチェインカスケード接続は、デイジーチェインカスケード接続されたデバイスに接続されている信号パス３３４，３３５を伝わる入道リンクおよび出道リンクの両方を各メモリデバイス３３０ａ−ｎに提供する。代替的実施形態としては、デバイスが他の構成を通じて通信することとしてもよい。例えば、デイジーチェインカスケード接続における最後のデバイス以外のメモリデバイスは、前のデバイスに応答通信を転送する構成となっていることとしてもよい。フラッシュメモリＢ ３３０bは、前のデバイス３３０ａからコマンドおよびデータを受信するとともに、後のデバイス３３０ｃへ通信を転送することに換えて（または加えて）、フラッシュコントローラ３２０に受信させるために前のデバイス３３０ａに戻る応答通信を転送することとしてもよい。フラッシュメモリＢは、高優先度のコマンドまたはデータのような、特定タイプの通信を受信しているときに、この動作を実行するようにさらに構成されていることとしてもよい。そのような構成は、デイジーチェインカスケード接続における１つ以上のデバイスに実装されていることとしてもよく、メモリシステム３００における特定動作の待ち時間を削減させることに好適である。
図４Ａは、フラッシュメモリコントローラ４００の実施形態のブロック図である。コントローラ４００の実施形態は、上記および下記の図２，３，８，９に関するメモリシステム２００，３００，８００，９００それぞれのメモリコントローラ２２０，３２０，８２０，９２０としてＳＩＰ内の個々の集積回路ダイの上で実装されていることとしてもよい。また、コントローラ４００は、フラッシュメモリチップに組み込まれていることとしてもよく、マスタフラッシュメモリとして動作するコントローラ４００およびメモリは、下記の図５，６に関するメモリシステム５００，６００それぞれのマスタフラッシュメモリとして実装されていることとしてもよい。
フラッシュメモリコントローラ４００は、フラッシュメモリデバイスを制御する特定動作のいくつかまたは全てを実行することとしてもよい。例えば、典型的なフラッシュメモリは、所定数のメモリビットを有する個々のページ単位で読み取られるとともにプログラミングされるとともに、数ページを有するブロック単位で消去される。そのような動作に対応するコマンドがデバイスコントローラによって検索されるフラッシュメモリに記憶されていることとしてもよい。ＮＡＮＤフラッシュメモリは、個々のページにアクセスされる。検索されたページは、ランダムアクセスメモリ（ＲＡＭ）のような外部メモリにさらにコピーされることとしてもよい。ここで、ページの中の特定のデータが取り出されることとしてもよい。また、何らかの書込みおよびアクセス動作がフラッシュメモリデバイス自体の中で実行されることとしてもよく、その結果、フラッシュメモリコントローラ４００で必要とされた何らかの機能を除去することができる。
フラッシュメモリコントローラ４００は、システムインタフェース４８０と、コントロールロジック４１０と、フラッシュメモリインタフェース４９０とを有する。システムインタフェース４８０は、外部ホストシステムとの通信に使用されるとともに、ダブルデータレート（ＤＤＲ）ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ラムバスＤＲＡＭインタフェース、シリアルＡＴＡ（ＳＡＴＡ）インタフェース、ＩＥＥＥ１３９４、ＭＭＣインタフェース、またはユニバーサル・シリアルバス（ＵＳＢ）など、ＮＯＲフラッシュインタフェースまたは他のメモリデバイスとともに利用されたインタフェースとして構成されていることとしてもよい。あるいはまた、システムインタフェース４８０は、コントロールロジック４１０とは別個に配置されていることとしてもよく、別個のデバイスとして、またはフラッシュコントローラ４００と通信するシステムの内部に、実装されることとしてもよい。コントロールロジック４１０は、バッファＲＡＭ４２０と、モード・タイミング・データ・コントローラ４２５と、内部レジスタ４３０と、エラー訂正符号（ＥＣＣ）ロジック４３５とを有している。
コントロールロジック４１０は、システムインタフェース４８０およびフラッシュメモリインタフェース４９０を介して外部システムおよびフラッシュメモリデバイスのそれぞれと通信する。バッファＲＡＭ４２０は、システムインタフェース４８０とやり取りされる入力データおよび出力データについて内部バッファを提供する。内部レジスタ４３０は、アドレスレジスタ、コマンドレジスタ、構成レジスタ、およびステータスレジスタを有することとしてもよい。モード・タイミング・データ・コントローラ４２５は、フラッシュメモリインタフェース４９０と、ＥＣＣロジック４３５と、内部レジスタ４３０と、バッファＲＡＭ４２０とから入力を受信している状態マシンによって駆動されることとしてもよい。ＥＣＣロジック４３５は、モード・タイミング・データ・コントローラ４２５に誤り検出と訂正を提供する。
フラッシュメモリインタフェース４９０は、がデイジーチェインカスケード接続構成に配置された１つ以上のフラッシュメモリデバイスと通信するための物理的フラッシュインタフェースである。一例フラッシュインタフェースは、米国仮出願第６０/８３９,３２９号（ＮＡＮＤフラッシュメモリデバイス）に記載されており、本明細書に完全に示されていることを通じて全体として参照されてここに組み込まれている。さらに、フラッシュメモリインタフェース４９０とコントロールロジック４１０は、上述のＮＯＲ，ＤＲＡＭまたは他のインタフェースを提供している間、ＮＡＮＤフラッシュメモリデバイスを制御するように構成されていることとしてもよい。したがって、フラッシュメモリコントローラ４００は、ＮＯＲまたは他のインタフェースでの外部ホストシステムとの通信を介してのＮＡＮＤフラッシュメモリの制御を提供する、「ハイブリッド」コントローラとして動作することができる。
本発明の実施形態として実施されるフラッシュメモリコントローラ４００は、カスケード接続を通じて送信されたコマンドおよびデータを介してメモリデバイスを制御する、システムコントローラとして動作することができる。そのようなコマンドおよびデータは、各メモリデバイス（図示せず）のデバイスコントローラによって受信される。前記デバイスコントローラは、各メモリアレイを制御するための前記コマンドに応答したアルゴリズムを順次実行する。
コントロールロジック４１０は、図４Ｂにおけるフラッシュコントローラ４９５に示すような、ファイル記憶管理を提供する。前記ファイル記憶管理は、要求されたデータの物理アドレスを判断し、論理アドレスを物理アドレスにマッピングすることを提供する。前記マッピングは、性能を向上させるために、またはウェアレベリング（wear-leveling）を実行するために、デバイスに記憶された分散データおよび再分散データのアルゴリズムをさらに有することとしてもよい。
「読取り」動作の一実施形態として、フラッシュメモリコントローラ４００は、外部ホストシステム（図示せず）からのデータ要求をシステムインタフェース４８０で受信する。前記データ要求は、メモリコントローラ４００によって制御される１つ以上のメモリデバイスに記憶されたデータの論理アドレスを示すものである。コントロールロジック４１０は、対応する物理アドレスを決定する。フラッシュメモリインタフェースを通して、コントローラ４００は、要求されたデータの物理アドレスを伴って、メモリデバイスのカスケード接続を通じて「読取りコマンド」を出力する。ターゲットメモリデバイスは、要求されたデータを取り出すために「読取り」アルゴリズムを実行する。前記「読取り」アルゴリズムは、デバイスページバッファに１ページだけロードすることを有する。前記ターゲットメモリデバイスは、フラッシュメモリインタフェース４９０を介してフラッシュメモリコントローラ４００に要求されたデータを転送する。コントロールロジック４１０は、受信データを検査するとともに、エラー訂正符号（ＥＣＣ）モジュール４３５でエラーを修正する。そして、コントロールロジック４１０は、要求されたデータをバッファＲＡＭ４２０にロードする。その要求されたデータは、システムインタフェース４８０を介して外部ホストシステムに転送される。
プログラム動作は、上述の読取り動作に比較できる。ここで、フラッシュメモリコントローラ４００は、外部ホストシステムから、１つ以上のメモリデバイスに記憶されたデータを受信する。コントロールロジック４１０は、データマッピングと、分布と、ウェアレベリング・スキーマとのうちの１つ以上に基づいて、データを記憶するための物理アドレスを決定する。物理アドレスに基づいて、フラッシュメモリコントローラ４００は、メモリデバイスのカスケード接続を通じて、データと決定した物理アドレスとを伴った「プログラムコマンド」を転送する。ターゲットメモリデバイスは、ページバッファにデータをロードするとともに、メモリコントローラ４００によって決定された物理アドレスにデータを書き込むための「プログラム」アルゴリズムを開始する。この書込み動作に続いて、前記ターゲットデバイスは、書込みが成功したか否かを示す「プログラムベリファイ」信号を出力する。前記ターゲットメモリデバイスは、「プログラムベリファイ」が書込み動作の成功を示すまで、「プログラム」と「プログラムベリファイ」のこのサイクルを繰り返す。
上述のように、複数のカスケード接続されたメモリデバイスを制御するとき、メモリコントローラ４００は、単一のメモリデバイスまたは分岐配置された複数のデバイスを制御するプロトコルとは異なる通信プロトコルを使用する。例えば、ターゲットメモリデバイスを選択しているメモリコントローラ４００は、前記メモリデバイスに対応するアドレスを出力しなければならない。このアドレス（または前述のターゲットデバイスＩＤ）は、制御コマンドの構造の中に統合されていることとしてもよく、その結果、カスケード接続における特定デバイスが選択されることを可能にしている。
図４Ｂは、フラッシュメモリコントローラ４０１の第２実施形態を示しているブロック図である。フラッシュメモリコントローラ４０１は、フラッシュコントローラ４００を参照して上記で説明されたものの１つ以上の構成で構成することができる。フラッシュコントローラ４０１は、より複雑な処理に有用なプロセッサユニット（ＣＰＵ）４７０を有する点で、コントローラ４００と区別されるものとしてもよい。
図４Ａを参照して上記で説明された構成要素に加えて、フラッシュメモリコントローラ４０１は、水晶発振器（Xtal）４７６を有している。水晶発振器４７６は、クロック発生および制御ブロックに接続されており、基準クロック信号を出力する。クロック発生および制御ブロック４７５は、ＣＰＵ４７０と、フラッシュコントローラ４９５と、システムインタフェース４６５とに様々なクロック信号を出力する。ＣＰＵ４７０は、共通バス４８５を通じて他のサブシステムと通信する。また、共通バス４８５に接続されるものには、ＲＡＭおよびＲＯＭ回路４９６がある。ＲＡＭおよびＲＯＭ回路４９６は、バッファメモリを提供するＲＡＭと実行コードを記憶するＲＯＭとを有する。フラッシュコントローラ４９５は、物理フラッシュインタフェースと、ＥＣＣブロックと、ファイル＆メモリ管理ブロックとを有する。フラッシュデバイスは、物理フラッシュインタフェースを通じてアクセスされる。フラッシュデバイスからのアクセスデータは、ＥＣＣブロックによって検査および修正される。ファイル＆メモリ管理ブロックは、論理−物理アドレス転換と、ウェアレベリングアルゴリズムと、他の機能とを提供する。
図５は、ＳＩＰ容器に内蔵されたメモリシステム５００の他の実施形態を示すブロック図である。前記システムは、ＳＩＰ容器に内蔵された多数のデバイスを有している。前記容器は、フラッシュメモリデバイス５２０と、信号パス５３５に沿って単方向デイジーチェインカスケード接続に構成された複数のフラッシュメモリデバイス５３０ａ−ｎとを収容している。信号パス５３５は、前記デバイスを接続している複数のリンク５３５ａ−ｎを有している。マスタフラッシュメモリデバイス５２０は、第１メモリデバイス５３０ａへリンク５３５ａでコマンドおよびデータを転送するとともに、デイジーチェインカスケード接続における最後のメモリデバイス５３０ｎからリンク５３５ｎで応答通信を受信する。
システム５００は、上記で図２および図３を参照してシステム２００，３００に関して説明された機能を組み込んでいることとしてもよい。マスタフラッシュメモリ５２０は、単一の集積回路ダイの上にフラッシュメモリと共に組み込まれたフラッシュメモリコントローラを有している。埋め込みフラッシュコントローラは、図４Ａ−Ｂを参照して上記で説明されたフラッシュコントローラ４００，４０１の機能が組み込まれていることとしてもよい。マスタフラッシュデバイス５２０は、システムインタフェースを通じて外部システムと通信するとともに、単方向デイジーチェインカスケード接続に構成されたフラッシュメモリデバイス５３Ｏａ−ｎを制御する。さらにまた、マスタフラッシュデバイスは、内部フラッシュメモリを制御し、その結果、外部システムによってユーザに追加メモリを提供している。したがって、ディスクリートなフラッシュメモリよりもむしろマスタフラッシュメモリ５２０を利用することによって、システム５００内により大きなメモリ容量を構成することができる。
図６は、ＳＩＰ容器６１０内の代替フィラッシュメモリシステム６００のブロック図である。システム６００は、複数のフラッシュメモリデバイス６２０ａーｎを制御しているマスタフラッシュメモリ６２０を具備している。前記デバイスは、該デバイスに接続されているリンク６３４Ａ−ｎ，６３５ａ−ｎを有する信号パス６３４，６３５に沿った双方向デイジーチェインカスケード接続に構成されている。システム６００は、図２，３，５のシステム２００，３００，５００に関して上記で説明された機能を組み込んでいることとしてもよい。
図７は、ＳＩＰレイアウトに実装されたメモリシステム７００の一実施形態のブロック図である。前記システムは、配線基板７３０上に実装された垂直スタックとして、メモリコントローラ７２０および複数のメモリデバイス７３０ａーｎを有する、複数のチップを有しているとともに、ＳＩＰ容器７１０内に収容されている。ＳＩＰ容器７１０は、四方でシステム構成要素を包む密封媒体または樹脂を有することとしてもよく、その結果、構成要素が固定された硬質パッケージを提供している。また、チップ７２０，７３０ａーｃは、容器７１０内に入れられたワイヤによって接続されている。あるいはまた、チップ７２０，７３０ａ−ｃは、設計条件に応じて容器７１０内で相互に並んで水平に配置されていてもよく、またはフリップチップ技術でそれらを共通に接続するためにハンダバンプを使用して接続されていることとしてもよい。
メモリデバイス７３０ｃは、複数の端子（例えば、端子７５５）によって配線基板７５０に接続されている。前記端子を通じて、メモリデバイス７３０ｃは信号を送受信することができる。端子７５５は、配線基板７５０の裏面にある外部端子（例えば、端子７４５）に接続されており、外部システムとの通信を可能にしている。同様に、メモリコントローラ７２０は、１つ以上の外部端子７４５に続いて接続する端子７４０に接続されたワイヤ７３５を有する信号パスを通じて外部システムと通信することとしてもよい。
図７のブロック図は、ＳＩＰ容器７１０に実装されたメモリシステム７００の図示例を提供している。上記で説明されたシステム７００の構成要素および接続は、特定の実施形態の設計要求に従い異なって構成されることができる。例えば、図２，３，５，６，８，９のメモリシステム２００，３００，５００，６００，８００，９００は、図７のシステム７００に匹敵するメモリシステムとして実装されることとしてもよい。したがって、そのようなメモリシステムは、メモリコントローラとデイジーチェインカスケード接続に配置された複数のメモリデバイスとを収納しているＳＩＰ容器を提供し、前記コントローラは、前記カスケード接続を通じてメモリデバイスを制御している。
システム・イン・パッケージ（ＳＩＰ）は、メモリシステム２００，３００，５００，６００，８００，９００が実装され得る単一のフォームファクタの一実施形態である。また、前記メモリシステムは、他の適当なデバイスに実装されていることとしてもよく、前記の構成要素のメモリコントローラおよびメモリデバイスが外部システムと通信するように構成される共通支持体アセンブリに実装されていることとしてもよい。例えば、メモリシステムは、メモリカードのような、回路基板として実現されてもよい。ここで、前記コントローラおよびメモリデバイスは、前記基板に結合されたチップを有しているとともに、前記回路基板において信号パスを介して通信する。
図８は、複式接続を有する単方向のデイジーチェインカスケード接続に構成された複数のメモリデバイス８３０ａ−ｎを有するＳＩＰ容器８１０内のメモリシステム８００のブロック図である。デバイス８３０ａ−ｎは、各メモリデバイス８３０ａ−ｎ間のリンクを有する信号パス８３４，８３５を通じて転送されたコマンドを介してフラッシュコントローラ８２０によって制御される。この構成は、各デバイス８３０ａ−ｎが１つではなく２つの単方向パスによって接続されていることを除いて、図２のシステム２００の構成に匹敵している。また、前記メモリシステムは、図２，図３のシステム２００，３００を参照して上記で説明された機能を組み込んでいることとしてもよく、複数のフラッシュメモリデバイス８３０ａ−ｎをアドレス指定するフラッシュコントローラ８２０を有している。この実施形態では、リンク８３４ａを通じてフラッシュコントローラ８２０によって送信されたコマンドおよびデータがリンク８３４ｂ−ｄによって信号パス８３４を通じて転送される。コマンドに応答したデータは、リンク８３５ｂ−ｎを有する信号パス８３５を通じて転送されるとともに、フラッシュコントローラ８２０によって受信される。また、フラッシュコントローラによって送信されたコマンドおよびデータが、リンク８３５ｎを介してフラッシュコントローラに返信されることとしてもよい。したがって、単方向デイジーチェインカスケード接続を有する信号パス８３５は、フラッシュコントローラ８２０からのコマンドおよびデータの伝送に専用される第１パス８３４ａ−ｄ（上側）と、各メモリデバイス８３０ａ−ｎによって生成された応答データの伝送に専用される第２パス８３５ｂ−ｎ（下側）とに分割される。
代替の実施形態として、メモリシステム８００は、上記で説明されたようにマスタフラッシュメモリを実装するように改変されることとしてもよい。このような場合、フラッシュコントローラ８２０は、マスタフラッシュメモリに置換されることとしてもよく、図５を参照して説明されたようにフラッシュメモリデバイス８３０ａ−ｎを制御している。
図９は、コモン入出力ポートを共有する双方向のデイジーチェインカスケード接続に構成された複数のメモリデバイス９３０ａ−ｎを有するＳＩＰ容器９１０の中のメモリシステム９００のブロック図である。デバイス９３０ａ−ｎは、各メモリデバイス９３０ａ−ｎ間のリンクを有する信号パス９３５を通じて転送されたコマンドを介してフラッシュコントローラ９２０によって制御される。この構成は、リンク９３５ｂ−ｎのそれぞれが２つの単方向リンクではなく双方向リンクであることを除き、図３のシステム３００の構成に匹敵している。リンク９３５ｂ−ｎは、各デバイス９３０ａ−ｎにおいてコモン入出力ポートに接続されていることとしてもよく、その結果、各リンク９３５ｂ−ｎを通じて双方向通信を可能にしている。フラッシュコントローラ９２０によって送信されたコマンドおよびデータは、各メモリデバイス９３０ａ−ｎへ信号パス９３５ａ−ｎを通じて転送される。また、コマンドに応答したデータは、信号パス９３５ｂ−ｎを通じて転送されるとともに、リンク９３５ａでフラッシュコントローラ９３５ａに転送される。したがって、前記双方向デイジーチェインカスケード接続が、コモン入出力ポートを共有している複数のリンク９３５ａ−ｎを有する信号パス９３５上で有効にされる。
代替の実施形態として、メモリシステム９００は、上記で説明されたマスタフラッシュメモリを実装するように改変されることとしてもよい。このような場合、フラッシュコントローラ９２０は、マスタフラッシュメモリに置換されることとしてもよく、図６を参照して説明されたようにフラッシュメモリデバイス９３０ａ−ｎを制御している。
本発明は、具体的実施形態を参照して特定的に示されるとともに説明されたが、添付された特許請求の範囲によって規定される本発明の範囲から逸脱することなく、表現形式および詳細につき様々な変更が行われ得ることが、当業者にとって理解される。
２００ フラッシュメモリシステム
２１０ ＳＩＰ容器
２２０ フラッシュメモリコントローラ
２３０ａ−ｎ フラッシュメモリデバイスＡ−Ｎ
２３５ａ−ｎ リンク

Claims (18)

  1. 複数のブロックを有する不揮発性メモリアレイであって、各ブロックは複数のページと、ページのデータを読み取るために構成された前記不揮発性メモリアレイと、プログラムデータと、ブロックの削除データとを有する不揮発性メモリアレイと、
    コントローラからコマンドを受信するために構成される第１ポートであって、前記コマンドはアドレス情報を有することを特徴とする第１ポートと、
    別の不揮発性メモリデバイスの入力ポートへ結合するために構成される第２ポートと、
    前記別の不揮発性メモリデバイスから第１出力を受信するように構成される第３ポートと、
    前記コントローラへ第２出力を提供するように構成される第４ポートと、
    前記コマンドのアドレス情報が前記不揮発性メモリデバイスを識別するかどうか決定するように構成されるデバイス決定器であって、
    一致しない決定に応じて、前記不揮発性メモリデバイスへ前記第２ポートを通じて前記受信コマンドが出力され、
    一致した決定に応じて、
    データ読取りのための前記コマンドだった場合、前記コマンドは前記不揮発性メモリアレイにアクセスするために処理され、読み取りコマンドに応じてアドレス指定されたページの不揮発性メモリアレイが読取られ、
    プログラミングのための前記コマンドだった場合、前記コマンドは前記不揮発性メモリアレイにアクセスするために処理され、プログラムコマンドに応じてアドレス指定されたページの不揮発性メモリアレイがプログラムされ、
    削除のための前記コマンドだった場合、前記コマンドは前記不揮発性メモリアレイにアクセスするために処理され、プログラムコマンドに応じてアドレス指定された不揮発性メモリアレイのブロックが削除されるデバイス決定器と
    を有することを特徴とする不揮発性メモリデバイス。
  2. 前記読取りデータは、前記第２出力ポートを通じて前記別の不揮発性メモリデバイスへ送信される、請求項１に記載の前記不揮発性メモリデバイス。
  3. 前記読取りデータは、第２出力として前記第４ポートを通じて前記コントローラへ送信される、請求項１に記載の前記不揮発性メモリデバイス。
  4. 請求項１に記載の前記不揮発性メモリデバイスであって；
    前記第３ポートはさらに、前記第１出力として別の不揮発性メモリデバイスからプログラムデータを受信するように構成され、
    前記第４ポートはさらに、前記コントローラへ受信したプログラムデータを提供するように構成される不揮発性メモリデバイス。
  5. 請求項１に記載の前記不揮発性メモリデバイスであって；
    前記第１ポートはさらに、前記コントローラからコマンドとプログラムを受信するように構成され、
    前記第４ポートはさらに、前記不揮発性メモリアレイから前記コントローラへ前記読取りデータを提供するように構成される不揮発性メモリデバイス。
  6. 前記第１、第２、第３、及び第４ポートはシリアル又はパラレルポートである請求項１に記載の前記不揮発性メモリデバイス。
  7. 前記デバイス決定器は、前記システム初期化のデバイスアドレスを決定するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
  8. 前記デバイス決定器は、電源投入時に前記デバイスアドレス決定を実行するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
  9. 前記デバイス決定器は、前記第１ポートのコントローラから値を含む前記コマンドの受信で前記デバイスアドレス決定を実行するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
  10. 前記デバイス決定器は、さらに前記受信した値に基づきデバイス識別子を生成するように構成される、請求項９に記載の前記不揮発性メモリデバイス。
  11. 前記デバイスアドレスを記憶するように構成されたレジスタをさらに有することを特徴とする、請求項１に記載の前記不揮発性メモリデバイス。
  12. 前記デバイス決定器は、ハードウェアプログラミングに基づいて前記デバイスアドレスを決定するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
  13. 前記デバイス決定器は、１度だけプログラム可能なアレイに基づいて前記デバイスアドレスを決定するように構成される、請求項１２に記載の前記不揮発性メモリデバイス。
  14. 請求項１から請求項１３のいずれか１つに記載の前記不揮発性メモリデバイスを含む不揮発性メモリデバイスを有するチップ。
  15. コントローラと請求項１から請求項１３のいずれか１つに記載の１つか複数の不揮発性メモリデバイスを含むパッケージであって、前記コントローラは、１つか複数の不揮発性メモリデバイスの前記第１ポートへコマンドとプログラムデータを提供するための前記第１ポートと、１つか複数の不揮発性メモリデバイスの前記第４ポートからリードデータを読み込むための第２ポートとを含む前記パッケージ。
  16. 配線基板上で１つか複数の不揮発性メモリデバイスと前記コントローラがともに互いにマウントされる、請求項１５に記載の前記パッケージ。
  17. 配線基板上で１つか複数の不揮発性メモリデバイスと前記コントローラが垂直スタック内でマウントされる、請求項１５に記載の前記パッケージ。
  18. はんだバンプか配線によって少なくとも１つの１つか複数の不揮発性メモリデバイスと前記コントローラが接続される、請求項１７に記載の前記パッケージ。
JP2012210614A 2006-03-28 2012-09-25 不揮発性メモリのデイジーチェイン配置 Expired - Fee Related JP5575856B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US78771006P 2006-03-28 2006-03-28
US60/787,710 2006-03-28
US11/496,278 US20070076502A1 (en) 2005-09-30 2006-07-31 Daisy chain cascading devices
US11/496,278 2006-07-31
US83953406P 2006-08-23 2006-08-23
US60/839,534 2006-08-23
US11/639,375 2006-12-14
US11/639,375 US20070165457A1 (en) 2005-09-30 2006-12-14 Nonvolatile memory system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009501797A Division JP5189072B2 (ja) 2006-03-28 2007-03-26 不揮発性メモリのデイジーチェイン配置

Publications (2)

Publication Number Publication Date
JP2013037712A true JP2013037712A (ja) 2013-02-21
JP5575856B2 JP5575856B2 (ja) 2014-08-20

Family

ID=38540751

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009501797A Expired - Fee Related JP5189072B2 (ja) 2006-03-28 2007-03-26 不揮発性メモリのデイジーチェイン配置
JP2012210614A Expired - Fee Related JP5575856B2 (ja) 2006-03-28 2012-09-25 不揮発性メモリのデイジーチェイン配置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009501797A Expired - Fee Related JP5189072B2 (ja) 2006-03-28 2007-03-26 不揮発性メモリのデイジーチェイン配置

Country Status (8)

Country Link
US (2) US20070165457A1 (ja)
EP (3) EP1999601A4 (ja)
JP (2) JP5189072B2 (ja)
KR (2) KR101314893B1 (ja)
CN (2) CN101410814B (ja)
CA (1) CA2644593A1 (ja)
TW (1) TW201433921A (ja)
WO (1) WO2007109888A1 (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
TWI543185B (zh) 2005-09-30 2016-07-21 考文森智財管理公司 具有輸出控制之記憶體及其系統
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US20080113525A1 (en) * 2006-11-15 2008-05-15 Sandisk Il Ltd. Compact solid state drive and processor assembly
US7853727B2 (en) 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7650459B2 (en) * 2006-12-21 2010-01-19 Intel Corporation High speed interface for non-volatile memory
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US8010710B2 (en) * 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
US7728619B1 (en) * 2007-03-30 2010-06-01 Cypress Semiconductor Corporation Circuit and method for cascading programmable impedance matching in a multi-chip system
US20080301355A1 (en) * 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
US20080306723A1 (en) * 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US20090063786A1 (en) * 2007-08-29 2009-03-05 Hakjune Oh Daisy-chain memory configuration and usage
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
WO2009079014A1 (en) * 2007-12-18 2009-06-25 President And Fellows Of Harvard College Nand implementation for high bandwidth applications
US9495116B2 (en) * 2007-12-26 2016-11-15 Sandisk Il Ltd. Storage device coordinator and a host device that includes the same
US20090182977A1 (en) * 2008-01-16 2009-07-16 S. Aqua Semiconductor Llc Cascaded memory arrangement
US20110235260A1 (en) * 2008-04-09 2011-09-29 Apacer Technology Inc. Dram module with solid state disk
US7983051B2 (en) * 2008-04-09 2011-07-19 Apacer Technology Inc. DRAM module with solid state disk
US8843691B2 (en) 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
WO2010041093A1 (en) * 2008-10-09 2010-04-15 Federico Tiziani Virtualized ecc nand
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
KR101687038B1 (ko) * 2008-12-18 2016-12-15 노바칩스 캐나다 인크. 에러 검출 방법 및 하나 이상의 메모리 장치를 포함하는 시스템
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US8060453B2 (en) * 2008-12-31 2011-11-15 Pitney Bowes Inc. System and method for funds recovery from an integrated postal security device
US8055936B2 (en) * 2008-12-31 2011-11-08 Pitney Bowes Inc. System and method for data recovery in a disabled integrated circuit
US7894230B2 (en) * 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
US8832353B2 (en) * 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US8132045B2 (en) * 2009-06-16 2012-03-06 SanDisk Technologies, Inc. Program failure handling in nonvolatile memory
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
US8966208B2 (en) 2010-02-25 2015-02-24 Conversant Ip Management Inc. Semiconductor memory device with plural memory die and controller die
US8582382B2 (en) * 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8463959B2 (en) * 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8793419B1 (en) * 2010-11-22 2014-07-29 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
CN102183548B (zh) * 2011-03-16 2013-02-27 复旦大学 一种基于菊花链回路设计的定位失效凸点的方法
US9390049B2 (en) * 2011-06-03 2016-07-12 Micron Technology, Inc. Logical unit address assignment
CN102436426A (zh) * 2011-11-04 2012-05-02 忆正存储技术（武汉）有限公司 一种内嵌式存储器及内嵌式存储系统
US8825967B2 (en) * 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
US8797799B2 (en) * 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
US8954825B2 (en) * 2012-03-06 2015-02-10 Micron Technology, Inc. Apparatuses and methods including error correction code organization
KR20130107841A (ko) * 2012-03-23 2013-10-02 삼성전자주식회사 메모리 시스템
US9391047B2 (en) 2012-04-20 2016-07-12 International Business Machines Corporation 3-D stacked and aligned processors forming a logical processor with power modes controlled by respective set of configuration parameters
US9569402B2 (en) 2012-04-20 2017-02-14 International Business Machines Corporation 3-D stacked multiprocessor structure with vertically aligned identical layout operating processors in independent mode or in sharing mode running faster components
CN102662383B (zh) * 2012-05-29 2014-11-19 张二浩 用于控制链条系统的控制链条实现方法
CN202677849U (zh) * 2012-06-04 2013-01-16 旭丽电子(广州)有限公司 携带式储存装置
US8804452B2 (en) * 2012-07-31 2014-08-12 Micron Technology, Inc. Data interleaving module
JP6166517B2 (ja) * 2012-09-04 2017-07-19 ラピスセミコンダクタ株式会社 電子機器およびアドレス設定方法
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
US9779138B2 (en) 2013-08-13 2017-10-03 Micron Technology, Inc. Methods and systems for autonomous memory searching
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US9600183B2 (en) * 2014-09-22 2017-03-21 Intel Corporation Apparatus, system and method for determining comparison information based on memory data
US10216678B2 (en) * 2014-10-07 2019-02-26 Infineon Technologies Ag Serial peripheral interface daisy chain communication with an in-frame response
KR102291806B1 (ko) * 2015-04-20 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
JP2017045415A (ja) * 2015-08-28 2017-03-02 株式会社東芝 メモリシステム
TWI612788B (zh) * 2015-12-21 2018-01-21 視動自動化科技股份有限公司 具有鏈結匯流排的通訊系統
US20170187894A1 (en) * 2015-12-28 2017-06-29 Kabushiki Kaisha Toshiba System and method for print job forwarding
US10057209B2 (en) * 2016-07-28 2018-08-21 Qualcomm Incorporated Time-sequenced multi-device address assignment
KR20180034778A (ko) 2016-09-27 2018-04-05 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치로의 바이패스 경로를 제공하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 그것을 이용하여 통신하는 방법
US10381327B2 (en) * 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US10572344B2 (en) * 2017-04-27 2020-02-25 Texas Instruments Incorporated Accessing error statistics from DRAM memories having integrated error correction
JP6978670B2 (ja) 2017-12-07 2021-12-08 富士通株式会社 演算処理装置および演算処理装置の制御方法
CN109101451A (zh) * 2018-07-12 2018-12-28 比飞力（深圳）科技有限公司 芯片串联电路、计算设备及通信方法
EP4123973A1 (en) 2019-02-08 2023-01-25 Palantir Technologies Inc. Isolating applications associated with multiple tenants within a computing platform
CN112286842B (zh) * 2019-07-22 2023-07-04 苏州库瀚信息科技有限公司 用于存储器控制器与存储器设备互连的总线
US11163490B2 (en) 2019-09-17 2021-11-02 Micron Technology, Inc. Programmable engine for data movement
US11397694B2 (en) 2019-09-17 2022-07-26 Micron Technology, Inc. Memory chip connecting a system on a chip and an accelerator chip
US11416422B2 (en) 2019-09-17 2022-08-16 Micron Technology, Inc. Memory chip having an integrated data mover

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812796A (en) * 1995-08-18 1998-09-22 General Magic, Inc. Support structures for an intelligent low power serial bus
JP2000315185A (ja) * 1999-04-30 2000-11-14 Hitachi Ltd 半導体メモリファイルシステム
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
WO2003010939A1 (fr) * 2001-07-25 2003-02-06 Sony Corporation Appareil d'interface
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
US20040148482A1 (en) * 2003-01-13 2004-07-29 Grundy Kevin P. Memory chain
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
WO2005038660A2 (en) * 2003-10-17 2005-04-28 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
WO2006017725A2 (en) * 2004-08-09 2006-02-16 Sandisk Corporation Ring bus structure and it's use in flash memory systems
WO2006023360A1 (en) * 2004-08-19 2006-03-02 Micron Technology, Inc. Memory command delay balancing in a daisy-chained memory topology

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085A (en) * 1849-02-06 Hoisting apparatus
EP0179605B1 (en) * 1984-10-17 1992-08-19 Fujitsu Limited Semiconductor memory device having a serial data input circuit and a serial data output circuit
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
US4730308A (en) * 1985-10-04 1988-03-08 International Business Machines Corporation Interface between a computer bus and a serial packet link
JPS62152050A (ja) * 1985-12-26 1987-07-07 Nec Corp 半導体メモリ
JPS63113624A (ja) * 1986-10-30 1988-05-18 Tokyo Electric Co Ltd 電子秤のプリンタインタ−フエ−ス
DE69030858T2 (de) * 1989-03-15 1998-01-29 Oki Electric Ind Co Ltd Serielleingabe-parallelausgabe-umwandlungsschaltung
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5204669A (en) * 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5319598A (en) * 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5249270A (en) * 1991-03-29 1993-09-28 Echelon Corporation Development system protocol
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
KR950000761B1 (ko) * 1992-01-15 1995-01-28 삼성전자 주식회사 직렬 입력신호의 동기회로
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JP3088180B2 (ja) * 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
JPH0793219A (ja) * 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5596724A (en) * 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR0170723B1 (ko) * 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH09231740A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体記憶装置
US5938750A (en) * 1996-06-28 1999-08-17 Intel Corporation Method and apparatus for a memory card bus design
US5941974A (en) * 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR100272037B1 (ko) * 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
GB2329792A (en) * 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
US6253292B1 (en) * 1997-08-22 2001-06-26 Seong Tae Jhang Distributed shared memory multiprocessor system based on a unidirectional ring bus using a snooping scheme
JPH1166841A (ja) * 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
US6102963A (en) * 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
JP3714969B2 (ja) * 1998-03-02 2005-11-09 レクサー・メディア・インコーポレイテッド 改良されたオペレーティングモード検出機能を備えたフラッシュメモリーカード及びユーザフレンドリなインターフェーシングシステム
US6085290A (en) * 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
WO2001006371A1 (en) * 1998-07-21 2001-01-25 Seagate Technology Llc Improved memory system apparatus and method
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP2000149564A (ja) * 1998-10-30 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
KR100284742B1 (ko) * 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
US6680904B1 (en) * 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6442098B1 (en) * 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
US7181635B2 (en) * 2000-03-13 2007-02-20 Analog Devices, Inc. Method for placing a device in a selected mode of operation
US6535948B1 (en) * 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US6754807B1 (en) * 2000-08-31 2004-06-22 Stmicroelectronics, Inc. System and method for managing vertical dependencies in a digital signal processor
US6317352B1 (en) 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) * 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
US6718432B1 (en) * 2001-03-22 2004-04-06 Netlogic Microsystems, Inc. Method and apparatus for transparent cascading of multiple content addressable memory devices
US6732221B2 (en) * 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6763426B1 (en) * 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
JP3916953B2 (ja) * 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
JP4204226B2 (ja) * 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
US6799235B2 (en) * 2002-01-02 2004-09-28 Intel Corporation Daisy chain latency reduction
JP4012150B2 (ja) * 2002-02-28 2007-11-21 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
KR100456596B1 (ko) * 2002-05-08 2004-11-09 삼성전자주식회사 부유트랩형 비휘발성 기억소자의 소거 방법
US7073022B2 (en) * 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7062601B2 (en) * 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) * 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
CA2396632A1 (en) * 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) * 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
US7032039B2 (en) * 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7085958B2 (en) * 2003-01-17 2006-08-01 International Business Machines Corporation System and method for isolating a faulty switch, storage device or SFP in a daisy-chained configuration
US7069370B2 (en) * 2003-01-31 2006-06-27 Toshiba Corporation USB memory storage apparatus with integrated circuit in a connector
JP4836794B2 (ja) * 2003-05-13 2011-12-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリアルメモリインターコネクトを介して複数のメモリモジュールに接続されたホストを含むシステム
JP4547923B2 (ja) * 2003-08-14 2010-09-22 コニカミノルタホールディングス株式会社 インクジェット記録装置
US7149823B2 (en) * 2003-08-29 2006-12-12 Emulex Corporation System and method for direct memory access from host without processor intervention wherein automatic access to memory during host start up does not occur
US7243205B2 (en) * 2003-11-13 2007-07-10 Intel Corporation Buffered memory module with implicit to explicit memory command expansion
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US7152138B2 (en) * 2004-01-30 2006-12-19 Hewlett-Packard Development Company, L.P. System on a chip having a non-volatile imperfect memory
KR100559736B1 (ko) 2004-09-22 2006-03-10 삼성전자주식회사 메모리 시스템, 그 테스트 방법 및 이를 수행하기 위한메모리 모듈 및 허브
KR100597473B1 (ko) * 2004-06-11 2006-07-05 삼성전자주식회사 메모리 모듈의 테스트 방법 및 이를 수행하기 위한 메모리모듈의 허브
US7254663B2 (en) * 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP4406339B2 (ja) * 2004-09-21 2010-01-27 株式会社東芝 コントローラ、メモリカード及びその制御方法
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US7334070B2 (en) * 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
KR20080007430A (ko) * 2005-02-11 2008-01-21 샌디스크 아이엘 엘티디 Ｎａｎｄ 플래시 메모리 시스템 체계
US20070005831A1 (en) * 2005-06-30 2007-01-04 Peter Gregorius Semiconductor memory system
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7496777B2 (en) * 2005-10-12 2009-02-24 Sun Microsystems, Inc. Power throttling in a memory system
US7523282B1 (en) * 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
US8364861B2 (en) 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7546410B2 (en) * 2006-07-26 2009-06-09 International Business Machines Corporation Self timed memory chip having an apportionable data bus
US7721130B2 (en) * 2006-11-27 2010-05-18 Qimonda Ag Apparatus and method for switching an apparatus to a power saving mode
US7650459B2 (en) * 2006-12-21 2010-01-19 Intel Corporation High speed interface for non-volatile memory

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812796A (en) * 1995-08-18 1998-09-22 General Magic, Inc. Support structures for an intelligent low power serial bus
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
JP2000315185A (ja) * 1999-04-30 2000-11-14 Hitachi Ltd 半導体メモリファイルシステム
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
WO2003010939A1 (fr) * 2001-07-25 2003-02-06 Sony Corporation Appareil d'interface
US20040148482A1 (en) * 2003-01-13 2004-07-29 Grundy Kevin P. Memory chain
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
WO2005038660A2 (en) * 2003-10-17 2005-04-28 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
WO2006017725A2 (en) * 2004-08-09 2006-02-16 Sandisk Corporation Ring bus structure and it's use in flash memory systems
WO2006023360A1 (en) * 2004-08-19 2006-03-02 Micron Technology, Inc. Memory command delay balancing in a daisy-chained memory topology

Also Published As

Publication number Publication date
WO2007109888A1 (en) 2007-10-04
KR101314893B1 (ko) 2013-10-04
CA2644593A1 (en) 2007-10-04
JP5189072B2 (ja) 2013-04-24
CN101410814B (zh) 2013-07-17
EP2348510A1 (en) 2011-07-27
KR101365827B1 (ko) 2014-02-20
CN103714841A (zh) 2014-04-09
CN101410814A (zh) 2009-04-15
US20100030951A1 (en) 2010-02-04
KR20090007280A (ko) 2009-01-16
TW201433921A (zh) 2014-09-01
KR20130073991A (ko) 2013-07-03
EP1999601A1 (en) 2008-12-10
EP2031516A3 (en) 2009-07-15
EP1999601A4 (en) 2009-04-08
EP2031516A2 (en) 2009-03-04
JP5575856B2 (ja) 2014-08-20
JP2009531746A (ja) 2009-09-03
US20070165457A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP5575856B2 (ja) 不揮発性メモリのデイジーチェイン配置
US9471484B2 (en) Flash memory controller having dual mode pin-out
US9159380B2 (en) Bridge device architecture for connecting discrete memory devices to a system
CN106648954B (zh) 包括片上错误校正码电路的存储器件和系统
US20140122777A1 (en) Flash memory controller having multi mode pin-out
CN107039059B (zh) 存储器封装，包括其的存储器模块及存储器封装操作方法
TWI448901B (zh) 非揮發性記憶體系統及控制非揮發性記憶體系統之方法
TWI597728B (zh) 指派半導體晶粒以致能高堆疊能力之技術
CN101388238A (zh) 快闪存储芯片与快闪阵列存储系统
US20220114117A1 (en) Storage controller, storage system and operating methods thereof
US7920433B2 (en) Method and apparatus for storage device with a logic unit and method for manufacturing same
TW202338837A (zh) 記憶體系統及操作記憶體系統的方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

R150 Certificate of patent or registration of utility model

Ref document number: 5575856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees