JP2003332513A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003332513A5 JP2003332513A5 JP2002134952A JP2002134952A JP2003332513A5 JP 2003332513 A5 JP2003332513 A5 JP 2003332513A5 JP 2002134952 A JP2002134952 A JP 2002134952A JP 2002134952 A JP2002134952 A JP 2002134952A JP 2003332513 A5 JP2003332513 A5 JP 2003332513A5
- Authority
- JP
- Japan
- Prior art keywords
- sealing body
- leads
- outside
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (11)
- 半導体チップと、前記半導体チップが搭載されたダイパッド部と、前記ダイパッド部を支持する吊りリードと、前記ダイパッド部の周囲に配置された複数のリードと、前記半導体チップと前記複数のリードを電気的に接続する複数のワイヤと、前記半導体チップ、前記ダイパッド部、前記吊りリード、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置であって、
前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する外部接続端子が選択的に設けられ、
前記吊りリードは、その一部が前記封止体の上面から外部に露出し、
前記封止体の上面から外部に露出した領域の前記吊りリードには、前記外部接続端子を配線基板に位置合わせするための認識マークが形成されていることを特徴とする半導体装置。 - 前記封止体の上面の一部に切り欠きを設けることによって、前記吊りリードの一部を前記封止体の外部に露出させたことを特徴とする請求項1記載の半導体装置。
- 前記吊りリードの一部を上方に折り曲げることによって、前記封止体の外部に露出させたことを特徴とする請求項1記載の半導体装置。
- 前記外部接続端子は、前記複数のリードのそれぞれの一部を下方に折り曲げることによって、前記封止体の裏面から外部に露出させたものであることを特徴とする請求項1記載の半導体装置。
- 前記外部接続端子は、前記封止体の裏面の各辺に沿って千鳥状に2列ずつ配置されていることを特徴とする請求項1記載の半導体装置。
- 半導体チップと、前記半導体チップが搭載されたダイパッド部と、前記ダイパッド部の周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記ダイパッド部、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置であって、
前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する外部接続端子が選択的に設けられ、
前記複数のリードの一部は、前記封止体の上面から外部に露出し、
前記封止体の上面から外部に露出した領域の前記リードには、前記外部接続端子を配線基板に位置合わせするための認識マークが形成されていることを特徴とする半導体装置。 - 前記封止体の上面から外部に露出したリードは、前記半導体チップと電気的に接続されていないことを特徴とする請求項6記載の半導体装置。
- 前記封止体の上面の一部に切り欠きを設けることによって、前記リードの一部を前記封止体の外部に露出させたことを特徴とする請求項6記載の半導体装置。
- 半導体チップと、前記半導体チップが搭載されたシート状のチップ支持体と、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記チップ支持体、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置であって、
前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する外部接続端子が選択的に設けられ、
前記複数のリードの一部は、前記封止体の上面から外部に露出し、
前記封止体の上面から外部に露出した領域の前記リードには、前記外部接続端子を配線基板に位置合わせするための認識マークが形成されていることを特徴とする半導体装置。 - 前記封止体の上面から外部に露出したリードは、前記半導体チップと電気的に接続されていないことを特徴とする請求項9記載の半導体装置。
- 前記チップ支持体は、前記複数のリードによって支持されていることを特徴とする請求項9記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134952A JP4095827B2 (ja) | 2002-05-10 | 2002-05-10 | 半導体装置 |
TW92108798A TW200405529A (en) | 2002-05-10 | 2003-04-16 | Semiconductor device and its manufacturing method |
US10/430,189 US20030209815A1 (en) | 2002-05-10 | 2003-05-07 | Semiconductor device and its manufacturing method |
KR1020030029000A KR20040007244A (ko) | 2002-05-10 | 2003-05-07 | 반도체 장치 및 그 제조 방법 |
CN03122392A CN1457094A (zh) | 2002-05-10 | 2003-05-09 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134952A JP4095827B2 (ja) | 2002-05-10 | 2002-05-10 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124039A Division JP4031005B2 (ja) | 2005-04-21 | 2005-04-21 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003332513A JP2003332513A (ja) | 2003-11-21 |
JP2003332513A5 true JP2003332513A5 (ja) | 2005-09-29 |
JP4095827B2 JP4095827B2 (ja) | 2008-06-04 |
Family
ID=29397479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002134952A Expired - Fee Related JP4095827B2 (ja) | 2002-05-10 | 2002-05-10 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20030209815A1 (ja) |
JP (1) | JP4095827B2 (ja) |
KR (1) | KR20040007244A (ja) |
CN (1) | CN1457094A (ja) |
TW (1) | TW200405529A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093494A (ja) * | 2003-09-12 | 2005-04-07 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP4421934B2 (ja) * | 2004-04-30 | 2010-02-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2005347299A (ja) * | 2004-05-31 | 2005-12-15 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
JP4646661B2 (ja) * | 2005-03-18 | 2011-03-09 | 株式会社リコー | プリント配線基板印刷方法と実装方法ならびにプログラム |
KR100748628B1 (ko) * | 2005-06-07 | 2007-08-10 | (주) 인텍플러스 | 반도체 패키지의 마킹 검사 방법 및 그 검사 장치 |
CN100463166C (zh) * | 2005-11-18 | 2009-02-18 | 鸿富锦精密工业(深圳)有限公司 | 一种芯片 |
US7675157B2 (en) * | 2006-01-30 | 2010-03-09 | Marvell World Trade Ltd. | Thermal enhanced package |
KR101012943B1 (ko) * | 2006-04-25 | 2011-02-08 | 엘지전자 주식회사 | 실내 구석 청소가 가능한 흡입 장치 |
JP4143666B2 (ja) * | 2006-12-08 | 2008-09-03 | シャープ株式会社 | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
US8115285B2 (en) * | 2008-03-14 | 2012-02-14 | Advanced Semiconductor Engineering, Inc. | Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof |
JP4939583B2 (ja) * | 2009-09-09 | 2012-05-30 | 日東電工株式会社 | 回路付きサスペンション基板集合体シートおよびその製造方法 |
US8659169B2 (en) * | 2010-09-27 | 2014-02-25 | Xilinx, Inc. | Corner structure for IC die |
JP5618873B2 (ja) * | 2011-03-15 | 2014-11-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN103828038B (zh) * | 2011-07-25 | 2016-07-06 | 京瓷株式会社 | 布线基板、电子装置及电子模块 |
JP5752026B2 (ja) * | 2011-12-16 | 2015-07-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5851897B2 (ja) * | 2012-03-19 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5919087B2 (ja) | 2012-05-10 | 2016-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP6150469B2 (ja) * | 2012-07-12 | 2017-06-21 | 株式会社三井ハイテック | リードフレームの製造方法 |
US8937379B1 (en) * | 2013-07-03 | 2015-01-20 | Stats Chippac Ltd. | Integrated circuit packaging system with trenched leadframe and method of manufacture thereof |
JP5910950B2 (ja) * | 2014-09-29 | 2016-04-27 | 大日本印刷株式会社 | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 |
JP7144157B2 (ja) * | 2018-03-08 | 2022-09-29 | エイブリック株式会社 | 半導体装置およびその製造方法 |
US10950511B2 (en) * | 2018-10-30 | 2021-03-16 | Medtronic, Inc. | Die carrier package and method of forming same |
JP7185502B2 (ja) * | 2018-11-16 | 2022-12-07 | ローム株式会社 | 半導体装置、表示ドライバ及び表示装置 |
WO2021038850A1 (ja) * | 2019-08-30 | 2021-03-04 | 株式会社Fuji | 作業機 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
-
2002
- 2002-05-10 JP JP2002134952A patent/JP4095827B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-16 TW TW92108798A patent/TW200405529A/zh unknown
- 2003-05-07 KR KR1020030029000A patent/KR20040007244A/ko not_active Application Discontinuation
- 2003-05-07 US US10/430,189 patent/US20030209815A1/en not_active Abandoned
- 2003-05-09 CN CN03122392A patent/CN1457094A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003332513A5 (ja) | ||
US6891257B2 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
JP2010109206A5 (ja) | ||
JP2004063767A5 (ja) | ||
JP2007149977A5 (ja) | ||
JP2008507134A5 (ja) | ||
JP2006093189A5 (ja) | ||
JP2003174120A5 (ja) | ||
JP2007184385A5 (ja) | ||
KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
JP2006128455A5 (ja) | ||
JP2012028429A5 (ja) | 半導体装置 | |
JP2009110983A5 (ja) | ||
TW200644205A (en) | An integrated circuit package device with improved bond pad connections, a leadframe and an electronic device | |
JP2004103843A5 (ja) | ||
JP2004516654A (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム | |
JP2005150647A5 (ja) | ||
JP2011228528A (ja) | パワーブロック及びそれを用いたパワー半導体モジュール | |
US20040080056A1 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
JP2009099905A5 (ja) | ||
WO2006044061A3 (en) | Die attach paddle for mounting integrated circuit die | |
JP2007180077A5 (ja) | ||
JP2011003764A5 (ja) | 半導体装置 | |
JP2003318360A5 (ja) | ||
JP2007134585A5 (ja) |