JP2009117819A5 - - Google Patents

Download PDF

Info

Publication number
JP2009117819A5
JP2009117819A5 JP2008267102A JP2008267102A JP2009117819A5 JP 2009117819 A5 JP2009117819 A5 JP 2009117819A5 JP 2008267102 A JP2008267102 A JP 2008267102A JP 2008267102 A JP2008267102 A JP 2008267102A JP 2009117819 A5 JP2009117819 A5 JP 2009117819A5
Authority
JP
Japan
Prior art keywords
mounting region
lead
circuit substrate
element mounting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008267102A
Other languages
English (en)
Other versions
JP4970401B2 (ja
JP2009117819A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008267102A priority Critical patent/JP4970401B2/ja
Priority claimed from JP2008267102A external-priority patent/JP4970401B2/ja
Publication of JP2009117819A publication Critical patent/JP2009117819A/ja
Publication of JP2009117819A5 publication Critical patent/JP2009117819A5/ja
Application granted granted Critical
Publication of JP4970401B2 publication Critical patent/JP4970401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. 素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に充填された絶縁樹脂とを備える回路基材と、
    前記回路基材の第１の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第１の半導体素子を備える第１の素子群と、
    前記回路基材の第２の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第２の半導体素子を備える第２の素子群と、
    前記第１の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第１の金属ワイヤと、
    前記第２の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２の素子群を前記第１および第２の金属ワイヤと共に封止する樹脂封止部とを具備し、
    前記アウターリード部は、第１のアウターリードを有する第１のアウターリード部と、前記第１のアウターリードと前記素子搭載領域を介して対向配置された第２のアウターリードを有する第２のアウターリード部とを備え、かつ前記インナーリード部は前記第１のアウターリードに接続された第１のインナーリードと、前記第２のアウターリードに接続された第２のインナーリードとを有し、前記第１および第２のインナーリードの少なくとも一方が前記素子搭載領域内を引き回されており、
    前記回路基材は、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた素子支持部をさらに備えていることを特徴とする半導体装置。
  2. 素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に充填された絶縁樹脂とを備える回路基材と、
    前記回路基材の第１の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第１の半導体素子を備える第１の素子群と、
    前記回路基材の第２の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第２の半導体素子を備える第２の素子群と、
    前記第１の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第１の金属ワイヤと、
    前記第２の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２の素子群を前記第１および第２の金属ワイヤと共に封止する樹脂封止部と
    を具備することを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記アウターリード部は、第１のアウターリードを有する第１のアウターリード部と、前記第１のアウターリードと前記素子搭載領域を介して対向配置された第２のアウターリードを有する第２のアウターリード部とを備え、かつ前記インナーリード部は前記第１のアウターリードに接続された第１のインナーリードと、前記第２のアウターリードに接続された第２のインナーリードとを有し、前記第１および第２のインナーリードの少なくとも一方が前記素子搭載領域内を引き回されていることを特徴とする半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第１の半導体素子は前記第２の半導体素子より小さい外形を有し、前記絶縁樹脂は少なくとも前記第１の半導体素子と前記第２の半導体素子とが重なる領域に位置する前記インナーリードの間隙に充填されていることを特徴とする半導体装置。
  5. 請求項２または請求項４記載の半導体装置において、
    前記回路基材は、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた素子支持部をさらに備えていることを特徴とする半導体装置。
  6. 素子搭載領域と、複数のアウターリードを有するアウターリード部と、前記複数のアウターリードに接続された複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内に位置する前記インナーリードの間隙に充填された絶縁樹脂とを備える回路基材と、
    前記回路基材の第１の面側の前記素子搭載領域に搭載され、電極パッドを有する複数の第１の半導体素子を備える第１の素子群と、
    前記回路基材の第２の面側の前記素子搭載領域に搭載され、電極パッドを有する複数の第２の半導体素子を備える第２の素子群と、
    前記第１の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第１の金属ワイヤと、
    前記第２の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２の素子群を前記第１および第２の金属ワイヤと共に封止する樹脂封止部と
    を具備することを特徴とする半導体装置。
  7. 素子搭載領域と、
    複数のアウターリードを有するアウターリード部と、
    複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、
    前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に充填された絶縁樹脂と
    を具備することを特徴とするリードフレーム。
JP2008267102A 2007-10-16 2008-10-16 半導体装置 Active JP4970401B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267102A JP4970401B2 (ja) 2007-10-16 2008-10-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007268775 2007-10-16
JP2007268775 2007-10-16
JP2008267102A JP4970401B2 (ja) 2007-10-16 2008-10-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011136497A Division JP4970610B2 (ja) 2007-10-16 2011-06-20 半導体装置の製造方法とリードフレーム

Publications (3)

Publication Number Publication Date
JP2009117819A JP2009117819A (ja) 2009-05-28
JP2009117819A5 true JP2009117819A5 (ja) 2011-02-03
JP4970401B2 JP4970401B2 (ja) 2012-07-04

Family

ID=40533376

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008267102A Active JP4970401B2 (ja) 2007-10-16 2008-10-16 半導体装置
JP2011136497A Active JP4970610B2 (ja) 2007-10-16 2011-06-20 半導体装置の製造方法とリードフレーム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011136497A Active JP4970610B2 (ja) 2007-10-16 2011-06-20 半導体装置の製造方法とリードフレーム

Country Status (2)

Country Link
US (7) US20090096073A1 (ja)
JP (2) JP4970401B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096073A1 (en) 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
US8004071B2 (en) 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5275019B2 (ja) * 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP5361426B2 (ja) 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
KR101685057B1 (ko) * 2010-01-22 2016-12-09 삼성전자주식회사 반도체 소자의 적층 패키지
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP5924313B2 (ja) 2012-08-06 2016-05-25 株式会社デンソー ダイオード
JP6680274B2 (ja) * 2017-06-27 2020-04-15 日亜化学工業株式会社 発光装置及び樹脂付リードフレーム

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4102209A (en) * 1977-06-17 1978-07-25 United Technologies Corporation Temperature compensated vibrating cylinder pressure transducer
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
JPH082537B2 (ja) 1989-08-25 1996-01-17 トリニティ工業株式会社 熱処理装置
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH083929Y2 (ja) * 1989-12-14 1996-01-31 株式会社小糸製作所 車輌用灯具
JPH0395661U (ja) * 1990-01-12 1991-09-30
JPH04174548A (ja) * 1990-11-07 1992-06-22 Nec Corp リードフレーム
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH06204390A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体装置
JPH06244352A (ja) * 1993-02-19 1994-09-02 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP3082507B2 (ja) 1993-04-07 2000-08-28 日産自動車株式会社 移動体の画像処理装置
JP3013135B2 (ja) * 1993-11-16 2000-02-28 株式会社三井ハイテック 半導体装置用リードフレームの製造方法
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
JP2756436B2 (ja) * 1995-12-28 1998-05-25 日立超エル・エス・アイ・エンジニアリング 株式会社 半導体装置およびその製造方法
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
JP3078526B2 (ja) * 1998-08-12 2000-08-21 宮崎沖電気株式会社 樹脂封止型半導体装置
US6313527B1 (en) * 1998-12-10 2001-11-06 United Microelectronics Corp. Dual-dies packaging structure and packaging method
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6552416B1 (en) * 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
JP3082507U (ja) 2001-06-07 2001-12-14 華東先進電子股▲分▼有限公司 ダブルサイドチップパッケージ
JP3793752B2 (ja) * 2002-12-16 2006-07-05 沖電気工業株式会社 半導体装置
US7102209B1 (en) 2003-08-27 2006-09-05 National Semiconductor Corporation Substrate for use in semiconductor manufacturing and method of making same
JP2005268533A (ja) * 2004-03-18 2005-09-29 Shinko Electric Ind Co Ltd 積層型半導体装置
JP4372022B2 (ja) 2004-04-27 2009-11-25 株式会社東芝 半導体装置
US7348660B2 (en) * 2005-07-29 2008-03-25 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8357566B2 (en) * 2006-08-25 2013-01-22 Micron Technology, Inc. Pre-encapsulated lead frames for microelectronic device packages, and associated methods
US20090096073A1 (en) * 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
JP6164895B2 (ja) * 2013-04-02 2017-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2009117819A5 (ja)
JP2008227531A5 (ja)
JP2009302564A5 (ja)
JP2013247131A5 (ja) 半導体装置
JP2008507134A5 (ja)
JP2009076658A5 (ja)
JP2009105297A5 (ja)
JP2009192309A5 (ja)
JP2012507157A5 (ja)
JP2009188201A5 (ja)
JP2013016624A5 (ja) 半導体装置
JP2009231805A5 (ja)
JP2014515187A5 (ja)
TW200731488A (en) Leadframes for improved moisture reliability of semiconductor devices
JP2014515189A5 (ja)
JP2009054850A5 (ja)
JP2009044114A5 (ja)
JP2013524552A5 (ja)
KR20150020407A (ko) 반도체 디바이스 및 그 제조 방법
JP2013508974A5 (ja)
JP2006507688A5 (ja)
JP2006100636A5 (ja)
JP2010287737A5 (ja)
JP2010206162A5 (ja)
JP2005150647A5 (ja)