JP6164895B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6164895B2
JP6164895B2 JP2013076787A JP2013076787A JP6164895B2 JP 6164895 B2 JP6164895 B2 JP 6164895B2 JP 2013076787 A JP2013076787 A JP 2013076787A JP 2013076787 A JP2013076787 A JP 2013076787A JP 6164895 B2 JP6164895 B2 JP 6164895B2
Authority
JP
Japan
Prior art keywords
wire
lead
wires
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013076787A
Other languages
English (en)
Other versions
JP2014203879A (ja
Inventor
基 石田
基 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013076787A priority Critical patent/JP6164895B2/ja
Priority to US14/219,813 priority patent/US20140291826A1/en
Priority to CN201410131172.2A priority patent/CN104103534B/zh
Publication of JP2014203879A publication Critical patent/JP2014203879A/ja
Priority to HK15102305.9A priority patent/HK1201983A1/xx
Application granted granted Critical
Publication of JP6164895B2 publication Critical patent/JP6164895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造技術および半導体装置に関し、例えばバスバー（共通リード）を有する半導体装置に適用して有効な技術に関する。
特開２０１０−１８６８３１号公報（特許文献１）には、半導体チップが搭載されたベッド部と外周部に配置されたリード群との間に、第１のバスバーと第２のバスバーがそれぞれ配設され、第１のバスバーはベッド部と同じ高さで配設され、第２のバスバーはインナーリード部と同じ高さで配設され、各バスバーおよびインナーリード部に高さを変えたワイヤが接続された構造が記載されている。
また、特開平９−２６６２２３号公報（特許文献２）には、半導体チップとインナリードとを接続する際、長尺となるワイヤについて階段的にループ高さを異にしたり、半導体チップの中央から周辺に向けて階段的にループ高さを異にした構造が記載されている。
特開２０１０−１８６８３１号公報 特開平９−２６６２２３号公報
半導体装置（パッケージ）では小型化の要求が高められている。そのために端子（外部端子、アウタリード）数の削減が必要となるが、その解決策の一つとして、ＧＮＤ部はダイパッドにまとめてワイヤボンディング（グランドボンディング）を行い、電源部はパッケージ内部でリード端子同士を接合したバスバーを採用する技術が知られており、これにより、端子数の削減を図ることができる。
しかしながら、グランドボンディングやバスバーを用いる技術では、ＧＮＤ部や電源部をまとめることで、複数回（複数段）のワイヤボンディングを行うことになり、樹脂封止時に樹脂圧によるワイヤ流れが一律ではなくなる。その結果、ワイヤショートが起こり易くなるため、安定して製造する技術の確立が望まれる。
なお、上述のワイヤショートを低減化する技術として、リード端子同士を接合したバスバーをインナリードよりもダイパッド側に張り出させ、インナリードの先端の上面より低い位置に配置することが知られており、この技術によれば、異種のワイヤ同士の間隔を確保してワイヤショートの抑制化を図ることができる。
ところが、この技術では、バスバーの高さをインナリードの先端より低い位置にするため、リードフレーム形成時にバスバーに曲げ加工を行うが、その際、バスバーの周辺に、バスバーに曲げを形成するための成形金型を配置するスペースが必要となり、バスバーに囲まれたインナリード、もしくは隣接するインナリードをパッケージの外周部に向けて短くしなければならない。
その結果、バスバー越えのボンディングワイヤの長さが長くなり、このワイヤ長が長いワイヤにおいて樹脂封止時にワイヤ流れが大きくなってワイヤショートが発生する可能性が高くなることが課題である。
本願において開示される実施の形態の目的は、半導体装置の組み立ての信頼性を向上させることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置の製造方法は、半導体チップの電極パッドとリードとをワイヤによって電気的に接続する工程において、第１ワイヤによって電極パッドと第１リードとを接続し、第２ワイヤによって電極パッドと第２リードの何れかのリードとを接続し、第３ワイヤによって電極パッドと第２リードの何れかの他のリードとを、ループ高さを第２ワイヤより高くして接続する。さらに、上記半導体装置の製造方法は、複数の吊りリードのうち樹脂を供給するゲートの位置に対応した基準吊りリードに対して、第２ワイヤを第３ワイヤより近くに配置するものである。
一実施の形態によれば、半導体装置の組み立ての信頼性を向上させることができる。
実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造を封止体を透過して示す平面図である。 図２に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図２に示すＢ−Ｂ線に沿って切断した構造を示す断面図である。 図１に示す半導体装置におけるワイヤリング状態の一例を示す部分拡大平面図である。 図５に示すＡ−Ａ線に沿って切断した構造を示す部分拡大断面図である。 図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。 図７に示すＣ部を拡大して示す部分拡大平面図である。 図１に示す半導体装置の組み立てにおけるダイボンド後の構造の一例を示す部分平面図である。 図１に示す半導体装置の組み立てにおけるワイヤボンド後の構造の一例を示す部分平面図である。 図１０に示すＡ−Ａ線に沿って切断した構造を示す部分断面図である。 図１０に示すＢ−Ｂ線に沿って切断した構造を示す部分断面図である。 図１に示す半導体装置の組み立てにおける樹脂モールド時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てにおける切断・成形時の構造の一例を示す部分断面図である。 実施の形態の変形例の半導体装置の構造を示す断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置の構造を封止体を透過して示す平面図、図３は図２に示すＡ−Ａ線に沿って切断した構造を示す断面図、図４は図２に示すＢ−Ｂ線に沿って切断した構造を示す断面図である。さらに、図５は図１に示す半導体装置におけるワイヤリング状態の一例を示す部分拡大平面図、図６は図５に示すＡ−Ａ線に沿って切断した構造を示す部分拡大断面図である。
図１に示す本実施の形態の半導体装置は、樹脂封止型で、かつ多ピンの半導体パッケージであり、ここでは、樹脂材によって形成された封止体３からそれぞれ４つの方向に向けて突出した複数のアウタリード（一部、電極端子、外部接続用端子）１ｆがガルウィング状に曲げ成形されたＱＦＰ（Quad Flat Package)５を一例として取り上げて説明する。
また、図３に示すように、ＱＦＰ（半導体装置）５は、半導体チップ２が搭載されたダイパッド１ｃの下面（裏面）１ｃｂを封止体３から露出させて放熱性を高める構造を備えたものである。すなわち、ＱＦＰ５は高放熱型の半導体パッケージである。詳細には、ＱＦＰ５は、ダイパッド１ｃの下面１ｃｂが、封止体３の裏面である実装面３ｂから露出する構造のものである。
次に、図１〜図６に示すＱＦＰ（半導体装置）５の構造について説明する。
ＱＦＰ５は、上面（チップ搭載面）１ｃａおよびこの上面１ｃａとは反対側の下面１ｃｂを有するダイパッド（アイランド、支持体）１ｃと、ダイパッド１ｃの周囲に配置された複数のインナリード（第１リード、電極）１ａと、ダイパッド１ｃの周囲に配置され、かつ複数のインナリード１ａのそれぞれより長さが短い複数のインナリード（第２リード、電極）１ｂとを有している。さらに、ＱＦＰ５は、ダイパッド１ｃの周囲に配置され、かつ、平面視で、ダイパッド１ｃと複数のインナリード１ｂとの間に配置されたバスバー（共通リード、共通電極、電極）１ｄを有している。
なお、図２に示すようにダイパッド１ｃ（チップ搭載部またはタブとも言う）は、その角部において吊りリード１ｅによって支持されている。すなわち、ＱＦＰ５では、ダイパッド１ｃが４本の吊りリード１ｅによって支持されている。また、それぞれの吊りリード１ｅには、ダイパッド１ｃを封止体３の実装面３ｂから露出させるための折り曲げ部１ｅｂが形成されており、これによってダイパッド１ｃの高さ方向の位置が低い位置となっており（タブ下げ加工が施されている）、図３に示すように下面１ｃｂが封止体３の実装面３ｂから露出している。
また、インナリード１ａ，１ｂやバスバー１ｄは、封止体３の内部に配置されているが、これらのインナリード１ａ，１ｂやバスバー１ｄと一体に形成された複数のアウタリード１ｆが、外部接続用端子として封止体３の４つの側面３ｃのそれぞれから突出しており、さらにこれら複数のアウタリード１ｆは、ガルウィング状に曲げ成形されている。
また、ＱＦＰ５は、主面２ａ、主面２ａに形成された複数の電極パッド（電極）２ｃ、および主面２ａとは反対側の裏面２ｂが設けられた半導体チップ２を有しており、この半導体チップ２は、ダイパッド１ｃの上面１ｃａ上に搭載されている。
さらに、ＱＦＰ５は、半導体チップ２の複数の電極パッド２ｃと複数のインナリード１ａ，１ｂおよびバスバー１ｄとをそれぞれ電気的に接続する複数のワイヤ（導電体）４と、ダイパッド１ｃの一部、バスバー１ｄ、半導体チップ２および複数のワイヤ４を封止する封止体３とを有している。
なお、半導体チップ２は、例えば、シリコン等から成り、その主面２ａに複数の半導体素子が形成されており、さらに主面２ａ側には、複数の半導体素子が集積回路を構成している。図５に示すように半導体チップ２の平面形状は四角形から成り、複数の電極パッド２ｃは、半導体チップ２の主面２ａの辺に沿って配置されている。
ここで、各部材についてさらに詳細に説明すると、図３に示すように、ダイパッド１ｃは、板状の部材であり、上面１ｃａ、および上面１ｃａとは反対側の下面１ｃｂを有している。このダイパッド１ｃの上面１ｃａには、例えば導電性の接着材であるＡｇペースト等のダイボンド材（積層接着剤、ダイボンドフィルム、ＤＡＦ（Die Attach Film））６を介して半導体チップ２が接合されている。なお、図３、図４に示すように、ダイパッド１ｃの外形サイズ（上面１ｃａの大きさ）は、半導体チップ２の外形サイズ（主面２ａまたは裏面２ｂの大きさ）よりも大きい。すなわち、本実施の形態のＱＦＰ５は、大タブ構造である。
このように上面１ｃａ（または下面１ｃｂ）が半導体チップ２より広い面積のダイパッド１ｃを用いて大タブ構造とすることで、ダイパッド１ｃからの放熱効果を高めることができ、ＱＦＰ５の放熱性を向上することができる。
また、ＱＦＰ５には、共通リードであるバスバー１ｄが設けられている。バスバー１ｄは、外部端子（アウタリード１ｆ）数の削減を目的として、例えば電源関係のワイヤ４をパッケージ内部で複数本接続して１本のリードにまとめるものであり、これにより、外部端子数の削減を図ることができる。もしくは、半導体装置の小型化や多ピン化に対応することができる。
さらに、ＧＮＤ関係のワイヤ４は、ダイパッド１ｃにまとめてワイヤボンディング（グランドボンディング）することにより、バスバー１ｄと同様に、外部端子（アウタリード１ｆ）数の削減化を図っている。すなわち、ＱＦＰ５が大タブ構造であるため、ダイパッド１ｃにワイヤ４を接続可能な構造となっている。
本実施の形態のＱＦＰ５では、図２に示すように、バスバー１ｄは、その一端がアウタリード１ｆに繋がり、他端も別のアウタリード１ｆに繋がった形状となっている。さらに、平面視で、バスバー１ｄのダイパッド１ｃ側の端部の位置は、複数のインナリード１ａのそれぞれのダイパッド１ｃ側の端部の位置と略揃った位置となっている。
また、複数のインナリード１ｂのそれぞれは、平面視で、バスバー１ｄによって囲まれた領域内に配置されている。したがって、複数のインナリード１ｂのそれぞれの長さ（封止体３の外周の位置からダイパッド１ｃ側の先端までの長さ）は、複数のインナリード１ａのそれぞれ長さより短い。
すなわち、本実施の形態のＱＦＰ５では、図５に示すように、バスバー１ｄのワイヤ４が接続されるリード部分（電極部分）１ｄｂは、平面視で、複数のインナリード１ｂの先端部とダイパッド１ｃの端部との間に配置され、これにより、複数のインナリード１ｂのそれぞれは、バスバー１ｄに囲まれた領域に配置されている。さらに、複数のインナリード１ｂのそれぞれの先端部は、複数のインナリード１ａのそれぞれの先端部の位置に比べて、封止体３の外側方向（アウタリード１ｆ方向）にずれた（下がった）位置となっている。
ただし、１本のバスバー１ｄによって囲まれたバスバー領域（共通リード領域、共通電極領域）１ｄａにおいては、複数のインナリード１ｂのダイパッド１ｃ側の先端部は、平面視で揃った位置となっている。
また、図３に示すように、バスバー１ｄと、複数のインナリード１ｂのそれぞれの高さは、同じ高さとなっている。つまり、本実施の形態のＱＦＰ５では、バスバー１ｄには封止体内の位置では曲げ加工が施されていないため、複数のインナリード１ａのそれぞれと、複数のインナリード１ｂのそれぞれと、複数のバスバー１ｄとは同じ高さに配置されている。
なお、それぞれのバスバー１ｄには封止体内の位置では曲げを形成しないため、図５に示すバスバー領域１ｄａにおいて、バスバー１ｄに曲げを形成するための成形金型を配置するスペースを確保する必要がない。したがって、上述のようにバスバー領域１ｄａにおいては、バスバー１ｄの近くの端部のインナリード１ｂのダイパッド１ｃ側の先端部を、他のインナリード１ｂの先端部と、平面視で揃った位置に配置することができる。
次に、ＱＦＰ５におけるワイヤ４について説明する。図２および図４に示すように、ＱＦＰ５では、複数のワイヤ４のうち、半導体チップ２の複数の電極パッド２ｃと複数のインナリード（第１リード、電極）１ａとが、複数の第１ワイヤ（第１導電体）４ａによって電気的に接続されている。
また、半導体チップ２の複数の電極パッド２ｃと複数のインナリード（第２リード、電極）１ｂとが、第２ワイヤ（第２導電体）４ｂまたは第３ワイヤ（第３導電体）４ｃの何れかと電気的に接続されている。なお、図３に示すように、複数の第２ワイヤ４ｂおよび第３ワイヤ４ｃのそれぞれは、バスバー１ｄを飛び越えるように形成されており、この時、複数の第２ワイヤ４ｂのそれぞれのループ高さは、複数の第３ワイヤ４ｃのそれぞれのループ高さよりも低くなるように形成されている。
すなわち、第２ワイヤ４ｂと第３ワイヤ４ｃが形成されているバスバー領域１ｄａにおいては、ワイヤ４のループ高さが第２ワイヤ４ｂと第３ワイヤ４ｃとで２種類存在することになる。
なお、本実施の形態のＱＦＰ５では、全てのバスバー１ｄにおいてそれらのバスバー領域１ｄａに第２ワイヤ４ｂと第３ワイヤ４ｃの両方が配置されているわけではなく、バスバー領域１ｄａ内において複数の第３ワイヤ４ｃのみが複数のインナリード１ｂのそれぞれに接続されていてもよい。その場合は、バスバー領域１ｄａ内には、１種類のループ高さのワイヤ４（第３ワイヤ４ｃ）のみが存在することになる。
そこで、本実施の形態のＱＦＰ５の任意のバスバー１ｄのバスバー領域１ｄａにおいて、２種類のループ高さのワイヤ４を設けた方が好ましい箇所について説明する。
ＱＦＰ５では、ダイパッド１ｃを支持する４本の吊りリード１ｅにおいて、ＱＦＰ５の組み立ての際の樹脂封止時に封止樹脂（樹脂、図１３参照）１０を供給する図１０に示すゲート１２ａｂの位置に対応した基準吊りリード１ｅａが存在している。
したがって、樹脂封止時には、基準吊りリード１ｅａ付近から流れ込んで来る上記封止樹脂１０の流動方向（図９参照）８に対してのワイヤ流れを考慮してワイヤ４のループ高さを設定する必要がある。
まず、樹脂封止時、上記封止樹脂１０が流れ込んで来る基準吊りリード１ｅａの近傍では、流れ込む樹脂圧によりワイヤ流れが起こり易いため、基準吊りリード１ｅａの近傍にバスバー１ｄによるバスバー領域１ｄａが存在している場合には、このバスバー領域１ｄａに対してバスバー１ｄ超えで、かつループ高さが異なる第２ワイヤ４ｂと第３ワイヤ４ｃを形成することが好ましい。
また、図５の空間部Ｐに示すように、基準吊りリード１ｅａから比較的近いワイヤ配列の中で、半導体チップ２の電極パッド２ｃのうち、ワイヤ４が接続されていない電極パッド２ｃが複数個まとまって設けられている場合、ワイヤ配列の中にワイヤ４が存在しない空間部Ｐが形成される。
このような空間部Ｐでは、樹脂封止時、上記封止樹脂１０が流れ込んで来た際に、ワイヤ４が存在しないため、封止樹脂１０への抵抗が小さくなり、封止樹脂１０の流速が大きくなる。その結果、この空間部Ｐの封止樹脂１０の流動方向８の下流側の直後にワイヤ４の高いループが形成されていると封止樹脂１０への抵抗が大きくなってワイヤ流れが起こり易い。
したがって、空間部Ｐの下流側の近傍（直後）にバスバー１ｄによるバスバー領域１ｄａが存在している場合には、このバスバー領域１ｄａに対してバスバー１ｄ超えで、かつループ高さが異なる第２ワイヤ４ｂと第３ワイヤ４ｃを形成することが好ましい。
なお、第２ワイヤ４ｂと第３ワイヤ４ｃが形成されるバスバー領域１ｄａにおいて、第２ワイヤ４ｂは第３ワイヤ４ｃより基準吊りリード１ｅａに対して近くに配置されている。すなわち、第２ワイヤ４ｂと第３ワイヤ４ｃが形成されるバスバー領域１ｄａにおいて、ループ高さが低い第２ワイヤ４ｂは、ループ高さが高い第３ワイヤ４ｃよりも基準吊りリード１ｅａに近い側に配置されている。
そこで、本実施の形態のＱＦＰ５では、第２ワイヤ４ｂと第３ワイヤ４ｃが形成されるバスバー領域１ｄａにおいて、このバスバー領域１ｄａ内に配置される複数のインナリード１ｂのうちの基準吊りリード１ｅａ寄りの端部に配置されたインナリード１ｂに第２ワイヤ４ｂが電気的に接続されている。
すなわち、第２ワイヤ４ｂと第３ワイヤ４ｃが形成されるバスバー領域１ｄａにおいては、図５の基準吊りリード１ｅａ寄りの端部にループ高さの低い第２ワイヤ４ｂが配置されるため、バスバー領域１ｄａでは、基準吊りリード１ｅａ側から徐々にワイヤ４のループ高さが高くなるように複数のワイヤ４が配置されている。
なお、バスバー領域１ｄａにおいて、基準吊りリード１ｅａ寄りの端部から複数本ループ高さが低い第２ワイヤ４ｂが連続して配置されていてもよい。
また、バスバー領域１ｄａにおいて、第２ワイヤ４ｂの基準吊りリード１ｅａ側に、図６に示すように第２ワイヤ４ｂよりループ高さが低い第４ワイヤ（第４導電体）４ｄが第２ワイヤ４ｂに近接して配置されており、この第４ワイヤ４ｄは、図５に示すようにバスバー１ｄに電気的に接続されている。
さらに、バスバー領域１ｄａにおいて第４ワイヤ４ｄの基準吊りリード１ｅａ側に、何れのワイヤ４も接続されない半導体チップ２の電極パッド２ｃが複数個連続して存在している。言い換えると、図５に示すように、ワイヤ４が接続されない電極パッド２ｃが複数個連続して設けられたことで空間部Ｐが形成され、さらに空間部Ｐの上記下流側（基準吊りリード１ｅａから離れる側）にバスバー１ｄに接続する第４ワイヤ４ｄが配置されている。さらに、この第４ワイヤ４ｄの下流側に第４ワイヤ４ｄよりループ高さの高い３本の第２ワイヤ４ｂが、それぞれバスバー１ｄを超えてインナリード１ｂに接続され、そしてこれら３本の第２ワイヤ４ｂの下流側に第２ワイヤ４ｂよりループ高さの高い第３ワイヤ４ｃがバスバー１ｄを超えて他のインナリード１ｂに接続されている。
つまり、空間部Ｐが存在している箇所では、空間部Ｐの下流側（基準吊りリード１ｅａから離れる側）の直後は、ワイヤ４のループ高さが徐々に高くなるように各ワイヤ４が形成されている。
また、ＱＦＰ５では、図６に示すように、ダイパッド１ｃに、第４ワイヤ４ｄよりループ高さが低い第５ワイヤ（第５導電体）４ｅが電気的に接続されている。第５ワイヤ４ｅは、所謂グランドボンディングである。すなわち、ＱＦＰ５では、ダイパッド１ｃがＧＮＤ（グランド）電位になっている。また、バスバー１ｄおよびバスバー１ｄに繋がる複数の第４ワイヤ４ｄが、例えば電源電位になっている。
なお、ＱＦＰ５において、各ワイヤ４のループ高さは、第５ワイヤ４ｅが最も低く、第５ワイヤ４ｅ＜第４ワイヤ４ｄ＝第１ワイヤ４ａ＜第２ワイヤ４ｂ＜第３ワイヤ４ｃとなっている。
また、本実施の形態のＱＦＰ５では、図２に示すように、各インナリード１ａ，１ｂおよび各バスバー１ｄの表面の、それぞれのワイヤ４の接続箇所の外側の領域に、リング状のテープ材７が貼り付けられている。
このテープ材７は、複数のインナリード１ａ，１ｂやバスバー１ｄの組み立て工程でのばたつきを防止するものであり、テープ材７が貼り付けられていることにより、インナリード１ａ，１ｂやバスバー１ｄが組み立て工程で変形することを低減できる。
なお、複数のワイヤ４（第１ワイヤ４ａ、第２ワイヤ４ｂ、第３ワイヤ４ｃ、第４ワイヤ４ｄおよび第５ワイヤ４ｅ）は、例えば、直径１８〜２０μｍ程度の細線であり、例えば、銅を主成分とする材料から成ることが好ましいが、銅を主成分とする材料に限定されるものではない。
また、ダイパッド１ｃ、インナリード１ａ，１ｂ、アウタリード１ｆ、バスバー１ｄおよび吊りリード１ｅは、例えば、銅を主成分とする合金から成るものであるが、これに限定されるものではない。
また、封止体３は、例えば、エポキシ系の熱硬化性樹脂から成るものである。
本実施の形態のＱＦＰ５によれば、バスバー１ｄに曲げ加工が施されておらず、したがって、バスバー１ｄとインナリード１ａ，１ｂとが同じ高さになっている。すなわち、それぞれのバスバー１ｄに対して、封止体内の位置では曲げを形成しないため、バスバー領域１ｄａにおいて、バスバー１ｄに曲げを形成するための成形金型を配置するスペースを確保する必要がない。
これにより、バスバー領域１ｄａにおいて、インナリード１ｂの配列のうちバスバー１ｄの近くの端部に配置されたインナリード１ｂのダイパッド１ｃ側の先端部を、封止体３の外周部方向にずらすことなく、他のインナリード１ｂの先端部と平面視で揃った位置に配置することができる。
すなわち、バスバー１ｄの近くに配置される端部のインナリード１ｂの長さを短くすることがなく、他のインナリード１ｂと同じ長さにすることができる。
その結果、バスバー領域１ｄａにおける端部に配置されたインナリード１ｂを短くしないため、このインナリード１ｂに接続するワイヤ４（第２ワイヤ４ｂ）の長さを短くすることができる。
これにより、このワイヤ４の樹脂封止工程におけるワイヤ流れの発生を低減することができる。
また、バスバー領域１ｄａにおける端部に配置されたインナリード１ｂに接続するワイヤ４（第２ワイヤ４ｂ）の長さが短いため、ワイヤ４の材料費を下げることができ、ＱＦＰ５のコストの低減化を図ることができる。
さらに、バスバー１ｄに曲げ加工を施す成形金型が不要になるため、ＱＦＰ５の製造コストの低減化を図ることができる。
また、複数のワイヤ４（第１ワイヤ４ａ、第２ワイヤ４ｂ、第３ワイヤ４ｃ、第４ワイヤ４ｄおよび第５ワイヤ４ｅ）が、銅を主成分とする材料から成る（銅ワイヤ）ことにより、銅（Ｃｕ）ワイヤは金（Ａｕ）ワイヤに比べて硬いため、ワイヤ４の剛性を高めることができ、樹脂封止工程でのワイヤ流れの抑制化を図ることができる。
さらに、銅ワイヤは金ワイヤに比べてコストが安いため、ＱＦＰ５の低コスト化を図ることができる。
次に、本実施の形態の半導体装置（ＱＦＰ５）の組み立てを説明する。
図７は図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図、図８は図７に示すＣ部を拡大して示す部分拡大平面図、図９は図１に示す半導体装置の組み立てにおけるダイボンド後の構造の一例を示す部分平面図である。また、図１０は図１に示す半導体装置の組み立てにおけるワイヤボンド後の構造の一例を示す部分平面図、図１１は図１０に示すＡ−Ａ線に沿って切断した構造を示す部分断面図、図１２は図１０に示すＢ−Ｂ線に沿って切断した構造を示す部分断面図である。さらに、図１３は図１に示す半導体装置の組み立てにおける樹脂モールド時の構造の一例を示す部分断面図、図１４は図１に示す半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分断面図、図１５は図１に示す半導体装置の組み立てにおける切断・成形時の構造の一例を示す部分断面図である。
まず、図７にリードフレーム１を準備する。リードフレーム１は、複数のデバイス領域１ｇがマトリクス状に形成された多連の板材である。それぞれのデバイス領域１ｇは、枠部１ｈによって囲まれており、さらに隣接するデバイス領域１ｇの間には、スリット孔１ｉが形成され、組み立て中、リードフレーム１に応力が印加された際に、スリット孔１ｉによって応力を緩和する形状となっている。
リードフレーム１は、例えば、銅を主成分とする合金材から成るが、これに限定されるものではない。
また、図８に示すように各デバイス領域１ｇには、図３の上面（チップ搭載面）１ｃａとその反対側の下面（裏面）１ｃｂを有するダイパッド（アイランド、支持体）１ｃと、ダイパッド１ｃを支持する４本の吊りリード１ｅと、ダイパッド１ｃの周囲に配置された複数のインナリード（第１リード、電極）１ａと、複数のインナリード１ａのそれぞれより長さが短い複数のインナリード（第２リード、電極）１ｂとが形成されている。
さらに、平面視で、ダイパッド１ｃと複数のインナリード１ｂとの間の領域に配置されたリード部分（電極部分）１ｄｂを有する複数のバスバー（共通リード、共通電極、電極）１ｄが形成されている。
なお、各インナリード１ａ，１ｂおよび各バスバー１ｄのそれぞれには、図２に示すように、アウタリード１ｆが一体で繋がって形成されている。
また、それぞれのインナリード１ａ，１ｂの先端部の表面およびバスバー１ｄのリード部分１ｄｂの表面には、ワイヤ（導電体）４との接続を良好にするための銀（Ａｇ）めっきが施されている。
また、それぞれの吊りリード１ｅには、折り曲げ部１ｅｂが形成され、ダイパッド１ｃが、インナリード１ａ，１ｂおよびバスバー１ｄより低い位置に配置されている。すなわち、リードフレーム１にはタブ下げ加工が施されている。
また、ダイパッド１ｃの上面１ｃａには、ダイボンド工程で半導体チップ２を載置する際の位置の目印となるディンプル部１ｃｃが形成されており、このディンプル部１ｃｃが隠れないようにダイパッド１ｃ上に半導体チップ２を搭載する。
また、ディンプル部１ｃｃの外側には、めっき塗布部１ｃｄが形成されており、このめっき塗布部１ｃｄにグランドボンディングを行う。したがって、めっき塗布部１ｃｄには、例えば、銀（Ａｇ）めっき等が塗布されている。
また、隣合う吊りリード１ｅ間には、それぞれ複数のインナリード１ａとインナリード１ｂ、およびバスバー１ｄが形成されている。複数のインナリード１ｂは、バスバー１ｄによって囲まれた領域であるバスバー領域（共通リード領域、共通電極領域）１ｄａ内に配置されている。したがって、複数のインナリード１ｂのそれぞれの長さは、複数のインナリード１ａのそれぞれの長さより短い。
また、複数のインナリード１ａのそれぞれの先端部の位置は、バスバー領域１ｄａのワイヤ４が接続されるリード部分１ｄｂの位置と同じ位置であり、平面視で先端が揃った状態となっている。
さらに、バスバー１ｄには、曲げ加工が施されていないため、バスバー領域１ｄａにおいて、バスバー１ｄに曲げを形成するための成形金型を配置するスペースを確保する必要がない。
したがって、バスバー領域１ｄａにおいて、インナリード１ｂの配列のうちバスバー１ｄの近くの端部に配置されたインナリード１ｂのダイパッド１ｃ側の先端部を、デバイス領域１ｇの外周方向にずらすことなく、その結果、他のインナリード１ｂの先端部と平面視で揃った位置に配置されている。すなわち、バスバー領域１ｄａ内の複数のインナリード１ｂの先端部は、平面視で全て揃った位置に配置されている。
なお、本実施の形態のリードフレーム１では、バスバー１ｄには曲げ加工が施されていないため、複数のインナリード１ａと、複数のインナリード１ｂと、複数のバスバー１ｄは、同じ高さに配置されている。
また、各デバイス領域１ｇにおいて、複数のインナリード１ａ，１ｂおよびバスバー１ｄの表面には、リング状のテープ材７が貼り付けられており、これにより、複数のインナリード１ａ，１ｂやバスバー１ｄの組み立て工程でのばたつきを防止することができ、さらに、上記ばたつきによって、インナリード１ａ，１ｂやバスバー１ｄが組み立て工程で変形することを低減できる。
その後、図９に示すようにダイボンドを行う。ここでは、図３に示す主面２ａ、主面２ａの周縁部に形成された複数の電極パッド（電極）２ｃ、および主面２ａとは反対側の裏面２ｂを有する半導体チップ２を、ダイパッド１ｃの上面１ｃａ上に搭載する。
この時、まず、ダイパッド１ｃの上面１ｃａ上に、例えば、図３に示すＡｇペースト等のダイボンド材（接着材、積層接着剤、ダイボンドフィルム、ＤＡＦ）６を塗布する。塗布後、図示しないコレット等によって吸着搬送した半導体チップ２をダイパッド１ｃの上面１ｃａ上に載置し、図９に示すように、半導体チップ２をその主面２ａを上方に向けた状態でダイパッド１ｃの上面１ｃａ上にダイボンド材６を介して固着する。
その後、図１０に示すようにワイヤボンドを行う。本ワイヤボンド工程では、半導体チップ２の複数の電極パッド２ｃと、ダイパッド１ｃ、バスバー１ｄ、複数のインナリード（第１リード、電極）１ａおよび複数のインナリード（第２リード、電極）１ｂのそれぞれとを、複数のワイヤ４を介して電気的に接続する。
なお、ワイヤボンド工程では、複数種類のワイヤ４のループ高さのうち、ループ高さの低い順にワイヤボンディングを行う。
本実施の形態のＱＦＰ５では、ダイパッド１ｃへのワイヤボンディングであるグランドボンディングのループ高さが最も低いため、まず、図１１および図１２に示すように、ダイパッド１ｃに複数の第５ワイヤ（第５導電体）４ｅを電気的に接続する（グランドボンディングを行う）。その際、図８に示すダイパッド１ｃの上面１ｃａのめっき塗布部１ｃｄに第５ワイヤ４ｅを接続する。
その後、インナリード１ａと共通リードであるバスバー１ｄへのワイヤボンディングを行う。すなわち、複数のインナリード１ａのそれぞれと複数のバスバー１ｄのそれぞれは、同じ高さであり、かつ複数のインナリード１ａのそれぞれの先端部の位置と、複数のバスバー１ｄのそれぞれのリード部分１ｄｂの位置は、平面視で略並んでいるため、インナリード１ａとバスバー１ｄへのワイヤボンディングを同じ工程で行う。
図１２に示すように、半導体チップ２の複数の電極パッド２ｃと、複数のインナリード１ａのそれぞれとを複数の第１ワイヤ（第１導電体）４ａによって電気的に接続する。この時、複数の第１ワイヤ４ａのループ高さを複数の第５ワイヤ４ｅのそれぞれのループ高さより高くしてワイヤボンディングを行う。
さらに、図１１に示すように、半導体チップ２の複数の電極パッド２ｃと、複数のバスバー１ｄのリード部分１ｄｂとを複数の第４ワイヤ（第４導電体）４ｄによって電気的に接続する。この時、複数の第４ワイヤ４ｄのループ高さを複数の第１ワイヤ４ａのそれぞれのループ高さと同じ高さにしてワイヤボンディングを行う。
なお、リードフレーム１には、ダイパッド１ｃを支持する４本の吊りリード１ｅにおいて、樹脂封止工程で封止樹脂（樹脂、図１３参照）１０を供給する図１０のゲート１２ａｂの位置に対応した基準吊りリード１ｅａが存在している。
また、リードフレーム１において、１本のバスバー１ｄによって囲まれた領域をバスバー領域（共通リード領域、共通電極領域）１ｄａとすると、このバスバー領域１ｄａにおいて、結果的に第２ワイヤ（第２導電体）４ｂに隣接し、かつループ高さが第２ワイヤ４ｂより低くなるように第４ワイヤ４ｄを形成する。その際、第２ワイヤ４ｂより基準吊りリード１ｅａの近くに第４ワイヤ４ｄが配置されるようにバスバー１ｄに第４ワイヤ４ｄを接続する。
ただし、この段階で第２ワイヤ４ｂは、まだワイヤボンディングされていないため、ここでは、複数本ワイヤボンディングを行う第４ワイヤ４ｄのうちの少なくとも何れかを、それぞれのバスバー１ｄのリード部分１ｄｂの基準吊りリード１ｅａ側の端部に、かつ第１ワイヤ４ａと同じループ高さで接続する。
また、図１０の空間部Ｐに示すように、半導体チップ２の複数の電極パッド２ｃにおいて、何れのワイヤ４も接続されない複数の電極パッド２ｃが連続して存在している箇所には、バスバー領域１ｄａにおいて、これらのワイヤ４が接続されていない複数の電極パッド２ｃが、第４ワイヤ４ｄの少なくとも基準吊りリード１ｅａ側に配置されるように第４ワイヤ４ｄをバスバー１ｄに接続する。
なお、基準吊りリード１ｅａが繋がるダイパッド１ｃの角部付近においても、基準吊りリード１ｅａの近傍のバスバー１ｄにおいて、このバスバー１ｄのリード部分１ｄｂの基準吊りリード１ｅａ側の端部に、第１ワイヤ４ａと同じループ高さで第４ワイヤ４ｄを接続する。
その後、半導体チップ２の複数の電極パッド２ｃと、バスバー領域１ｄａに配置された複数のインナリード１ｂの何れかのリードとを複数の第２ワイヤ４ｂによって電気的に接続する。その際、複数の第２ワイヤ４ｂのそれぞれを、バスバー１ｄを飛び越えさせて形成する。さらに、第２ワイヤ４ｂのループ高さが、図１１に示すように、第５ワイヤ４ｅ、第１ワイヤ４ａおよび第４ワイヤ４ｄのそれぞれのループ高さより高くなるようにワイヤボンディングする。
また、図１０に示すように、第２ワイヤ４ｂは、バスバー領域１ｄａにおいて、基準吊りリード１ｅａ寄りの最も端部の位置のインナリード１ｂに電気的に接続する。
これにより、バスバー領域１ｄａにおいて、第２ワイヤ４ｂの基準吊りリード１ｅａ側に第２ワイヤ４ｂよりループ高さが低い第４ワイヤ４ｄが第２ワイヤ４ｂに近接して配置されてバスバー１ｄに接続された状態となっている。
言い換えると、バスバー領域１ｄａにおいて、第２ワイヤ４ｂに隣接して、かつループ高さを第２ワイヤ４ｂより低くして、第２ワイヤ４ｂより基準吊りリード１ｅａの近くに第４ワイヤ４ｄが配置されてバスバー１ｄに接続された状態となっている。
また、バスバー領域１ｄａにおいて、第４ワイヤ４ｄの基準吊りリード１ｅａ側に、何れのワイヤ４も接続されない半導体チップ２の電極パッド２ｃが複数個連続して設けられ、これによって形成されたワイヤ配列中の空間部Ｐが存在している。
なお、第２ワイヤ４ｂは全てのバスバー領域１ｄａに適用しなくてもよく、第２ワイヤ４ｂをワイヤボンディングするバスバー領域１ｄａは、図１０の空間部Ｐに示す複数の電極パッド２ｃにおいて、何れのワイヤ４も接続されない電極パッド２ｃが複数個連続して存在している箇所を含むバスバー領域１ｄａや、あるいは基準吊りリード１ｅａの近傍のバスバー領域１ｄａ等である。
また、第２ワイヤ４ｂは、インナリード１ｂのリード列のうち端部に配置されたインナリード１ｂから連続して並んだインナリード１ｂのそれぞれにワイヤボンディングされていてもよい。
その後、半導体チップ２の複数の電極パッド２ｃとインナリード１ｂの何れかの他のリードとを、第３ワイヤ（第３導電体）４ｃによってバスバー１ｄを飛び越えさせて、かつループ高さを第２ワイヤ４ｂのループ高さより高くしてインナリード１ｂに電気的に接続する。
すなわち、複数のバスバー領域１ｄａのそれぞれにおいて、第２ワイヤ４ｂを接続しなかった残りの複数のインナリード（他のリード）１ｂとこれに対応する半導体チップ２の複数の電極パッド２ｃとを、複数の第３ワイヤ４ｃによって電気的に接続する。その際、複数の第３ワイヤ４ｃをバスバー１ｄを飛び越えさせて、かつループ高さを第２ワイヤ４ｂのループ高さよりも高くして複数のインナリード（他のリード）１ｂに電気的に接続する。
さらに、第２ワイヤ４ｂを接続した複数のバスバー領域１ｄａにおいて、第２ワイヤ４ｂが第３ワイヤ４ｃよりも基準吊りリード１ｅａの近くに位置するように第３ワイヤ４ｃを形成する。
以上により、各ワイヤ４によって、半導体チップ２の複数の電極パッド２ｃと、これらに対応する複数のインナリード１ａ，１ｂやバスバー１ｄとが、それぞれ電気的に接続された状態となる。
すなわち、本実施の形態のワイヤボンディングでは、バスバー１ｄ超えのワイヤ４のループ高さが、第２ワイヤ４ｂと第３ワイヤ４ｃとで２種類のループ高さとなるようなワイヤボンディングを含んでおり、このような２種類のループ高さとなる第２ワイヤ４ｂと第３ワイヤ４ｃが形成されたバスバー領域１ｄａを有している。
そして、上述の第２ワイヤ４ｂと第３ワイヤ４ｃが形成されるバスバー領域１ｄａにおいては、基準吊りリード１ｅａ寄りの端部にループ高さの低い第２ワイヤ４ｂが配置されるため、基準吊りリード１ｅａ側から徐々にワイヤ４のループ高さが高くなるように各ワイヤ４が配置されている。
なお、基準吊りリード１ｅａの設定については、隣り合う他の吊りリード１ｅ（図１３に示すプランジャ１２ｃ側に位置する２つの吊りリード１ｅのうちの何れか）を基準吊りリード１ｅａとしてもよい。
したがって、基準吊りリード１ｅａがどちらの吊りリード１ｅに設定された場合であってもワイヤ流れの対策が取れるように、いずれの基準吊りリード１ｅａの近傍のバスバー領域１ｄａにおいても、上述のような２種類のループ高さとなる第２ワイヤ４ｂと第３ワイヤ４ｃとを形成しておく。
なお、各ワイヤ４は、例えば、銅を主成分とする材料から成ることが好ましい。銅（Ｃｕ）ワイヤを採用することにより、銅ワイヤは金（Ａｕ）ワイヤに比べて硬いため、ワイヤ４の剛性を高めることができ、樹脂封止工程でのワイヤ流れの抑制化を図ることができる。
さらに、銅ワイヤは金ワイヤに比べてコストが安いため、ＱＦＰ５の組み立てコストの低減化を図ることができる。
ワイヤボンド後、図１３に示すように樹脂モールド（樹脂封止）を行う。ここでは、図１０に示す複数のインナリード１ａ，１ｂおよびバスバー１ｄのそれぞれに一体で繋がる図１４のアウタリード（一部、電極端子、外部電極端子）１ｆが、封止体３から露出するように、インナリード１ａ，１ｂ、バスバー１ｄ、半導体チップ２および複数のワイヤ４を封止樹脂１０で封止する。
樹脂モールドでは、図１３に示すように、まず、一対の上型１２ａと下型１２ｂを備えた樹脂成型金型（成型金型）１２を準備し、それぞれの金型のキャビティ１２ｂａ，１２ｂａによって形成される空間部１１にリードフレーム１を配置して上型１２ａと下型１２ｂをクランプする。
その後、加熱された封止樹脂１０をプランジャ１２ｃによって押し出し、ランナ１２ｄやゲート１２ａｂを介して封止樹脂１０をキャビティ１２ｂａ，１２ｂａから成る空間部１１に供給する。
これにより、図１０に示すゲート１２ａｂからリードフレーム１の各デバイス領域１ｇに、図１３の樹脂１０が注入される。各デバイス領域１ｇにおいては、上記封止樹脂１０は、その流動方向８に沿って流れ込んでいく。
この時、ゲート１２ａｂの位置に対応した基準吊りリード１ｅａに近いバスバー領域１ｄａ、およびワイヤ４が接続されない電極パッド２ｃが纏まって配置された空間部Ｐの近くのバスバー領域１ｄａにおいては、基準吊りリード１ｅａ寄りの端部にループ高さの低い第２ワイヤ４ｂが配置されている。そして、基準吊りリード１ｅａ側から徐々にワイヤ４のループ高さが高くなるように各ワイヤ４が配置されている。
すなわち、上述のバスバー領域１ｄａにおいて、上記封止樹脂１０の流動方向８に対してワイヤ４のループ高さが徐々に高くなっているため、樹脂流動によるワイヤ４への抵抗を緩和してワイヤ流れの発生の低減化を図ることができる。
つまり、ワイヤ側から見ると、封止樹脂１０の流れによって封止樹脂１０から受ける圧力（荷重）が始めのうちは小さく、徐々に大きくなるように緩和されており、樹脂モールド時のワイヤ流れの発生の低減化を図ることができる。
その結果、ワイヤ流れによるワイヤショートの発生の抑制化を図ることができ、ＱＦＰ５の組み立ての信頼性を向上させることができる。
また、バスバー超えのワイヤボンディングが行われることで、ワイヤ４のループ高さが高く形成され、これにより、ワイヤ流れが発生し易い第２ワイヤ４ｂと第３ワイヤ４ｃにおいて、両者のループ高さに差をつけてループ高さを変えておくことにより、例えワイヤ流れが発生した場合であっても、ワイヤショートの発生の抑制化を図ることができる。
その後、キャビティ１２ａａ，１２ｂａの空間部１１への封止樹脂１０の供給を完了し、そしてベーク処理等を行うことで、図１４に示す封止体３が形成され、樹脂モールドを完了する。なお、封止体３の実装面３ｂにはダイパッド１ｃの下面１ｃｂが露出している。
樹脂モールド完了後、封止体３の表面３ａに所望のマーキングを行う。
その後、切断・成型を行う。ここでは、図１５に示すように、封止体３から露出する複数のアウタリード１ｆのそれぞれを、リードフレーム１から切り離す。さらに、切り離した後、複数のアウタリード１ｆのそれぞれをガルウィング状に曲げ成型する。
これにより、ＱＦＰ５の組み立てを完了する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置（ＱＦＰ５）において、その放熱性等を考慮してダイパッド１ｃの下面１ｃｂが封止体３の実装面３ｂから露出するタブ露出型構造の場合を取り上げて説明したが、前記半導体装置は、図１６の変形例に示すようにタブ埋込み型のものであってもよい。
すなわち、図１６に示す半導体装置は、実施の形態の変形例の半導体装置であり、ダイパッド１ｃを封止体３の内部に埋め込んだタブ埋込み型のＱＦＰ（Quad Flat Package）１３である。
変形例のタブ埋込み型のＱＦＰ１３においても、上記実施の形態のＱＦＰ５と同様の効果を得ることができる。
１ リードフレーム
１ａ インナリード（第１リード、電極）
１ｂ インナリード（第２リード、電極）
１ｃ ダイパッド（アイランド、支持体）
１ｃａ 上面（チップ搭載面）
１ｃｂ 下面（裏面）
１ｃｃ ディンプル部
１ｃｄ めっき塗布部
１ｄ バスバー（共通リード、共通電極、電極）
１ｄａ バスバー領域（共通リード領域、共通電極領域）
１ｄｂ リード部分（電極部分）
１ｅ 吊りリード
１ｅａ 基準吊りリード
１ｅｂ 折り曲げ部
１ｆ アウタリード（一部、電極端子、外部電極端子）
１ｇ デバイス領域
１ｈ 枠部
１ｉ スリット孔
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ 電極パッド（電極）
３ 封止体
３ａ 表面
３ｂ 実装面（裏面）
３ｃ 側面
４ ワイヤ（導電体）
４ａ 第１ワイヤ（第１導電体）
４ｂ 第２ワイヤ（第２導電体）
４ｃ 第３ワイヤ（第３導電体）
４ｄ 第４ワイヤ（第４導電体）
４ｅ 第５ワイヤ（第５導電体）
５ ＱＦＰ（Quad Flat Package、半導体装置）
６ ダイボンド材（積層接着剤、ダイボンドフィルム、DAF(Die Attach Film)）
７ テープ材
８ 流動方向
１０ 封止樹脂（樹脂）
１１ 空間部
１２ 樹脂成型金型（成型金型）
１２ａ 上型
１２ａａ キャビティ
１２ａｂ ゲート
１２ｂ 下型
１２ｂａ キャビティ
１２ｃ プランジャ
１２ｄ ランナ
１３ ＱＦＰ（Quad Flat Package、半導体装置）

Claims (8)

  1. （ａ）チップ搭載面、第1辺および前記第1辺と交差する第２辺を有する矩形状のダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの周囲に配置された複数の第１リードと、前記複数の第１リードのそれぞれより長さが短い複数の第２リードと、平面視で前記ダイパッドと前記複数の第２リードとの間に複数のリード同士を繋ぐリード部分が配置され、かつ前記複数の第２リードを囲むように形成された共通リードとを備えたリードフレームを準備する工程、
    （ｂ）主面、第３辺および前記第３辺とは反対側の第４辺を有し、前記主面に複数の電極パッドが形成された矩形状の半導体チップを前記ダイパッドの前記チップ搭載面上に搭載する工程、
    （ｃ）前記半導体チップの前記複数の電極パッドと、前記共通リード、前記複数の第１リードおよび前記複数の第２リードのそれぞれとを、複数のワイヤを介して電気的に接続する工程、
    （ｄ）前記複数の第１、第２リードおよび前記共通リードのそれぞれの一部が封止体から露出するように、前記共通リード、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
    （ｅ）前記封止体から露出する複数のアウタリードのそれぞれを、前記リードフレームから切り離す工程、
    を有し、
    前記（ａ）工程において、
    前記複数の吊りリードのうち、樹脂封止時に前記樹脂を供給するゲートに対応した位置の基準吊りリードは、前記基準吊りリードの一端が前記ダイパッドの前記第1辺と前記第２辺との交差部に接続されており、
    前記（ｂ）工程において、
    前記ダイパッドは、平面視において前記半導体チップより大きく、
    前記半導体チップの前記第３辺は、平面視において前記ダイパッドの第１辺と対向し、かつ平面視において前記半導体チップの前記第４辺と前記ダイパッドの前記第１辺の間に設置されており、
    前記複数の電極パッドは、前記第３辺に沿って配置された複数の第1電極パッド、複数の第２電極パッドおよび複数の第３電極パッドを含み、
    前記（ｃ）工程において、
    前記複数のワイヤのうちの複数の第１ワイヤによって前記複数の第1電極パッドと前記複数の第１リードとを電気的に接続し、
    前記複数のワイヤのうちの複数の第２ワイヤによって前記複数の第２電極パッドと前記複数の第２リードの何れかのリードとを前記共通リードを飛び越えて電気的に接続し、
    前記複数のワイヤのうちの複数の第３ワイヤによって前記複数の第３電極パッドと前記複数の第２リードの何れかの他のリードとを前記共通リードを飛び越えて、かつ前記複数の第３ワイヤのそれぞれのループ高さを前記複数の第２ワイヤのそれぞれのループ高さより高くして電気的に接続し、
    前記基準吊りリードに対して、前記共通リードに応じた共通リード領域において前記複数の第２ワイヤは、前記複数の第３ワイヤより近くに配置されており、
    前記複数の第３ワイヤは、前記ダイパッドの前記第1辺の延在方向において前記複数の第１ワイヤよりも前記基準吊りリードの近くに配置されており、
    前記複数の第３ワイヤのそれぞれのループ高さは、前記複数の第２ワイヤのそれぞれのループ高さより高い、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記（ｃ）工程で、
    前記共通リード領域において前記第２ワイヤの前記基準吊りリード側に、前記第２ワイヤよりループ高さが低い第４ワイヤを前記第２ワイヤに近接して配置して前記共通リードに電気的に接続する、半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記（ｃ）工程で、
    前記共通リード領域において前記第４ワイヤの前記基準吊りリード側に、何れの前記ワイヤも接続されない前記半導体チップの前記電極パッドが設けられている、半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記（ｃ）工程で、
    前記第２ワイヤは、前記共通リード領域において前記基準吊りリード寄りの最も端部の位置の前記第２リードに電気的に接続する、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記（ｃ）工程で、
    前記共通リード領域において前記第２ワイヤに隣接して、かつループ高さを前記第２ワイヤより低くして前記第２ワイヤより前記基準吊りリードの近くに第４ワイヤを配置して
    前記共通リードに前記第４ワイヤを電気的に接続する、半導体装置の製造方法。
  6. 請求項２に記載の半導体装置の製造方法において、
    前記（ｃ）工程で、
    前記ダイパッドに、前記第４ワイヤよりループ高さが低い第５ワイヤを電気的に接続する、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記ワイヤは、銅を主成分とする材料から成る、半導体装置の製造方法。
  8. 請求項２に記載の半導体装置の製造方法において、
    前記複数の第１ワイヤのそれぞれのループ高さは、複数の前記第４ワイヤのそれぞれのループ高さと実質的に同じ高さである、半導体装置の製造方法。
JP2013076787A 2013-04-02 2013-04-02 半導体装置の製造方法 Active JP6164895B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013076787A JP6164895B2 (ja) 2013-04-02 2013-04-02 半導体装置の製造方法
US14/219,813 US20140291826A1 (en) 2013-04-02 2014-03-19 Semiconductor device manufacturing method and semiconductor device
CN201410131172.2A CN104103534B (zh) 2013-04-02 2014-04-02 半导体器件制造方法
HK15102305.9A HK1201983A1 (en) 2013-04-02 2015-03-06 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076787A JP6164895B2 (ja) 2013-04-02 2013-04-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014203879A JP2014203879A (ja) 2014-10-27
JP6164895B2 true JP6164895B2 (ja) 2017-07-19

Family

ID=51619997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076787A Active JP6164895B2 (ja) 2013-04-02 2013-04-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20140291826A1 (ja)
JP (1) JP6164895B2 (ja)
CN (1) CN104103534B (ja)
HK (1) HK1201983A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970401B2 (ja) * 2007-10-16 2012-07-04 株式会社東芝 半導体装置
US9972557B2 (en) 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
US10847488B2 (en) 2015-11-02 2020-11-24 Mediatek Inc. Semiconductor package having multi-tier bonding wires and components directly mounted on the multi-tier bonding wires
CN110954034B (zh) * 2019-12-12 2021-06-11 深圳赛意法微电子有限公司 一种半导体器件的导线线弧高度测量方法
CN112435979B (zh) * 2020-09-30 2022-07-12 日月光半导体制造股份有限公司 引线单元及引线框架
US11728312B2 (en) * 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302638A (ja) * 1993-04-16 1994-10-28 Sony Corp 半導体装置
JPH09266223A (ja) * 1996-03-28 1997-10-07 Nec Kyushu Ltd 半導体装置
JPH10326802A (ja) * 1997-05-26 1998-12-08 Seiko Epson Corp 半導体装置の製造方法
US6545347B2 (en) * 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
US20020153600A1 (en) * 2001-04-19 2002-10-24 Walton Advanced Electronics Ltd Double sided chip package
DE102005035083B4 (de) * 2004-07-24 2007-08-23 Samsung Electronics Co., Ltd., Suwon Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
US7132735B2 (en) * 2005-03-07 2006-11-07 Agere Systems Inc. Integrated circuit package with lead fingers extending into a slot of a die paddle
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置
US7816186B2 (en) * 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
TW200820402A (en) * 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
US8283757B2 (en) * 2007-07-18 2012-10-09 Mediatek Inc. Quad flat package with exposed common electrode bars
US7737537B2 (en) * 2007-12-12 2010-06-15 Infineon Technologies Ag Electronic device
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5404083B2 (ja) * 2009-02-10 2014-01-29 株式会社東芝 半導体装置
CN102157485B (zh) * 2011-03-23 2012-10-03 南通富士通微电子股份有限公司 一种半导体封装框架

Also Published As

Publication number Publication date
US20140291826A1 (en) 2014-10-02
CN104103534A (zh) 2014-10-15
JP2014203879A (ja) 2014-10-27
CN104103534B (zh) 2018-06-22
HK1201983A1 (en) 2015-09-11

Similar Documents

Publication Publication Date Title
JP6164895B2 (ja) 半導体装置の製造方法
US7993980B2 (en) Lead frame, electronic component including the lead frame, and manufacturing method thereof
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9443794B2 (en) Semiconductor device
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
US20090014848A1 (en) Mixed Wire Semiconductor Lead Frame Package
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
JP5404083B2 (ja) 半導体装置
JP5155644B2 (ja) 半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2008532277A (ja) 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
US6774464B2 (en) Semiconductor device and method of manufacturing the same
JP5767294B2 (ja) 半導体装置
JP2018107416A (ja) 半導体装置およびその製造方法
US11107754B2 (en) Electronic device, leadframe for an electronic device and method for fabricating an electronic device and a leadframe
JP2007180077A (ja) 半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
CN107342276B (zh) 半导体器件及相应方法
US8174099B2 (en) Leadless package with internally extended package leads
JP5420737B2 (ja) 半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP2010278308A (ja) 半導体装置およびその製造方法
JP2019212846A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170620

R150 Certificate of patent or registration of utility model

Ref document number: 6164895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150