JPH10326802A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10326802A JPH10326802A JP9135366A JP13536697A JPH10326802A JP H10326802 A JPH10326802 A JP H10326802A JP 9135366 A JP9135366 A JP 9135366A JP 13536697 A JP13536697 A JP 13536697A JP H10326802 A JPH10326802 A JP H10326802A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor device
- manufacturing
- wires
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体素子上のボンディングパッドとリードと
を金線等のワイヤで接続する構造を有する半導体装置に
おいて、樹脂封止工程におけるワイヤ間の短絡を防止す
る製造方法を確立する。 【解決手段】金線等のワイヤ高さを複数設定する。半導
体素子4上にあるボンディングパッド8−1とインナー
リード5−1、ボンディングパッド8−2とインナーリ
ード5−2、ボンディングパッド8−3とインナーリー
ド5−3をそれぞれ高さの異なるワイヤ6−1,6−
2,6−3によりワイヤボンディングする。6−1,6
−2,6−3の順にボンディングするとすれば、ワイヤ
高さは6−1,6−2,6−3の順に高くする。すなわ
ち、ワイヤ高さは前に打ったワイヤより高く設定する。
金線等のワイヤ高さを複数設定することにより、樹脂封
止工程におけるワイヤ間の短絡を防止し、信頼性を向上
させることができる。
を金線等のワイヤで接続する構造を有する半導体装置に
おいて、樹脂封止工程におけるワイヤ間の短絡を防止す
る製造方法を確立する。 【解決手段】金線等のワイヤ高さを複数設定する。半導
体素子4上にあるボンディングパッド8−1とインナー
リード5−1、ボンディングパッド8−2とインナーリ
ード5−2、ボンディングパッド8−3とインナーリー
ド5−3をそれぞれ高さの異なるワイヤ6−1,6−
2,6−3によりワイヤボンディングする。6−1,6
−2,6−3の順にボンディングするとすれば、ワイヤ
高さは6−1,6−2,6−3の順に高くする。すなわ
ち、ワイヤ高さは前に打ったワイヤより高く設定する。
金線等のワイヤ高さを複数設定することにより、樹脂封
止工程におけるワイヤ間の短絡を防止し、信頼性を向上
させることができる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、さらに詳しくは半導体素子端子間の短絡
を防止し信頼性を高めることのできる半導体装置の製造
方法に関する。
方法に係わり、さらに詳しくは半導体素子端子間の短絡
を防止し信頼性を高めることのできる半導体装置の製造
方法に関する。
【0002】
【従来の技術】図2は従来の一般的な半導体装置の断面
図である。図2において、1はリードフレームで、中央
部には支持腕3で支持されているダイパッド2が設けら
れている。4はICチップ(以下、「半導体素子」とい
う)であり、ダイパッド2上に接着剤を介して取り付け
られており、半導体素子4の各ボンディングパッドとこ
れに対応して接続されるべく各リード5とが、それぞれ
ワイヤ6により接続されている。ワイヤには金線等が用
いられている。7は、エポキシ等の封止用樹脂(以下、
「樹脂」という)である。封止後、外部に突出したリー
ドを折り曲げ成形して端子とし、半導体装置が製造され
る。
図である。図2において、1はリードフレームで、中央
部には支持腕3で支持されているダイパッド2が設けら
れている。4はICチップ(以下、「半導体素子」とい
う)であり、ダイパッド2上に接着剤を介して取り付け
られており、半導体素子4の各ボンディングパッドとこ
れに対応して接続されるべく各リード5とが、それぞれ
ワイヤ6により接続されている。ワイヤには金線等が用
いられている。7は、エポキシ等の封止用樹脂(以下、
「樹脂」という)である。封止後、外部に突出したリー
ドを折り曲げ成形して端子とし、半導体装置が製造され
る。
【0003】
【発明が解決しようとする課題】上記の図2に示すよう
な半導体装置の場合、樹脂封止時に金線等のワイヤが樹
脂の流れの影響を受けて湾曲することによりとなり合う
ワイヤと接触することがあり、電気的に短絡することで
電気回路として成り立たないといった不具合の発生する
場合があるという課題があった。
な半導体装置の場合、樹脂封止時に金線等のワイヤが樹
脂の流れの影響を受けて湾曲することによりとなり合う
ワイヤと接触することがあり、電気的に短絡することで
電気回路として成り立たないといった不具合の発生する
場合があるという課題があった。
【0004】そこで本発明は上記の課題を解決するため
になされたもので、信頼性を高められる半導体装置の製
造方法を提供することを目的とするものである。
になされたもので、信頼性を高められる半導体装置の製
造方法を提供することを目的とするものである。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
すべくなされたもので、請求項1に記載の半導体装置の
製造方法は、半導体素子と外部接続端子とを金線等のワ
イヤにより接続される半導体装置の製造方法であって、
金線等のワイヤ高さを複数設定することを特徴とする。
ワイヤ高さを複数設定することにより、樹脂封止時にワ
イヤの湾曲が発生してもワイヤ間の短絡を防止すること
ができ、より信頼性の高い半導体装置を提供できること
になる。
すべくなされたもので、請求項1に記載の半導体装置の
製造方法は、半導体素子と外部接続端子とを金線等のワ
イヤにより接続される半導体装置の製造方法であって、
金線等のワイヤ高さを複数設定することを特徴とする。
ワイヤ高さを複数設定することにより、樹脂封止時にワ
イヤの湾曲が発生してもワイヤ間の短絡を防止すること
ができ、より信頼性の高い半導体装置を提供できること
になる。
【0006】さらに上述の方法に加え、請求項2に記載
の製造方法では、となり合う前記金線等のワイヤを必ず
異なるワイヤ高さに設定することを特徴とする。このよ
うにすれば、より確実に樹脂封止時のワイヤ間の短絡を
防止することができる。
の製造方法では、となり合う前記金線等のワイヤを必ず
異なるワイヤ高さに設定することを特徴とする。このよ
うにすれば、より確実に樹脂封止時のワイヤ間の短絡を
防止することができる。
【0007】請求項3に記載の半導体装置の製造方法で
は、上述の方法に加え、1個のワイヤボンディングプロ
グラム中で複数のワイヤ高さを設定することを特徴とす
る。このようにすれば、ワイヤボンディング工程におけ
る動作時間を従来と同等に維持しながら樹脂封止時のワ
イヤ間の短絡を防止できることになる。
は、上述の方法に加え、1個のワイヤボンディングプロ
グラム中で複数のワイヤ高さを設定することを特徴とす
る。このようにすれば、ワイヤボンディング工程におけ
る動作時間を従来と同等に維持しながら樹脂封止時のワ
イヤ間の短絡を防止できることになる。
【0008】請求項4に記載の半導体装置の製造方法で
は、1個のワイヤボンディングプログラムを複数のプロ
グラムに分割し、それぞれ異なるワイヤ高さを設定する
ことを特徴とする。このようにすれば、中継ボンディン
グ併用等、ワイヤ長が著しく異なるワイヤボンディング
を行う場合、ワイヤ形状を安定させながら樹脂封止時の
ワイヤ間の短絡を防止できることになる。
は、1個のワイヤボンディングプログラムを複数のプロ
グラムに分割し、それぞれ異なるワイヤ高さを設定する
ことを特徴とする。このようにすれば、中継ボンディン
グ併用等、ワイヤ長が著しく異なるワイヤボンディング
を行う場合、ワイヤ形状を安定させながら樹脂封止時の
ワイヤ間の短絡を防止できることになる。
【0009】
【発明の実施の形態】図1は、本発明の製造方法を示し
たものである。半導体素子4上にあるボンディングパッ
ド8−1とインナーリード5−1、ボンディングパッド
8−2とインナーリード5−2、ボンディングパッド8
−3とインナーリード5−3をそれぞれ高さの異なるワ
イヤ6−1,6−2,6−3によりワイヤボンディング
すると仮定する。6−1,6−2,6−3の順にボンデ
ィングするとするば、ワイヤ高さは6−1,6−2,6
−3の順に高くする。すなわち、ワイヤ高さは前に打っ
たワイヤより高く設定する。
たものである。半導体素子4上にあるボンディングパッ
ド8−1とインナーリード5−1、ボンディングパッド
8−2とインナーリード5−2、ボンディングパッド8
−3とインナーリード5−3をそれぞれ高さの異なるワ
イヤ6−1,6−2,6−3によりワイヤボンディング
すると仮定する。6−1,6−2,6−3の順にボンデ
ィングするとするば、ワイヤ高さは6−1,6−2,6
−3の順に高くする。すなわち、ワイヤ高さは前に打っ
たワイヤより高く設定する。
【0010】これにはボンディングツール(キャピラリ
ー)に前に打ったワイヤが接触するのを防ぐ目的があ
り、請求項3および4に記載の製造方法の場合も同様で
ある。
ー)に前に打ったワイヤが接触するのを防ぐ目的があ
り、請求項3および4に記載の製造方法の場合も同様で
ある。
【0011】上記の方法により、樹脂封止工程において
ワイヤの湾曲が発生してもワイヤ間の短絡を防ぐことが
できる。
ワイヤの湾曲が発生してもワイヤ間の短絡を防ぐことが
できる。
【0012】
【発明の効果】以上説明した通り、樹脂封止工程でのワ
イヤ間の短絡を防ぐことができ、信頼性の高い半導体装
置が得られる。
イヤ間の短絡を防ぐことができ、信頼性の高い半導体装
置が得られる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を示す図。
【図2】従来の一般的な半導体装置の断面図。
1・・・リードフレーム 2・・・ダイパッド 3・・・支持腕 4・・・半導体素子 5・・・リード 6・・・ワイヤ 7・・・樹脂 8・・・ボンディングパッド
Claims (4)
- 【請求項1】リードフレーム上に半導体素子を接着固定
し、半導体素子のボンディングパッドとインナーリード
とを金線等のワイヤにて接続した後、樹脂等で封止して
なる半導体装置の製造方法であって、金線等のワイヤ高
さを複数設定することを特徴とする半導体装置の製造方
法。 - 【請求項2】前記半導体装置の製造方法において、とな
り合う金線等のワイヤ高さが必ず異なっていることを特
徴とする半導体装置の製造方法。 - 【請求項3】前記半導体装置の製造方法において、ワイ
ヤボンディング装置の1動作プログラム中に複数のワイ
ヤ高さを設定し、ワイヤボンディングを行うことを特徴
とする半導体装置の製造方法。 - 【請求項4】前記半導体装置の製造方法において、ワイ
ヤボンディング装置で1半導体素子へのワイヤボンディ
ングプログラムを複数に分割し、それぞれ異なるワイヤ
高さを設定し、それらワイヤボンディングプログラムを
連続して動作させることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9135366A JPH10326802A (ja) | 1997-05-26 | 1997-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9135366A JPH10326802A (ja) | 1997-05-26 | 1997-05-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10326802A true JPH10326802A (ja) | 1998-12-08 |
Family
ID=15150057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9135366A Withdrawn JPH10326802A (ja) | 1997-05-26 | 1997-05-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10326802A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104103534A (zh) * | 2013-04-02 | 2014-10-15 | 瑞萨电子株式会社 | 半导体器件制造方法和半导体器件 |
-
1997
- 1997-05-26 JP JP9135366A patent/JPH10326802A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104103534A (zh) * | 2013-04-02 | 2014-10-15 | 瑞萨电子株式会社 | 半导体器件制造方法和半导体器件 |
JP2014203879A (ja) * | 2013-04-02 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013141009A (ja) | 半導体装置 | |
JPH1167809A (ja) | 半導体装置 | |
JP4547086B2 (ja) | 半導体装置 | |
JPH10326802A (ja) | 半導体装置の製造方法 | |
JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
JP3036339B2 (ja) | 半導体装置 | |
JP3109490B2 (ja) | 半導体装置 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
JPH11111750A (ja) | 半導体装置 | |
KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
JP3854459B2 (ja) | 半導体装置 | |
JPH07283356A (ja) | 樹脂封止型回路装置の製造方法 | |
JP3891772B2 (ja) | 半導体装置 | |
JP3275787B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2698452B2 (ja) | 樹脂封止型半導体装置及びその組立方法 | |
JP3342292B2 (ja) | 半導体装置 | |
JPH05243307A (ja) | 半導体装置 | |
JPH1168015A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2005135938A (ja) | 半導体装置およびその製造方法 | |
JPH1197472A (ja) | 半導体装置およびその製造方法 | |
JPH03265148A (ja) | 半導体装置及びその製造方法 | |
JPH0595018A (ja) | 半導体装置の製造方法 | |
JPH08316371A (ja) | 樹脂封止型半導体装置 | |
JPH11191608A (ja) | 半導体装置およびその製造方法 | |
JPH0738045A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20031202 |