JP2018107416A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018107416A
JP2018107416A JP2016256057A JP2016256057A JP2018107416A JP 2018107416 A JP2018107416 A JP 2018107416A JP 2016256057 A JP2016256057 A JP 2016256057A JP 2016256057 A JP2016256057 A JP 2016256057A JP 2018107416 A JP2018107416 A JP 2018107416A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
leads
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016256057A
Other languages
English (en)
Inventor
団野　忠敏
Tadatoshi Danno
忠敏 団野
篤志 錦沢
Atsushi Nishikizawa
篤志 錦沢
中村　弘幸
Hiroyuki Nakamura
弘幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016256057A priority Critical patent/JP2018107416A/ja
Priority to KR1020170155402A priority patent/KR20180077015A/ko
Priority to EP17203617.0A priority patent/EP3343607A1/en
Priority to TW106141823A priority patent/TW201830538A/zh
Priority to US15/826,815 priority patent/US10643930B2/en
Priority to CN201711444287.7A priority patent/CN108364939B/zh
Publication of JP2018107416A publication Critical patent/JP2018107416A/ja
Priority to HK18111007.8A priority patent/HK1251718A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Abstract

【課題】半導体装置の信頼性の向上を図る。【解決手段】アナログチップ１と、主面の面積がアナログチップ１より小さなマイコンチップ２と、アナログチップ１およびマイコンチップ２が搭載されたダイパッド３と、ダイパッド３を囲むように配置された複数のリード４と、を有するＳＩＰ９である。さらに、ダイパッド３と一体に形成された複数の吊りリード５と、アナログチップ１の電極とリード４とを、かつマイコンチップ２とリード４とをそれぞれ電気的に接続する複数のワイヤ６と、アナログチップ１およびマイコンチップ２を封止する封止体７と、を有しており、ダイパッド３の第１湾曲部の曲率半径および第２湾曲部の曲率半径は、第３湾曲部の曲率半径より大きく形成されている。【選択図】図１

Description

本発明は、ダイパッド上に複数の半導体チップを並べて搭載した半導体装置およびその製造技術に関する。
ダイパッド上に複数の半導体チップを並べて搭載した半導体装置として、以下の文献に構造が開示されている。
特開２００６−３１３８７６号公報（特許文献１）には、封止成型領域の主面中心線に対して偏って配置されたダイパッド上に、お互いに異なる大きさの半導体チップが搭載された半導体装置の構造が開示されている。
また、特開２０１５−４３３９８号公報（特許文献２）には、ダイパッド上に２つの半導体チップが設けられ、さらに一方の半導体チップ上に単層インターポーザが搭載されて２つの半導体チップが単層インターポーザを介して電気的に接続された構造が開示されている。
特開２００６−３１３８７６号公報 特開２０１５−４３３９８号公報
ＳＩＰ（System In Package)などのように、ダイパッド（チップ搭載部）上に、お互いに異なる大きさの半導体チップを並べて搭載した半導体装置が知られている。
平面視が四角形のダイパッドに大小２つのサイズの半導体チップを搭載する構造では、小さい半導体チップ（以降、小チップとも言う）において、小チップ−インナリード間のワイヤが長くなり樹脂モールディング工程でワイヤ流れが起こり易い。
そこで、本発明者は、平面形状が凸型のダイパッドを採用し、凸型のダイパッドの面積が小さい部分に小チップを搭載し、かつ小チップに電気的に接続するインナリードをダイパッドにより近づけて配置することで、小チップ−インナリード間のワイヤの長さを短くする構造を検討しており、これにより、樹脂モールディング工程でのワイヤ流れを低減することが可能になる。また、小チップ−インナリード間のワイヤの長さを短くすることで、半導体装置に掛かる材料費が低減できる。
しかしながら、上述の凸型のダイパッドを採用した構造では、ダイパッドの角部で連結できない吊りリードが存在することとなり、ダイパッドの複数の角部のうち、吊りリードが繋がっていないため、むき出しとなる角部が存在する。
本発明者は、このようなむき出しとなったダイパッドの角部には、温度変化（例えば、半導体装置製造後における温度サイクル試験時、顧客における2次実装時、実装後の高低温負荷時）などによる応力が集中し易く、樹脂との間で剥離が発生し、半導体装置の信頼性が低下することを見出した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、第１半導体チップと、第２半導体チップと、上記第１および上記第２半導体チップを搭載するチップ搭載部と、複数のリードと、上記チップ搭載部と一体に形成された複数の吊りリードと、封止体と、を有する。さらに、平面視において、上記第１半導体チップは、その主面の面積が上記第２半導体チップの主面の面積より大きく、かつ第１方向に延在する第１辺と、第２方向に延在する第２辺と、を備え、平面視において、上記第２半導体チップは、上記第１方向に延在する第３辺と、上記第２方向に延在する第４辺と、を備えている。さらに 平面視において、上記チップ搭載部は、上記チップ搭載部の第５辺と第９辺のそれぞれに連なる第１湾曲部、および上記チップ搭載部の第７辺と第８辺のそれぞれに連なる第２湾曲部を備えている。さらに、平面視において、上記チップ搭載部は、第２吊りリードの第１０辺と上記チップ搭載部の上記第５辺のそれぞれに連なる第３湾曲部を有しており、上記第１湾曲部の曲率半径および上記第２湾曲部の曲率半径は、上記第３湾曲部の曲率半径より大きい。
また、一実施の形態による半導体装置の製造方法は、（ａ）チップ搭載部と、複数のリードと、上記チップ搭載部と一体に形成された複数の吊りリードと、を有するリードフレームを準備する工程、（ｂ）上記チップ搭載部上に第１半導体チップ、および平面視の主面の面積が上記第１半導体チップより小さい第２半導体チップを搭載する工程、を含む。さらに、（ｃ）上記第１半導体チップの複数の電極の何れかと上記複数のリードの何れか、上記第２半導体チップの複数の電極の何れかと上記複数のリードの何れか、および上記第１半導体チップの複数の電極の何れかと上記第２半導体チップの複数の電極の何れかを、それぞれ複数の導電性部材で電気的に接続する工程、（ｄ）封止体を形成する工程、を含む。ここで、上記（ａ）工程で準備するリードフレームにおいて、上記チップ搭載部は、平面視で、第１部分と第１部分より幅が狭い第２部分とを有している。さらに、平面視で、上記第１部分において、第１方向に沿って延在する第１１辺と、上記第１１辺に繋がり上記第１方向に交差する第２方向に沿って延在する第１２辺とから規定される角部を第１湾曲部とする。さらに、平面視で、上記第２部分において、上記第１方向に沿って延在する第１３辺と、上記第１３辺に繋がり上記第２方向に沿って延在する第１４辺とから規定される角部を第２湾曲部とする。さらに、平面視で、上記第１部分の角部に繋がる吊りリードの第１５辺と、上記第１５辺に繋がる上記第１部分の上記第１１辺とから規定される隅部を第３湾曲部とすると、上記第１湾曲部の曲率半径および上記第２湾曲部の曲率半径は、上記第３湾曲部の曲率半径より大きい。
上記一実施の形態によれば、半導体装置の信頼性の向上を図ることができる。
実施の形態の半導体装置の構造の一例を内部を透過して示す平面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１の半導体装置の構造の一例を示す裏面図である。 図１の半導体装置に組み込まれる回路の一例を示すブロック図である。 図１の半導体装置の内部構造の一例を示す平面図である。 図１の半導体装置の内部構造の一例を示す平面図である。 図１の半導体装置の第１湾曲部の一例を示す拡大平面図である。 図１の半導体装置の第２湾曲部の一例を示す拡大平面図である。 図１の半導体装置の第３湾曲部の一例を示す拡大平面図である。 図１の半導体装置のワイヤを除いた内部構造の一例を示す平面図である。 図１０のＤ部の湾曲部の構造を示す部分拡大平面図である。 図１０のＥ部の湾曲部の構造を示す部分拡大平面図である。 図１０のＦ部の湾曲部の構造を示す部分拡大平面図である。 図１０のＧ部の湾曲部の構造を示す部分拡大平面図である。 図１０のＨ部の湾曲部の構造を示す部分拡大平面図である。 図１０のＩ部の湾曲部の構造を示す部分拡大平面図である。 図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分平面図である。 図１の半導体装置の組み立てのダイボンディング後の構造の一例を示す部分平面図である。 図１の半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分平面図である。 図１の半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分平面図である。 図１の半導体装置の組み立ての切断・成型後の構造の一例を示す平面図である。 第１変形例の半導体装置の内部の構造を透過して示す平面図である。 図２２のＡ−Ａ線に沿って切断した構造を示す断面図である。 図２２の半導体装置の内部の構造を透過して示す平面図である。 図２４のＪ部の湾曲部の構造を示す部分拡大平面図である。 第２変形例の半導体装置の内部の構造を透過して示す平面図である。 第３変形例のリードフレームの構造を示す部分平面図である。 図２７のＡ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＡ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＡ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＡ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＡ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＢ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＢ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＢ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＢ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＢ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＣ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＣ部におけるプレス加工手順の一例を示す部分拡大図である。 図２７のＣ部におけるプレス加工手順の一例を示す部分拡大図である。 第４変形例の半導体装置の構造を示す断面図である。 第５変形例の半導体装置の構造を示す断面図である。 比較検討を行った半導体装置の構造の第１検討図である。 比較検討を行った半導体装置の構造の第２検討図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜半導体装置の構造＞
図１は実施の形態の半導体装置の構造の一例を内部を透過して示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１の半導体装置の構造の一例を示す裏面図、図４は図１の半導体装置に組み込まれる回路の一例を示すブロック図である。
本実施の形態の半導体装置は、チップ搭載部上に２つの半導体チップを並べて配置（実装、搭載）した半導体装置（半導体パッケージ）である。そして、２つの半導体チップが封止樹脂によって封止された半導体装置である。
また、本実施の形態では、上記半導体装置の一例として、大小２種類の大きさの半導体チップを並べて配置（以降、このチップ配置形態を平置きとも言う）したＳＩＰ（System In Package)９を取り上げて説明する。そして、本実施の形態のＳＩＰ９は、上記封止樹脂によって形成された封止体７の４つの側面のそれぞれから複数のリードそれぞれのアウタ部が突出したＱＦＰ（Quad Flat Package)型の半導体装置であり、したがって、各アウタ部は、ガルウィング状に曲げ成形されており、封止体７から離れる方向に延在する第１部分、第１部分から封止体７の裏面７ｂ側に向かって延在する第２部分、第２部分に接続され封止体７から離れる方向に延在する第３部分からなる。
なお、例えば、車載向けのＳＩＰ９などには、大小２種類の大きさの半導体チップを並べて配置したものがあり、本実施の形態では、一例として、主面のサイズが大きい半導体チップがアナログチップ（第１半導体チップ、大チップ））１、一方、アナログチップ１より主面のサイズが小さい半導体チップがマイコンチップ（第２半導体チップ、小チップ）２の場合を説明する。
図１〜図３に示すＳＩＰ９の構成について説明すると、主面に複数の電極が形成されたアナログチップ１と、主面の大きさがアナログチップ１より小さく、かつ主面に複数の電極が形成されたマイコンチップ２と、アナログチップ１およびマイコンチップ２が並んで搭載されたダイパッド（チップ搭載部）３と、平面視でダイパッド３を囲むように配置された複数のリード４と、を有している。
さらに、ＳＩＰ９は、ダイパッド３と一体に形成された複数（４本）の吊りリード５と、それぞれの半導体チップの電極とこれらに対応するリード４とを電気的に接続する複数のワイヤ（導電性部材）６と、それぞれの半導体チップ、ダイパッド３の一部、複数のリード４のそれぞれの一部および複数のワイヤ６を封止する樹脂製の封止体７と、を有している。
ここで、ＳＩＰ９を構成する上記の各部材について詳細に説明する。第１半導体チップであるアナログチップ１は、複数の電極（第１電極）１ｃおよび複数の電極（第２電極）１ｄが形成された第１主面である表面１ａと、表面１ａの反対側の面である裏面１ｂとを有している。
一方、平面視のサイズがアナログチップ１より小さい第２半導体チップであるマイコンチップ２は、複数の電極（第３電極）２ｃおよび複数の電極（第４電極）２ｄが形成された第２主面である表面２ａと、表面２ａの反対側の面である裏面２ｂとを有している。
したがって、アナログチップ１の表面１ａの方が、マイコンチップ２の表面２ａより大きい。
また、アナログチップ１の表面１ａは、平面視が四角形であり、第１方向Ｓに沿って設けられた辺１１ｂと、第１方向Ｓに沿って設けられ、かつ辺１１ｂの反対側にある辺１１ｄと、第２方向Ｔに沿って設けられた辺１１ａと、第２方向Ｔに沿って設けられ、かつ辺１１ａの反対側にある辺１１ｃと、を有している。
一方、マイコンチップ２の表面２ａは、平面視が四角形であり、第１方向Ｓに沿って設けられた辺２１ｂと、第１方向Ｓに沿って設けられ、かつ辺２１ｂの反対側にある辺２１ｄと、第２方向Ｔに沿って設けられた辺２１ａと、第２方向Ｔに沿って設けられ、かつ辺２１ａの反対側にある辺２１ｃと、を有している。
また、チップ搭載部であるダイパッド３は、アナログチップ１およびマイコンチップ２が並んで搭載される上面（第３主面、チップ支持面）３ａと、上面３ａの反対側の面である下面（裏面）３ｂとを有している。詳細には、ダイパッド３は、その上面３ａが、平面視で凸型に形成されており、後述する図５に示すように、幅広部である第１部分３ｃと、第１部分３ｃより幅が狭い第２部分３ｄと、からなる。つまり、第１部分３ｃは第２部分３ｄより平面視の面積が大きい。すなわち、図１７における第１部分３ｃとは、平面視において、第６辺３ｆ、第6辺３ｆの反対側にある第９辺３i、辺３ｘ（第２方向Ｔにおける辺３ｘの長さは、第９辺３iの長さと等しい）、第２方向Ｔにおいて、第９辺３iと辺３ｘに挟まれる仮想線３ｙ（第２方向Ｔにおいて辺３ｘ側に位置する第９辺3iの端部と、第２方向Ｔにおいて第９辺３i側に位置する辺３ｘの端部とを結ぶ仮想線３ｙ）、第５辺３eおよび第５辺３eの反対側にある辺３o（第１方向Ｓにおける辺３oの長さは、第５辺３eの長さと等しい）により囲まれる部分(領域、面積)のことである。また、図１７における第２部分３ｄとは、平面視において、第８辺３ｈ、第８辺３ｈの反対側にある仮想線３ｙ（第２方向Ｔにおける仮想線３ｙの長さは、第８辺３ｈより長く、かつ、第6辺３ｆより短い）、第７辺３ｇ、第7辺３ｇの反対側にある辺３ｚ（第１方向Ｓにおける辺３ｚの長さは、第7辺３ｇの長さと等しい）により囲まれる部分(領域、面積)のことである。
そして、ダイパッド３において、面積が大きな第１部分３ｃの領域に面積が大きなアナログチップ１が搭載されており、一方、面積が小さな第２部分３ｄの領域に面積が小さなマイコンチップ２が搭載されている。なお、図２に示すように、アナログチップ１およびマイコンチップ２のそれぞれは、ダイパッド３の上面３ａに接着材（ダイボンド材、接合材）８を介して固着されている。
また、ＳＩＰ９では、図３に示すように、ダイパッド３の下面３ｂが、封止体７の表面７ａと反対側の裏面７ｂに露出している。つまり、ダイパッド３の下面３ｂは、封止体７（封止樹脂）によって覆われていない。
さらに、ダイパッド３では、図１および図２に示すように、ダイパッド３の上面（第３主面）３ａの面積は、アナログチップ１の表面（第１主面）１ａとマイコンチップ２の表面（第２主面）２ａの面積の和（合計）より大きい。すなわち、本実施の形態のＳＩＰ９は、大タブ構造である。
また、ＳＩＰ９には、図１に示すように、ダイパッド３を支持し、ダイパッド３に繋がる吊りリード５が、４本設けられている。すなわち、ダイパッド３は、それぞれ一体に形成された４本の吊りリード５によって４箇所で支持されている。具体的には、４本の吊りリード５のうち、対向して配置された２本の吊りリード（第１吊りリード）５ａは、ダイパッド３の面積が小さな図５に示す第２部分３ｄに繋がっており、一方、対向して配置された他の２本の吊りリード（第２吊りリード）５ｂは、ダイパッド３の面積が大きな第１部分３ｃに繋がっている。
また、ダイパッド３を囲むように配置された複数のリード４のそれぞれは、封止体７の内部に埋め込まれるインナ部である複数のインナリード４ａと、それぞれのインナリード４ａと一体に繋がり、かつ封止体７から突出するアウタ部である複数のアウタリード４ｂと、からなる。
そして、複数のリード４のそれぞれは、ダイパッド３に向かって延びる端部を有しており、これら端部には、図２に示す銀めっき膜４ｃが形成されており、これにより、ワイヤ６とリード４の接続性を高めることができる。
また、複数のワイヤ６は、第１導電性部材である複数のワイヤ６ａと、第２導電性部材である複数のワイヤ６ｂと、第３導電性部材である複数のワイヤ６ｃと、を含んでいる。そして、複数のワイヤ６ａは、アナログチップ１の複数の電極１ｃと、複数のリード４に含まれる複数の第１リード４ａａ（図１、図２を参照）とを、それぞれ電気的に接続する。また、複数のワイヤ６ｂは、マイコンチップ２の複数の電極２ｃと、複数のリード４に含まれる複数の第２リード４ａｂ（図１、図２を参照）とを、それぞれ電気的に接続する。さらに、複数のワイヤ６ｃは、アナログチップ１の複数の電極１ｄと、マイコンチップ２の複数の電極２ｄとを、それぞれ電気的に接続する。すなわち、複数のワイヤ６ｃのそれぞれは、２つの半導体チップを直接ワイヤ接続する導電性部材である。
ここで、アナログチップ１やマイコンチップ２などの半導体チップは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。そして、上記半導体チップは、その厚さと交差する平面形状が四角形状である。
また、ダイパッド３、複数のリード４および複数の吊りリード５は、例えば、銅（Ｃｕ）を主成分とする、もしくは、銅合金などからなる導体部材である。そして、ダイパッド３、複数のインナリード４ａおよび複数の吊りリード５ｂは、それらの表面が粗化処理されている。すなわち、それらの表面の平坦度は、例えば、半導体チップ（１，２）の裏面（１ｂ、２ｂ）の平坦度よりも低い。これにより、ダイパッド３と封止体７の封止樹脂との密着性を高めて、封止樹脂のダイパッド３からの剥離を低減することができる。
また、接着材８としては、例えば、導電性（絶縁性でもよい）のペースト材などを用いることができる。
また、ワイヤ６としては、例えば、金（Ａｕ）線、銅線またはアルミニウム（Ａｌ）線などの導電性の部材（細線）を用いることができる。
また、封止体（封止樹脂層、封止樹脂、封止樹脂部、封止部）７は、例えば熱硬化性樹脂などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止体７を形成することもできる。
次に、ＳＩＰ９に搭載されるアナログチップ１とマイコンチップ２が備える回路について説明する。図４は、ＳＩＰ９に組み込まれる回路の一例を示すブロック図である。
図４に示すように、アナログチップ１は、ＳＩＰ９の外部に設けられたドライバー回路１０を介して三相モータ１３を制御するプリドライバー回路１１と、電圧を変換するレギュレータ回路１２と、を有している。
なお、アナログチップ１内に形成されたプリドライバー回路１１やレギュレータ回路１２は、アナログチップ１の内部配線を介して、アナログチップ１の複数の電極（パッド電極）Ｐ１のうちのいくつかの電極Ｐ１に電気的に接続されている。また、アナログチップ１の複数の電極Ｐ１は、入力用の電極、出力用の電極およびグランド用の電極を含んでおり、これらの電極Ｐ１から、プリドライバー回路１１やレギュレータ回路１２に信号（入力信号）やグランド電位が入力または供給され、また、プリドライバー回路１１やレギュレータ回路１２から出力された信号（出力信号）が、上記の電極Ｐ１から出力される。
そして、アナログチップ１の各電極Ｐ１は、ワイヤＢＷを介して、リードＬＤまたはマイコンチップ２の電極Ｐ２に電気的にされている。すなわち、アナログチップ１の電極Ｐ１には、ワイヤＢＷ（６、６ａ）を介してリードＬＤ（４、４ａａ）に電気的にされた電極Ｐ１（１ｃ）と、ワイヤＢＷ（６、６ｃ）を介してマイコンチップ２の電極Ｐ２（２ｄ）に電気的にされた電極Ｐ１（１ｄ）とがある。
一方、マイコンチップ２は、アナログチップ１を制御する回路と、三相モータ１３に対する出力電流を検知してフィードバックを行う回路と、を有している。すなわち、マイコンチップ２は制御用チップであり、アナログチップ１の動作を制御する制御用の半導体チップとして機能することができる。
図４では、マイコンチップ２内の回路は示していないが、マイコンチップ２の内部回路は、マイコンチップ２の内部配線を介して、マイコンチップ２の複数の電極（パッド電極）Ｐ２に電気的に接続されている。マイコンチップ２の各電極Ｐ２は、ワイヤＢＷを介して、リードＬＤまたはアナログチップ１の電極Ｐ１に電気的にされている。すなわち、マイコンチップ２の電極Ｐ２には、ワイヤＢＷ（６、６ｂ）を介してリードＬＤ（４、４ａｂ）に電気的にされた電極Ｐ２（２ｃ）と、ワイヤＢＷ（６、６ｃ）を介してアナログチップ１の電極Ｐ１（１ｄ）に電気的にされた電極Ｐ２（２ｄ）とがある。
マイコンチップ２にワイヤＢＷ（６、６ｂ）を介して接続された複数のリードＬＤ（４、４ａｂ）は、入力用のリード、出力用のリードおよびグランド用のリードを含んでおり、これらのリードＬＤから、マイコンチップ２の内部回路に信号（入力信号）やグランド電位が入力または供給される。また、マイコンチップ２の内部回路から出力された信号（出力信号）が、これらのリードＬＤから出力される。
アナログチップ１の内部のレギュレータ回路１２からは、リードＬＤを介してマイコンチップ２に対して、例えば、＋５Ｖの電圧が供給される。また、レギュレータ回路１２からは、リードＬＤを介して外部のプリドライバー回路１１に対して、例えば＋１２Ｖの電圧が供給される。
マイコンチップ２の複数の電極Ｐ２のうちのいくつかの電極Ｐ２（２ｄ）は、アナログチップ１の複数の電極Ｐ１のうちのいくつかの電極Ｐ１（１ｄ）と、それぞれワイヤＢＷ（６、６ｃ）を介して電気的に接続されている。マイコンチップ２の内部回路を、マイコンチップ２の電極Ｐ２、ワイヤＢＷ（電極Ｐ１，Ｐ２間を接続するワイヤＢＷ）およびアナログチップ１の電極Ｐ１を介して、アナログチップ１の内部回路に電気的に接続することができる。
ここで、アナログチップ１の内部回路とは、アナログチップ１内に形成された回路に対応し、マイコンチップ２の内部回路とは、マイコンチップ２内に形成された回路に対応する。さらに、アナログチップ１の内部配線とは、アナログチップ１内に形成された配線に対応し、マイコンチップ２の内部配線とは、マイコンチップ２内に形成された配線に対応する。
以上のようにＳＩＰ９における大チップであるアナログチップ１は、三相モータ１３のドライブ用の半導体チップであるため、出力が大きく、ドライバー素子からの発熱も大きい。したがって、アナログチップ１の放熱性を高める必要があり、本実施の形態のＳＩＰ９では、熱容量の大きな大タブ構造を採用するとともに、ダイパッド３の下面（裏面）３ｂを封止体７の裏面７ｂから露出させることで、アナログチップ１の放熱効率を高めることができる。
＜検討例について＞
図４３は本発明者が比較検討を行った半導体装置の構造の第１検討図、図４４は本発明者が比較検討を行った半導体装置の構造の第２検討図である。
図４３に示したのは、平面視が四角形のダイパッド１００に、大チップ１０１と、大チップ１０１より主面の面積が小さい小チップ１０２とを搭載した構造の一部（平面視における右半分）である。図４３によれば、小チップ１０２（小さい半導体チップ）におけるチップ−インナリード１０３間のワイヤ１０４の長さが、大チップ１０１（大きい半導体チップ）におけるチップ−インナリード１０３間のワイヤ１０４の長さより長くなる。
したがって、小チップ１０２に接続されるワイヤ１０４においては、樹脂モールディング時にワイヤ流れが起こり易い。
そこで、本発明者は、平面形状が凸型のダイパッド１１０を採用することを検討した。図４４で示されるのは、平面形状が凸型のダイパッド１１０を採用したときの構造の一部（平面視における右半分）である。すなわち、凸型のダイパッド１１０の面積が小さい部分に小チップ１０２を搭載し、かつ小チップ１０２にワイヤ１０４を介して電気的に接続するインナリード１０３の先端をダイパッド１１０により近づけて配置することで、チップ−インナリード１０３間のワイヤ１０４の長さを短くする構造を検討した。その結果、図４４に示す構造では、小チップ１０２と接続されるワイヤ１０４の樹脂モールディング時のワイヤ流れを低減することが可能になることが分かった。
一方で、大チップ１０１がアナログチップ１の場合には、上述のように大チップ１０１の放熱性を高める必要があるため、図４４に示すような凸型で、かつ熱容量が大きい大タブ構造（半導体チップの面積よりダイパッド１１０の面積の方が大きい構造）を採用することが好ましい。
さらに、小チップ１０２と電気的に接続される複数のインナリード１０３の一部の引き回しを変更した場合、凸型のダイパッド１１０を採用した構造では、ダイパッド１１０の角部で接続せず、ダイパッド１１０の辺の部分で接続する吊りリード１１１が存在することになる。これにより、ダイパッド１１０の複数の角部のうち、Ｐ部に示すように、吊りリード１１１が繋がっていない角部が存在することになる。
本発明者は、このように吊りリード１１１が繋がらずにむき出しとなったダイパッド１１０の角部には、温度サイクル試験などでの温度変化による応力が集中し易く、角部において剥離の起点となって樹脂との間で剥離が発生し、半導体装置の信頼性が低下することを見出した。
＜本実施の形態の特徴＞
図５は図１の半導体装置の内部構造の一例を示す平面図、図６は図１の半導体装置の内部構造の一例を示す平面図、図７は図１の半導体装置の第１湾曲部の一例を示す拡大平面図、図８は図１の半導体装置の第２湾曲部の一例を示す拡大平面図、図９は図１の半導体装置の第３湾曲部の一例を示す拡大平面図である。なお、図５および図６に示すＳＩＰ９では、説明を分かり易くするために複数のワイヤ６は省略して描かれている。
本実施の形態の特徴の説明に際し、まず、各半導体チップやダイパッド３の辺や角部の定義を説明する。
図５に示すように、平面視において、アナログチップ１は、その表面１ａの面積がマイコンチップ２の表面２ａの面積より大きく、かつ第１方向Ｓに延在する第１辺１ｅと、第１方向Ｓと交差する第２方向Ｔに延在する第２辺１ｆと、を備えている。また、平面視において、マイコンチップ２は、第１方向Ｓに延在する第３辺２ｅと、第２方向Ｔに延在する第４辺２ｆと、を備えている。
別の表現で述べると、アナログチップ１の第１辺１ｅおよびマイコンチップ２の第３辺２ｅは、第１方向Ｓに沿って配列されたリード４の配列方向（リード群Ｕのリード配列方向）に沿って配置されている。一方、アナログチップ１の第２辺１ｆおよびマイコンチップ２の第４辺２ｆは、第２方向Ｔに沿って配列されたリード４の配列方向（リード群Ｖのリード配列方向）に沿って配置されている。
また、平面視において、アナログチップ１の第１辺１ｅとマイコンチップ２の第３辺２ｅは、アナログチップ１の第２辺１ｆとマイコンチップ２の第４辺２ｆとの間に位置している。
また、平面視において、ダイパッド３は、アナログチップ１の第１辺１ｅに沿って、かつ隣り合って延在する第５辺３ｅ、アナログチップ１の第２辺１ｆに沿って、かつ隣り合って延在する第６辺３ｆ、およびマイコンチップ２の第３辺２ｅに沿って、かつ隣り合って延在する第７辺３ｇを有している。さらに、平面視において、ダイパッド３は、マイコンチップ２の第４辺２ｆに沿って、かつ隣り合って延在する第８辺３ｈ、およびダイパッド３の第５辺３ｅと第７辺３ｇとの間に位置し、かつ第２方向Ｔに沿って延在する第９辺３ｉを有している。また、平面視において、ダイパッド３の第６辺３ｆは、第８辺３ｈの反対側に位置している。
なお、別の表現で述べると、ダイパッド３の第５辺３ｅと第７辺３ｇは、リード群Ｕのリード配列方向に沿って形成されており、また、ダイパッド３の第６辺３ｆ、第８辺３ｈおよび第９辺３ｉは、リード群Ｖのリード配列方向に沿って形成されている。
さらに、別の表現で述べると、ダイパッド３のうち、幅広部であり、かつアナログチップ１が搭載される領域である第１部分３ｃは、第５辺３ｅ、第６辺３ｆおよび第９辺３ｉを含んだ領域である。また、ダイパッド３のうち、第１部分３ｃより幅が狭く、かつマイコンチップ２が搭載される領域である第２部分３ｄは、第７辺３ｇおよび第８辺３ｈを含んだ領域である。
また、平面視で、吊りリード（第１吊りリード）５ａと吊りリード（第２吊りリード）５ｂとの間の領域に配置された複数のインナリード（リード）４ａのそれぞれは、ダイパッド３側の先端部が、ダイパッド３の第５辺３ｅより外側に位置する複数のインナリード４ａと、ダイパッド３側の先端部が、ダイパッド３の第５辺３ｅより内側に位置する複数のインナリード４ａと、を含んでいる。
すなわち、吊りリード５ａと吊りリード５ｂの間の領域に配置された複数のインナリード４ａのそれぞれの先端部は、ダイパッド３の第５辺３ｅの位置を基準として、第５辺３ｅより外側の位置にあるものと、第５辺３ｅより内側の位置にあるものと、を含んでいる。言い換えれば、図１、図６に示すように、平面視において、封止体７の第１６辺７ｇと交差する複数のリード４には、マイコンチップ２とダイパッド３の第７辺３ｇと交差するワイヤ６ｂを介して電気的に接続される複数の第２リード４ａｂと、アナログチップ１とダイパッド３の第５辺３ｅを交差するワイヤ６ａを介して電気的に接続される複数の第１リード４ａａが含まれている。そして、第２方向Ｔにおいて、複数の第２リード４ａｂのそれぞれの長さは、複数の第１リードの４ａａのそれぞれの長さよりも長い。さらに、言い換えれば、複数の第２リード４ａｂのそれぞれにおけるダイパッド３の第７辺３ｇと交差するワイヤ６ｂと第２リードの４ａｂとの接続点は、複数の第１リード４ａｂのそれぞれにおけるダイパッド３の第５辺３ｅを交差するワイヤ６ａと第1リードの４ａａとの接続点よりも、第２方向Ｔにおいて封止体７の第１６辺７ｇから遠い。
また、図６に示すように、平面視において、ダイパッド３は、その第５辺３ｅと第９辺３ｉのそれぞれに連なる第１湾曲部３ｊ、および、第７辺３ｇと第８辺３ｈのそれぞれに連なる第２湾曲部３ｋを備えている。
さらに、封止体７は、平面視の形状が略四角形であり、第１方向Ｓに沿って延在する第１６辺７ｇおよび第１７辺７ｈと、第２方向Ｔに沿って延在する第１８辺７ｉおよび第１９辺７ｊと、を備えている。さらに、第１６辺７ｇと第１９辺７ｊとの間に位置する第１角部７ｃ、第１６辺７ｇと第１８辺７ｉとの間に位置する第２角部７ｄ、第１７辺７ｈと第１９辺７ｊとの間に位置する第３角部７ｅ、および第１７辺７ｈと第１８辺７ｉとの間に位置する第４角部７ｆの４つの角部を有している。
そして、４本の吊りリード５に含まれる吊りリード（第１吊りリード）５ａは、ダイパッド３の第７辺３ｇから封止体７の４つの角部のうちの第１角部７ｃに向かって延在している。また、吊りリード５ａと対向して配置される他方の吊りリード５ａは、封止体７の４つの角部のうちの第３角部７ｅに向かって延在している。
つまり、対向して配置される２本の吊りリード５ａは、それぞれダイパッド３の角部に繋がるのではなく、ダイパッド３の第１方向Ｓに沿って延びる辺に繋がっている。したがって、ダイパッド３の角に位置する第２湾曲部３ｋには吊りリード５ａは繋がっていない。
また、４本の吊りリード５に含まれる吊りリード（第２吊りリード）５ｂは、ダイパッド３の第５辺３ｅと第６辺３ｆとにより規定される角部から封止体７の４つの角部のうちの第２角部７ｄに向かって延在している。さらに、吊りリード５ｂと対向して配置される他方の吊りリード５ｂは、封止体７の４つの角部のうちの第４角部７ｆに向かって延在している。つまり、対向して配置される２本の吊りリード５ｂは、それぞれダイパッド３の角部に繋がっている。
また、平面視において、吊りリード５ｂは、ダイパッド３から封止体７の第２角部７ｄに向かって延在する第１０辺５ｂａを備えている。そして、平面視において、ダイパッド３は、吊りリード５ｂの第１０辺５ｂａと、ダイパッド３の第５辺３ｅのそれぞれに連なる第３湾曲部３ｍを有している。
そして、本実施の形態のＳＩＰ９では、第１湾曲部３ｊの曲率半径および第２湾曲部３ｋの曲率半径は、第３湾曲部３ｍの曲率半径より大きくなっている。なお、ここで言う『曲率半径』とは、曲線を局所的に円弧とみなしたときの円の半径を言う。
ここで、ダイパッド３が有する湾曲部（曲線部）について説明する。
図７に示す第１湾曲部３ｊは、所謂Ｒ面取り部でもあり、ダイパッド３の第５辺３ｅと第９辺３ｉとによって挟まれる位置に形成された湾曲部である。すなわち、第１湾曲部３ｊは、ダイパッド３の第５辺３ｅと第９辺３ｉとによって規定される角部に形成されたＲ面取り部である。さらに、言い換えると、第１湾曲部３ｊは、ダイパッド３の第５辺３ｅと第９辺３ｉとの間に位置しており、かつ第５辺３ｅと第９辺３ｉのそれぞれに繋がるＲ面取り部である。
また、図８に示す第２湾曲部３ｋも第１湾曲部３ｊと同様に、Ｒ面取り部でもあり、ダイパッド３の第７辺３ｇと第８辺３ｈとによって挟まれる位置に形成された湾曲部である。すなわち、第２湾曲部３ｋは、ダイパッド３の第７辺３ｇと第８辺３ｈとによって規定される角部に形成されたＲ面取り部である。さらに、言い換えると、第２湾曲部３ｋは、ダイパッド３の第７辺３ｇと第８辺３ｈとの間に位置しており、かつ第７辺３ｇと第９辺３ｉのそれぞれに繋がるＲ面取り部である。
さらに、図９に示す第３湾曲部３ｍも第１湾曲部３ｊおよび第２湾曲部３ｋと同様に、Ｒ面取り部でもあるが、第３湾曲部３ｍは、ダイパッド３の隅部におけるＲ面取り部である。ここで、吊りリード５ｂの第１０辺５ｂａは、第１方向Ｓと第２方向Ｔとに交差する第３方向Ｗに沿って延在している。したがって、第３湾曲部３ｍは、ダイパッド３の第５辺３ｅと吊りリード５ｂの第１０辺５ｂａとによって挟まれる位置に形成された湾曲部である。すなわち、第３湾曲部３ｍは、吊りリード５ｂの第１０辺５ｂａとダイパッド３の第５辺３ｅとによって規定される隅部に形成されたＲ面取り部である。さらに、言い換えると、第３湾曲部３ｍは、吊りリード５ｂの第１０辺５ｂａとダイパッド３の第５辺３ｅとの間に位置しており、かつ吊りリード５ｂの第１０辺５ｂａとダイパッド３の第５辺３ｅのそれぞれに繋がるＲ面取り部である。
また、ダイパッド３の第５辺３ｅおよび第７辺３ｇのそれぞれは、封止体７の第１６辺７ｇもしくは第１７辺７ｈに沿って延在している。さらに、ダイパッド３の第６辺３ｆ、第８辺３ｈおよび第９辺３ｉのそれぞれは、封止体７の第１８辺７ｉもしくは第１９辺７ｊに沿って延在している。また、第１湾曲部３ｊは、ダイパッド３の第１部分３ｃの吊りリード５が繋がっていない（むき出しとなった）角部の１つである。一方、第２湾曲部３ｋは、ダイパッド３の第２部分３ｄの吊りリード５が繋がっていない（むき出しとなった）角部の１つである。
そして、上述のような第１湾曲部３ｊ、第２湾曲部３ｋおよび第３湾曲部３ｍにおいて、第１湾曲部３ｊの曲率半径と第２湾曲部３ｋの曲率半径のそれぞれが、第３湾曲部３ｍの曲率半径より大きくなっている。
ここで、ＳＩＰ９のダイパッド３やリード４における各角部（隅部も含む）の大きさの一例を示す。図１０は図１の半導体装置のワイヤを除いた内部構造の一例を示す平面図である。また、図１１は図１０のＤ部の湾曲部の構造を示す部分拡大平面図、図１２は図１０のＥ部の湾曲部の構造を示す部分拡大平面図、図１３は図１０のＦ部の湾曲部の構造を示す部分拡大平面図である。さらに図１４は図１０のＧ部の湾曲部の構造を示す部分拡大平面図、図１５は図１０のＨ部の湾曲部の構造を示す部分拡大平面図、図１６は図１０のＩ部の湾曲部の構造を示す部分拡大平面図である。
図１０に示す構造の各角部（隅部も含む）における曲率半径の一例値を説明すると、Ｄ部（図１１に示す第８辺３ｈと第７辺３ｇとの間に位置し、かつ第８辺３ｈと第７辺３ｇとに繋がる第２湾曲部３ｋの曲率半径）はＲＤ＝０．３ｍｍ、Ｅ部（図１２に示す第７辺３ｇと吊りリード５ａの一方の辺５ａａとの間に位置し、かつ第７辺３ｇと吊りリード５ａの辺５ａａとに繋がる湾曲部３ｌの曲率半径）はＲＥ＝０．４ｍｍ、Ｆ部（図１３に示す第７辺３ｇと第９辺３ｉとの間に位置し、かつ第７辺３ｇと第９辺３ｉとに繋がる第４湾曲部３ｎの曲率半径）はＲＦ＝０．４ｍｍである。また、Ｇ部（図１４に示す第９辺３ｉと第５辺３ｅとの間に位置し、かつ第９辺３ｉと第５辺３ｅとに繋がる第１湾曲部３ｊの曲率半径）はＲＧ＝０．３ｍｍ、Ｈ部（図１５に示す第５辺３ｅと吊りリード５ｂの第１０辺５ｂａとの間に位置し、かつ第５辺３ｅと吊りリード５ｂの第１０辺５ｂａとに繋がる第３湾曲部３ｍの曲率半径）はＲＨ＝０．１２５ｍｍ（Ｍａｘ）、Ｉ部（図１６に示すリード４の一方の辺４ｆとリード４の先端の辺４ｅとの間に位置し、かつ辺４ｆと辺４ｅとに繋がる湾曲部４ｇの曲率半径）はＲＩ＝０．１２５ｍｍ（Ｍａｘ）である。なお、リード４の先端のＩ部でのＲ面取り部は、エッチングによってリードフレームが加工された場合のみに形成されるものである。
以上のようにＳＩＰ９の上記数値例においても、第１湾曲部３ｊの曲率半径（Ｒ＝０．３ｍｍ）と第２湾曲部３ｋの曲率半径（Ｒ＝０．３ｍｍ）が、それぞれ第３湾曲部３ｍの曲率半径（Ｒ＝０．１２５ｍｍ（Ｍａｘ））より大きくなっていることが分かる。
さらに、図１０のＦ部の湾曲部（第４湾曲部３ｎ）の曲率半径は、第３湾曲部３ｍの曲率半径より大きい。また、第１湾曲部３ｊ、第２湾曲部３ｋ、および上記Ｆ部の湾曲部（第４湾曲部３ｎ）のそれぞれの曲率半径は、図１０のＩ部の湾曲部の曲率半径より大きい。
なお、ダイパッド３や複数のリード４および複数の吊りリード５などのリードパターンがエッチング加工によって形成された場合には、第１湾曲部３ｊ、第２湾曲部３ｋおよび第３湾曲部３ｍなどの角部や隅部は、リードフレーム形成時に同一の工程内で形成することができる。
＜半導体装置の製造方法＞
図１７は図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分平面図、図１８は図１の半導体装置の組み立てのダイボンディング後の構造の一例を示す部分平面図、図１９は図１の半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分平面図である。さらに、図２０は図１の半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分平面図、図２１は図１の半導体装置の組み立ての切断・成型後の構造の一例を示す平面図である。
次に、図１７〜図２１に示す半導体装置の製造工程（組み立て工程）について説明する。なお、図１７〜図２１には、半導体装置の組み立て工程で用いられるリードフレームの１つのパッケージ領域のみが図示されているが、実際の組み立てで用いられるリードフレームには、上記パッケージ領域が複数形成されている。
また、本実施の形態では、リードフレームにおけるリードパターンがエッチングによって加工された場合を説明する。
半導体装置であるＳＩＰ９を製造するには、まず、図１７に示すリードフレーム１４、図１に示すアナログチップ１、および表面２ａの面積がアナログチップ１の表面１ａの面積より小さいマイコンチップ２を準備する。リードフレーム１４は、フレーム枠である枠部１５と、枠部１５に連結された複数のリード４と、枠部１５に複数の吊りリード５を介して連結されたダイパッド３とを、一体的に有している。
なお、リードフレーム１４の準備と、アナログチップ１の準備と、マイコンチップ２の準備とは、いずれの順序で行ってもよく、また、同時に行ってもよい。
リードフレーム１４の１つのパッケージ領域の詳細構造について説明すると、ダイパッド３と、ダイパッド３を囲むように配置された複数のリード４と、ダイパッド３と一体に形成された複数の吊りリード５と、を有している。また、ダイパッド３は、平面視で、幅広部である第１部分３ｃと第１部分３ｃより幅が狭い第２部分３ｄとを有している。
なお、図１７における第１部分３ｃとは、平面視において、第６辺３ｆ、第6辺３ｆの反対側にある第９辺３i、辺３ｘ（第２方向Ｔにおける辺３ｘの長さは、第９辺３iの長さと等しい）、第２方向Ｔにおいて、第９辺３iと辺３ｘに挟まれる仮想線３ｙ（第２方向Ｔにおいて辺３ｘ側に位置する第９辺3iの端部と、第２方向Ｔにおいて第９辺３i側に位置する辺３ｘの端部とを結ぶ仮想線３ｙ）、第５辺３eおよび第５辺３eの反対側にある辺３o（第１方向Ｓにおける辺３oの長さは、第５辺３eの長さと等しい）により囲まれる部分(領域、面積)のことである。また、図１７における第２部分３ｄとは、平面視において、第８辺３ｈ、第８辺３ｈの反対側にある仮想線３ｙ（第２方向Ｔにおける仮想線３ｙの長さは、第８辺３ｈより長く、かつ、第6辺３ｆより短い）、第７辺３ｇ、第7辺３ｇの反対側にある辺３ｚ（第１方向Ｓにおける辺３ｚの長さは、第7辺３ｇの長さと等しい）により囲まれる部分(領域、面積)のことである。
そして、平面視で、ダイパッド３の第１部分３ｃにおいて、第１方向Ｓに沿って延在する第５辺（第１１辺）３ｅと、第５辺（第１１辺）３ｅに繋がり、かつ第１方向Ｓに交差する第２方向Ｔに沿って延在する第９辺（第１２辺）３ｉとから規定される角部を第１湾曲部３ｊとする。
また、平面視で、ダイパッド３の第２部分３ｄにおいて、第１方向Ｓに沿って延在する第７辺（第１３辺）３ｇと、第７辺３ｇに繋がり、かつ第２方向Ｔに沿って延在する第８辺（第１４辺）３ｈとから規定される角部を第２湾曲部３ｋとする。
さらに、平面視で、ダイパッド３の第１部分３ｃの角部に繋がる吊りリード（第２吊りリード）５ｂの第１０辺（第１５辺）５ｂａと、第１０辺５ｂａに繋がるダイパッド３の第１部分３ｃの第５辺（第１１辺）３ｅとから規定される隅部を第３湾曲部３ｍとすると、第１湾曲部３ｊの曲率半径と第２湾曲部３ｋの曲率半径は、それぞれ第３湾曲部３ｍの曲率半径より大きくなっている。
リードフレーム１４、アナログチップ１およびマイコンチップ２を準備した後、図２および図１８に示すように、リードフレーム１４のダイパッド３の上面３ａ上にアナログチップ１、および平面視の表面２ａの面積がアナログチップ１の表面１ａの面積より小さいマイコンチップ２を搭載する。すなわち、アナログチップ１とマイコンチップ２のダイボンディング工程を行う。
ここでは、リードフレーム１４のダイパッド３の第１部分３ｃ上に、図２に示すように、アナログチップ１を接着材８を介して搭載して接合し、かつリードフレーム１４のダイパッド３の第２部分３ｄ上にマイコンチップ２を接着材８を介して搭載して接合する。
ダイボンディング工程を行った後、図１９に示すワイヤボンディング工程を行う。
すなわち、図２に示すように、アナログチップ１の複数の電極１ｃとリードフレーム１４の複数の第１リード４ａａとを、複数のワイヤ６ａを介してそれぞれ電気的に接続する。また、マイコンチップ２の複数の電極２ｃとリードフレーム１４の複数の第２リード４ａｂとを、複数のワイヤ６ｂを介してそれぞれ電気的に接続する。さらに、アナログチップ１の複数の電極１ｄとマイコンチップ２の複数の電極２ｄとを、複数のワイヤ６ｃを介してそれぞれ電気的に接続する。
ワイヤボンディング工程を行った後、図２０に示す樹脂モールディング工程を行う。すなわち、モールド工程（樹脂成形工程）による樹脂封止を行って、アナログチップ１およびマイコンチップ２、ダイパッド３の一部、複数のリード４のそれぞれの一部（インナ部）、および複数のワイヤ６を樹脂封止して封止体７を形成する。
本実施の形態では、図２に示すように、封止体７の裏面７ｂにダイパッド３の下面３ｂが露出するように封止体７を形成する。
樹脂モールディング工程を行った後、封止体７から露出している複数のアウタリード４ｂのそれぞれに必要に応じてめっき処理を施す。
めっき処理後、図２１に示す切断・成形工程を行う。すなわち、封止体７から露出している複数のアウタリード（アウタ部）４ｂおよび吊りリード５ｂを所定の位置で切断して、図２０に示すリードフレーム１４の枠部１５から分離する。
さらに、上記切断とほぼ同時に、図２に示すように、封止体７から突出する複数のアウタリード４ｂのそれぞれをガルウィング状に折り曲げ加工（リード加工、リード成形）する。
以上のようにして、図１に示すようなＳＩＰ９が製造される。
＜本実施の形態の効果＞
本実施の形態のＳＩＰ９によれば、ダイパッド３の吊りリード５ｂが繋がれていない角部（第１湾曲部３ｊと第２湾曲部３ｋ）において、第１湾曲部３ｊの曲率半径と第２湾曲部３ｋの曲率半径を、それぞれ第３湾曲部３ｍの曲率半径より大きくしたことにより、ダイパッド３と封止体７の封止樹脂とが剥離することを防止できる。
すなわち、吊りリード５が繋がっていないダイパッド３の角部において、湾曲部の曲率半径を大きく形成することにより、温度変化などでダイパッド３の角部に応力が付与された際に、この応力が集中しないように分散させ、ダイパッド３の剥離の起点を無くすことができる。その結果、角部で起こるダイパッド３の樹脂からの剥離を防止することができる。
これにより、ＳＩＰ（半導体装置）９の信頼性の向上を図ることができる。さらに、ＳＩＰ９の品質を向上させることができる。
また、本実施の形態のＳＩＰ９では、図１０に示すように、ダイパッド３のＦ部に示す隅部に位置する図５の第４湾曲部３ｎの曲率半径も、第３湾曲部３ｍ（Ｈ部）の曲率半径より大きく形成されている。すなわち、図６に示すダイパッド３の第９辺３ｉと第７辺３ｇとによって規定される隅部である第４湾曲部３ｎの曲率半径は、第３湾曲部３ｍの曲率半径より大きく形成されている。
つまり、ダイパッド３における第１湾曲部３ｊ（図１０のＧ部）や第２湾曲部３ｋ（図１０のＤ部）の剥離を防止または抑制することができた場合に、第１湾曲部３ｊや第２湾曲部３ｋ以外に応力が大きく付与されるのは、図１０のＦ部に示す第４湾曲部３ｎと考えられる。したがって、図６に示すダイパッド３の第９辺３ｉと第７辺３ｇとによって規定される第４湾曲部３ｎの曲率半径を、第３湾曲部３ｍの曲率半径より大きくしておくことで、第９辺３ｉと第７辺３ｇとによって規定される第４湾曲部３ｎにおいても応力を分散させてダイパッド３の剥離の起点を無くすことができ、第４湾曲部３ｎでの剥離を防止することができる。
また、各リード４のダイパッド３側の先端部には、図２に示すように、ワイヤ接続用の銀めっき膜４ｃが形成されている。そして、リード４の先端部に銀めっき膜４ｃを形成する際に、ダイパッド３の側面にも銀めっき膜４ｃが付着してしまう場合がある。ダイパッド３の側面に銀めっき膜４ｃが付着すると、封止体７の封止樹脂との間で剥離が起こり易くなる。
しかしながら、本実施の形態のＳＩＰ９では、仮にダイパッド３の側面に銀めっき膜４ｃが付着していたとしても、ダイパッド３の第１湾曲部３ｊや第２湾曲部３ｋさらには第４湾曲部３ｎにおいて曲率半径を大きく形成しているため、応力を分散させてダイパッド３の剥離の起点を無くすことができ、第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎにおける剥離を防止することができる。
また、ダイパッド３の表面が粗化処理されていることにより、封止樹脂との密着度を高めることができる。その結果、ダイパッド３の第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎにおける剥離を抑制することができる。
また、本実施の形態のＳＩＰ９では、ダイパッド３の下面３ｂが封止体７の裏面７ｂから露出していることにより、ダイパッド３からの放熱性を高めることができ、ＳＩＰ９の放熱性を向上させることができる。
また、ＳＩＰ９では、ダイパッド３の上面３ａの面積は、アナログチップ１の表面１ａとマイコンチップ２の表面２ａの面積の和（合計）より大きい。すなわち、ＳＩＰ９は、大タブ構造となっている。したがって、ダイパッド３における熱容量を高めて、ＳＩＰ９の放熱性を高めることができる。
また、リードフレーム１４のリードパターンがエッチング加工によって形成された場合には、第１湾曲部３ｊ、第２湾曲部３ｋ、第３湾曲部３ｍおよび第４湾曲部３ｎなどの角部や隅部は、リードフレーム形成時に同一の工程内で形成することができる。すなわち、ダイパッド３において、吊りリード５が繋がらない角部や隅部を大きな曲率半径で形成する際にも、リードフレーム形成時に同一の工程内で加工を行うことができる。
＜第１変形例＞
図２２は第１変形例の半導体装置の内部の構造を透過して示す平面図、図２３は図２２のＡ−Ａ線に沿って切断した構造を示す断面図、図２４は図２２の半導体装置の内部の構造を透過して示す平面図、図２５は図２４のＪ部の湾曲部の構造を示す部分拡大平面図である。
図２２に示す第１変形例のＳＩＰ９は、図２４に示す平面視において、ダイパッド３の第５辺３ｅ、第６辺３ｆ、第７辺３ｇおよび第８辺３ｈのそれぞれに対応する側面に、複数の凸部３ｐが形成されている。そして、複数の凸部３ｐのそれぞれは、図２３に示すように、半導体チップ側に向かって折り曲げられている。すなわち、各凸部３ｐは、上方（封止体７の表面７ａ方向）に向かって折り曲げられている。
ダイパッド３から突出するように形成された複数の凸部３ｐのそれぞれが、上方に向かって折り曲げられていることにより、温度変化などで接着材８に付与される応力を低減することができ、接着材８の剥離を抑制することができる。なお、複数の凸部３ｐの上方（半導体チップ側）への曲げ加工は、ダイパッド３のオフセット加工（タブ下げ加工）と同一の工程で行うことが可能であり、加工数を増やすことなく複数の凸部３ｐの曲げ加工を行うことができる。
なお、図２５に示すように、平面視におけるダイパッド３の凸部３ｐはその根元部分に湾曲部３３ｆ（Ｊ部）を有している。湾曲部３３ｆ（Ｊ部）は、ダイパッド３の図２４の第６辺３ｆに沿って延びる辺３１ｆと凸部３ｐの吊りリード５ｂに略沿って延びる辺３２ｆとの間に位置し、かつダイパッド３の辺３１ｆと凸部３ｐの辺３２ｆとに繋がる湾曲部であり、湾曲部３３ｆの曲率半径の一例としては、ＲＪ＝０．１２５ｍｍ（Ｍａｘ）である。
したがって、ダイパッド３の第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎのそれぞれの曲率半径は、凸部３ｐの根元部分の湾曲部（Ｊ部）の曲率半径よりも大きく形成されており、これにより、応力を分散させてダイパッド３の剥離の起点を無くすことができ、ダイパッド３の剥離を防止することができる。
なお、ダイパッド３において、第９辺３ｉの部分の長さ（Ｌ２）は、第８辺３ｈの部分の長さ（Ｌ１）に比較して短い（Ｌ２＜Ｌ１）。したがって、ＳＩＰ９では、ダイパッド３の第９辺３ｉに相当する側面には、凸部３ｐは形成されていない。ただし、第９辺３ｉが凸部３ｐを形成可能な程度に長い場合には、第９辺３ｉに相当する側面にも凸部３ｐを形成してもよい。
＜第２変形例＞
図２６は第２変形例の半導体装置の内部の構造を透過して示す平面図である。
第２変形例のＳＩＰ９は、平面視で、マイコンチップ２がアナログチップ１に対して偏った位置に配置された構造の半導体装置である。すなわち、図１に示すＳＩＰ９では、アナログチップ１とマイコンチップ２の両方ともそれらの中心が、封止体７の中心と略一致するように配置されていたのに対して、図２６のＳＩＰ９では、マイコンチップ２が封止体７の中心からずれて偏って配置されている。
詳細には、アナログチップ１の表面１ａは、平面視が四角形であり、第１方向Ｓに沿って設けられた辺１１ｂと、第１方向Ｓに沿って設けられ、かつ辺１１ｂの反対側にある辺１１ｄと、第２方向Ｔに沿って設けられた辺１１ａと、第２方向Ｔに沿って設けられ、かつ辺１１ａの反対側にある辺１１ｃと、を有している。
一方、マイコンチップ２の表面２ａは、平面視が四角形であり、第１方向Ｓに沿って設けられた辺２１ｂと、第１方向Ｓに沿って設けられ、かつ辺２１ｂの反対側にある辺２１ｄと、第２方向Ｔに沿って設けられた辺２１ａと、第２方向Ｔに沿って設けられ、かつ辺２１ａの反対側にある辺２１ｃと、を有している。
また、ダイパッド３は第１部分３ｃと第２部分３ｄとからなる。図２６における第１部分３ｃとは、平面視において、第２方向Ｔに沿って延びる第６辺３ｆａ、第６辺３ｆａの反対側にある第９辺３ｉａ、第２方向Ｔにおいて、第９辺３ｉａに繋がる仮想線３ｙａ（第２方向Ｔにおいて第９辺３ｉａの延長線上に配置される仮想線３ｙａ）、第１方向Ｓに沿って延びる第５辺３ｅａおよび第５辺３ｅａの反対側にある辺３ｏａ（第１方向Ｓにおける辺３ｏａの長さは、第５辺３ｅａの長さと等しい）により囲まれる部分(領域、面積)のことである。さらに、第２部分３ｄとは、平面視において、第２方向Ｔに沿って延びる第８辺３ｈａ、第８辺３ｈａの反対側にある仮想線３ｙａ（第２方向Ｔにおける仮想線３ｙａの長さは、第８辺３ｈａと等しい）、第１方向Ｓに沿って延びる第７辺３ｇａ、第7辺３ｇａの反対側にある辺３ｚａ（第１方向Ｓにおける辺３ｚａの長さは、第7辺３ｇａの長さと等しい）により囲まれる部分(領域、面積)のことである。
そして、平面視で、第２部分３ｄが第１部分３ｃに対して偏って配置されており、第１部分３ｃの辺３ｏａと第２部分３ｄの辺３ｚａとが一直線で結ばれるように第１部分３ｃと第２部分３ｄとが配置されている。
したがって、チップ同士でみれば、平面視において、第１部分３ｃ上に搭載されたアナログチップ１の中心に対して、第２部分３ｄ上に搭載されたマイコンチップ２の中心がずれて配置されている。
このようにマイコンチップ２が平面視において封止体７の中心からずれて配置されていても、ダイパッド３において第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎのそれぞれの曲率半径を第３湾曲部３ｍの曲率半径より大きく形成することにより、応力を分散させてダイパッド３の剥離の起点を無くすことができ、ダイパッド３の剥離を防止することができる。
したがって、本実施の形態のＳＩＰ９は、図１に示す構造であっても、または、図２６に示す構造であっても同様の効果が得られるように対応することができ、半導体チップのパッド配列やインナリード４ａの引き回しに対しての自由度が高い半導体装置を実現することができる。
＜第３変形例＞
図２７は第３変形例のリードフレームの構造を示す部分平面図、図２８〜図３２は図２７のＡ部におけるプレス加工手順の一例を示す部分拡大図、図３３〜図３７は図２７のＢ部におけるプレス加工手順の一例を示す部分拡大図、図３８〜図４０は図２７のＣ部におけるプレス加工手順の一例を示す部分拡大図である。
本第３変形例では、リードフレーム１４をプレス成形によって加工する場合の、複数のリード４それぞれの先端部、隅部のような第３湾曲部３ｍ、角部である第１湾曲部３ｊおよび第２湾曲部３ｋの加工方法について説明する。
図２７のＡ部に示す複数のリード４（インナリード４ａ）それぞれのダイパッド３側の先端部の加工は、まず、図２８に示すフレーム基材１６を準備する。次に、図２９に示すように、第１金型１７を用いて図２７に示す複数のインナリード４ａに分離されるようにフレーム基材１６に、図３０に示す切り込み（隙間）１６ａを形成する。言い換えると、第１金型１７によって隣り合うリード間を切断して隣り合うリード間に切り込み（隙間）１６ａを形成する。
次に、図３１に示すように、第２金型１８を用いて図２７に示す複数のリード４のダイパッド３側の先端部を一括で切断して図３２に示す複数のインナリード４ａを形成する。すなわち、それぞれのリード用の切り込み１６ａを形成した後、図３１に示すように第２金型１８によって複数のリード４の先端部を一括に切断して、図３２に示す複数のリード４におけるインナリード（インナ部）４ａを形成する。
また、図２７のＢ部に示す第３湾曲部３ｍの加工は、まず、図３３に示すフレーム基材１６を準備する。次に、図３４に示すように、第３金型１９を用いて図２７に示すダイパッド３側の成形を行う。ここでは、第３湾曲部３ｍに相当する箇所において、第３金型１９によって図２７の第３湾曲部３ｍのダイパッド３に繋がる部分を図３５に示すように切断して形成する。
次に、図３６に示すように、第４金型２０を用いて吊りリード５の成形を行って、図３７に示す第３湾曲部３ｍを形成するとともに、吊りリード５（吊りリード５ｂ）を形成を形成する。すなわち、第４金型２０によって第３湾曲部３ｍの吊りリード５に繋がる部分を切断し、これによって図３７に示すように、吊りリード５（吊りリード５ｂ）と第３湾曲部３ｍを形成する。
以上のように、図２７のＡ部に示す複数のリード４（インナリード４ａ）それぞれのダイパッド３側の先端部の加工と、図２７のＢ部に示す吊りリード５に繋がる第３湾曲部３ｍの加工については、２回の切断工程で加工することができる。したがって、意図しない湾曲形状（自然なＲ形状）が形成され易い。
一方、図２７のＣ部に示す第１湾曲部３ｊの加工（第２湾曲部３ｋについても同様）は、まず、図３８に示すフレーム基材１６を準備する。次に、図３９に示す第５金型２１を用いて、図２７に示す第１湾曲部３ｊにおいて、１回の切断により、図４０に示す第１湾曲部３ｊを形成する。
なお、上述のように、ダイパッド３の第１湾曲部３ｊは、１回の切断工程によって形成される。したがって、意図的に第５金型２１に湾曲部（Ｒ部）を形成していることが無い限り、図２７のＡ部やＢ部に示すような曲率半径が小さな意図しない湾曲部（Ｒ部）が形成されるか、もしくは湾曲部（Ｒ部）が全く形成されないことになる。
すなわち、本実施の形態のＳＩＰ９では、ダイパッド３における第１湾曲部３ｊ、第２湾曲部３ｋ、および第４湾曲部３ｎのそれぞれの曲率半径を意図的に大きく形成している。
＜第４変形例＞
図４１は第４変形例の半導体装置の構造を示す断面図である。
図４１に示すＳＩＰ２２は、図１に示すＳＩＰ９と同様のＱＦＰ型の半導体装置であり、ダイパッド３の角部の形状が、図１のＳＩＰ９の形状と同じである。すなわち、図５に示すようにダイパッド３の第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎのそれぞれの曲率半径が、第３湾曲部３ｍの曲率半径より大きく形成されている。
図４１のＳＩＰ２２の構造において、図１のＳＩＰ９と異なる点は、ダイパッド３の下面３ｂが封止体７の裏面７ｂに露出せずに封止樹脂によって覆われている点である。
すなわち、図４１のＳＩＰ２２は、ダイパッド３が封止体７の内部に埋め込まれた構造の半導体装置である。ただし、図４１のＳＩＰ２２のそれ以外の構造については、図１のＳＩＰ９と同様である。したがって、ダイパッド３が封止体７内に埋め込まれた構造のＳＩＰ２２においても、図１のＳＩＰ９と同様に、図５に示すダイパッド３の第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎのそれぞれの曲率半径が、第３湾曲部３ｍの曲率半径より大きく形成されているため、吊りリード５が繋がっていないダイパッド３の角部において、応力が集中しないように分散させている。その結果、ダイパッド３の剥離の起点を無くすことができる。
これにより、角部で起こるダイパッド３の樹脂からの剥離を防止することができ、その結果、ＳＩＰ（半導体装置）２２の信頼性の向上を図ることができる。
＜第５変形例＞
図４２は第５変形例の半導体装置の構造を示す断面図である。
図４２に示す半導体装置は、ＱＦＮ（Quad Flat Non-leaded Package) ２３である。すなわち、複数の各リード４が封止体７の裏面７ｂに露出するタイプの半導体装置である。ただし、図４２に示すＱＦＮ２３におけるダイパッド３の形状などのその他の構造については、図１に示すＳＩＰ９と同様である。
したがって、図４２に示すＱＦＮ２３においても、図１のＳＩＰ９と同様に、図５に示すダイパッド３の第１湾曲部３ｊ、第２湾曲部３ｋおよび第４湾曲部３ｎのそれぞれの曲率半径が、第３湾曲部３ｍの曲率半径より大きく形成されているため、吊りリード５が繋がっていないダイパッド３の角部において、応力が集中しないように分散させてダイパッド３の剥離の起点を無くすことができる。
これにより、角部で起こるダイパッド３の樹脂からの剥離を防止することができ、その結果、ＱＦＮ（半導体装置）２３の信頼性の向上を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上記実施の形態および変形例では、半導体装置がＱＦＰ（Quad Flat Package)型のものやＱＦＮの場合を一例として説明したが、上記半導体装置は、ＱＦＰ型のものやＱＦＮに限定されることはなく、ダイパッド３の角部や隅部の平面視の形状が図１および図５の形状と同様の半導体装置であれば、他の半導体装置であってもよい。
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
１ アナログチップ（第１半導体チップ）
１ａ 表面（第１主面）
１ｃ 電極（第１電極）
１ｄ 電極（第２電極）
２ マイコンチップ（第２半導体チップ）
２ａ 表面（第２主面）
２ｃ 電極（第３電極）
２ｄ 電極（第４電極）
３ ダイパッド（チップ搭載部）
３ａ 上面（第３主面）
３ｂ 下面（裏面）
３ｊ 第１湾曲部
３ｋ 第２湾曲部
３ｍ 第３湾曲部
３ｎ 第４湾曲部
３ｐ 凸部
４ リード
４ａ インナリード（インナ部）
４ｂ アウタリード（アウタ部）
５ 吊りリード
５ａ 吊りリード（第１吊りリード）
５ｂ 吊りリード（第２吊りリード）
６ ワイヤ（導電性部材）
６ａ ワイヤ（第１導電性部材）
６ｂ ワイヤ（第２導電性部材）
６ｃ ワイヤ（第３導電性部材）
７ 封止体
９ ＳＩＰ（半導体装置、半導体パッケージ）

Claims (15)

  1. 複数の第１電極と複数の第２電極が形成された第１主面を備える第１半導体チップと、
    複数の第３電極と複数の第４電極が形成された第２主面を備える第２半導体チップと、
    前記第１および前記第２半導体チップを搭載する第３主面を備えるチップ搭載部と、
    前記チップ搭載部を囲むように配置された複数のリードと、
    前記チップ搭載部と一体に形成された複数の吊りリードと、
    前記複数の第１電極と前記複数のリードに含まれる複数の第１リードと、をそれぞれ電気的に接続する複数の第１導電性部材と、
    前記複数の第３電極と前記複数のリードに含まれる複数の第２リードと、をそれぞれ電気的に接続する複数の第２導電性部材と、
    前記第１および前記第２半導体チップ、前記チップ搭載部の一部、前記複数のリードのそれぞれの一部、前記複数の第１および第２導電性部材を封止する封止体と、
    を有し、
    平面視において、前記第１半導体チップは、前記第１主面の面積が前記第２半導体チップの前記第２主面より大きく、かつ、第１方向に延在する第１辺と、前記第１方向と交差
    する第２方向に延在する第２辺と、を備え、
    平面視において、前記第２半導体チップは、前記第１方向に延在する第３辺と、前記第２方向に延在する第４辺と、を備え、
    平面視において、前記第１半導体チップの前記第１辺と前記第２半導体チップの前記第３辺は、前記第１半導体チップの前記第２辺と前記第２半導体チップの前記第４辺との間に位置し、
    平面視において、前記チップ搭載部は、前記第１辺に沿って、かつ、隣り合って延在する第５辺、前記第２辺に沿って、かつ、隣り合って延在する第６辺、前記第３辺に沿って、かつ、隣り合って延在する第７辺、前記第４辺に沿って、かつ、隣り合って延在する第８辺および、前記第５辺と前記第７辺との間に位置し、かつ前記第２方向に沿って延在する第９辺を有し、
    平面視において、前記チップ搭載部は、前記第５辺と前記第９辺のそれぞれに連なる第１湾曲部、および前記第７辺と前記第８辺のそれぞれに連なる第２湾曲部を備え、
    平面視において、前記封止体は、複数の角部を有し、
    前記複数の吊りリードに含まれる第１吊りリードは、前記第７辺から前記封止体の前記複数の角部のうちの第１角部に向かって延在し、
    前記複数の吊りリードに含まれる第２吊りリードは、前記第５辺と前記第６辺とにより規定される角部から前記封止体の前記複数の角部のうちの第２角部に向かって延在し、
    平面視において、前記第２吊りリードは、前記チップ搭載部から前記第２角部に向かって延在する第１０辺を備え、
    平面視において、前記チップ搭載部は、前記第１０辺と、前記第５辺のそれぞれに連なる第３湾曲部を有し、
    前記第１湾曲部の曲率半径および前記第２湾曲部の曲率半径は、前記第３湾曲部の曲率半径より大きい、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記チップ搭載部の前記第３主面の反対側の裏面は、前記封止体から露出している、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１半導体チップの前記複数の第２電極と、前記第２半導体チップの前記複数の第４電極と、をそれぞれ電気的に接続する複数の第３導電性部材を有する、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記複数のリードのそれぞれは、前記チップ搭載部に向かって延びる端部を有し、
    前記端部には銀めっき膜が形成されている、半導体装置。
  5. 請求項１に記載の半導体装置において、
    平面視において、前記チップ搭載部の前記第５、６、７および８辺のそれぞれに対応する側面に、複数の凸部が形成されており、
    前記複数の凸部のそれぞれは、半導体チップ側に折り曲げられている、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記複数のリード、前記複数の吊りリードおよび前記チップ搭載部は、銅を主成分とし、
    前記チップ搭載部の前記第３主面の平坦度は、前記第１半導体チップの前記第１主面とは反対側の第１裏面の平坦度よりも低い、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記第１吊りリードと前記第２吊りリードとの間の領域に配置された前記複数のリードは、平面視で、それぞれの先端部が前記チップ搭載部の前記第５辺より外側に位置する複数のリードと、それぞれの先端部が前記チップ搭載部の前記第５辺より内側に位置する複数のリードと、を含んでいる、半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記チップ搭載部の前記第３主面の面積は、前記第１半導体チップの前記第１主面と前記第２半導体チップの前記第２主面の面積の和より大きい、半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記チップ搭載部は、平面視で、第１部分と第１部分より幅が狭い第２部分とを有しており、
    前記第１部分に前記第１半導体チップが搭載され、
    前記第２部分に前記第２半導体チップが搭載されている、半導体装置。
  10. 以下の工程を含む半導体装置の製造方法：
    （ａ）チップ搭載部と、前記チップ搭載部を囲むように配置された複数のリードと、前記チップ搭載部と一体に形成された複数の吊りリードと、を有するリードフレームを準備する工程、
    （ｂ）前記（ａ）工程の後、前記チップ搭載部の主面上に第１半導体チップ、および平面視の主面の面積が前記第１半導体チップより小さい第２半導体チップを搭載する工程、
    （ｃ）前記（ｂ）工程の後、前記第１半導体チップの複数の電極のうちの一部の電極と前記複数のリードのうちの一部のリード、前記第２半導体チップの複数の電極のうちの一部の電極と前記複数のリードのうちの一部のリード、および前記第１半導体チップの複数の電極のうちの一部の電極と前記第２半導体チップの複数の電極のうちの一部の電極を、それぞれ複数の導電性部材で電気的に接続する工程、
    （ｄ）前記（ｃ）工程の後、前記第１および第２半導体チップ、前記チップ搭載部の一部、前記複数のリードのそれぞれの一部、および前記複数の導電性部材を樹脂封止して封止体を形成する工程、
    を含み、
    ここで、前記（ａ）工程で準備するリードフレームにおいて、
    前記チップ搭載部は、平面視で、第１部分と第１部分より幅が狭い第２部分とを有しており、
    平面視で、前記第１部分において、第１方向に沿って延在する第１１辺と、前記第１１辺に繋がり前記第１方向に交差する第２方向に沿って延在する第１２辺とから規定される角部を第１湾曲部とし、
    平面視で、前記第２部分において、前記第１方向に沿って延在する第１３辺と、前記第１３辺に繋がり前記第２方向に沿って延在する第１４辺とから規定される角部を第２湾曲部とし、
    平面視で、前記第１部分の角部に繋がる吊りリードの第１５辺と、前記第１５辺に繋がる前記第１部分の前記第１１辺とから規定される隅部を第３湾曲部とすると、
    前記第１湾曲部の曲率半径および前記第２湾曲部の曲率半径は、前記第３湾曲部の曲率半径より大きい、半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記リードフレームは、エッチングによって加工された板状部材である、半導体装置の製造方法。
  12. 請求項１０に記載の半導体装置の製造方法において、
    前記リードフレームは、プレス成形によって加工された板状部材である、半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記（ａ）工程の前に、
    （Ａ）第１金型によって隣り合うリード間を切断して前記隣り合うリード間に隙間を成する工程、
    （Ｂ）前記（Ａ）工程後、第２金型によって前記複数のリードの先端部を切断して前記複数のリードにおけるインナ部を形成する工程、
    を有する、半導体装置の製造方法。
  14. 請求項１２に記載の半導体装置の製造方法において、
    前記（ａ）工程の前に、
    （Ａ）前記第３湾曲部において、第３金型によって前記第３湾曲部の前記チップ搭載部に繋がる部分を切断して形成する工程、
    （Ｂ）前記（Ａ）工程後、第４金型によって前記第３湾曲部の前記吊りリードに繋がる部分を切断して形成する工程、
    を有する、半導体装置の製造方法。
  15. 請求項１２に記載の半導体装置の製造方法において、
    前記（ａ）工程の前に、
    （Ａ）前記第１湾曲部において、第５金型を用いて１回の切断により前記第１湾曲部を形成する工程、を有する、半導体装置の製造方法。
JP2016256057A 2016-12-28 2016-12-28 半導体装置およびその製造方法 Pending JP2018107416A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016256057A JP2018107416A (ja) 2016-12-28 2016-12-28 半導体装置およびその製造方法
KR1020170155402A KR20180077015A (ko) 2016-12-28 2017-11-21 반도체 장치 및 그 제조 방법
EP17203617.0A EP3343607A1 (en) 2016-12-28 2017-11-24 Semiconductor device and manufacturing method thereof
TW106141823A TW201830538A (zh) 2016-12-28 2017-11-30 半導體裝置及其製造方法
US15/826,815 US10643930B2 (en) 2016-12-28 2017-11-30 Semiconductor device with semiconductor chips of different sizes and manufacturing method threreof
CN201711444287.7A CN108364939B (zh) 2016-12-28 2017-12-27 半导体装置及其制造方法
HK18111007.8A HK1251718A1 (zh) 2016-12-28 2018-08-27 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016256057A JP2018107416A (ja) 2016-12-28 2016-12-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018107416A true JP2018107416A (ja) 2018-07-05

Family

ID=60452546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016256057A Pending JP2018107416A (ja) 2016-12-28 2016-12-28 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US10643930B2 (ja)
EP (1) EP3343607A1 (ja)
JP (1) JP2018107416A (ja)
KR (1) KR20180077015A (ja)
CN (1) CN108364939B (ja)
HK (1) HK1251718A1 (ja)
TW (1) TW201830538A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024038736A1 (ja) * 2022-08-19 2024-02-22 ローム株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137342A (ja) * 2017-02-22 2018-08-30 株式会社村田製作所 半導体装置及びその製造方法
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
US20220278017A1 (en) * 2021-02-26 2022-09-01 Infineon Technologies Austria Ag Power Electronics Carrier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646970B2 (ja) * 1998-05-27 2005-05-11 松下電器産業株式会社 半導体集積回路及び半導体集積回路装置
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP4471600B2 (ja) * 2003-08-20 2010-06-02 三洋電機株式会社 回路装置
JP4744320B2 (ja) * 2005-04-04 2011-08-10 パナソニック株式会社 リードフレーム
JP2008135606A (ja) * 2006-11-29 2008-06-12 Renesas Technology Corp 半導体装置
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5865220B2 (ja) * 2012-09-24 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015043398A (ja) 2013-08-26 2015-03-05 ルネサスエレクトロニクス株式会社 半導体装置、設計方法及び、設計支援プログラム
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
US9806043B2 (en) * 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024038736A1 (ja) * 2022-08-19 2024-02-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US10643930B2 (en) 2020-05-05
HK1251718A1 (zh) 2019-02-01
CN108364939B (zh) 2023-01-06
US20180182692A1 (en) 2018-06-28
CN108364939A (zh) 2018-08-03
KR20180077015A (ko) 2018-07-06
EP3343607A1 (en) 2018-07-04
TW201830538A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
US6002165A (en) Multilayered lead frame for semiconductor packages
JP2018107416A (ja) 半導体装置およびその製造方法
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
TWI521658B (zh) 半導體裝置及其製造方法
US10388597B2 (en) Manufacturing method for semiconductor device and semiconductor device
JP6164895B2 (ja) 半導体装置の製造方法
US6661081B2 (en) Semiconductor device and its manufacturing method
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JPH088385A (ja) 樹脂封止型半導体装置
JP5499437B2 (ja) モールドパッケージ
JP4651218B2 (ja) 半導体装置の製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2014165425A (ja) 半導体装置および半導体装置の製造方法
KR20000011664A (ko) 반도체장치및그제조방법
JP2005135938A (ja) 半導体装置およびその製造方法
JP2009060010A (ja) 半導体装置の製造方法
JP2006032773A (ja) 半導体装置
JPH08148521A (ja) 半導体パッケージ及びその実装方法
JPH02174152A (ja) 半導体装置およびその製造方法
JPH04306855A (ja) 樹脂封止型半導体装置及びその形成方法
JPH09266274A (ja) 半導体パッケージ