JP2009060010A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009060010A
JP2009060010A JP2007227686A JP2007227686A JP2009060010A JP 2009060010 A JP2009060010 A JP 2009060010A JP 2007227686 A JP2007227686 A JP 2007227686A JP 2007227686 A JP2007227686 A JP 2007227686A JP 2009060010 A JP2009060010 A JP 2009060010A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
pattern
product pattern
unit product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227686A
Other languages
English (en)
Inventor
Masaaki Tsuchiya
正明 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007227686A priority Critical patent/JP2009060010A/ja
Publication of JP2009060010A publication Critical patent/JP2009060010A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体装置の組み立てにおけるワイヤボンディングの接続信頼性を高める。
【解決手段】１つのデバイス領域５ｄに対応した単位製品パターン５ｅが複数個隣接して連続的に形成されて成る製品パターン群の外側の領域に、単位製品パターン５ｅの一部と同じ繰り返しパターン５ｇが形成されたリードフレーム５を準備し、このリードフレーム５を用いてＱＦＮ（半導体装置）を組み立てることにより、ワイヤボンディング時のリードフレーム５の共振を抑えることができ、ワイヤボンディングの接続信頼性を高めることができる。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関し、特に、ＭＡＰ方式のリードフレームを用いて組み立てる半導体装置の製造方法に適用して有効な技術に関する。
リードフレームのマップデータから取り出した座標データに基づいてプリフォームまたはボンディングなどの動作を行うことにより、不良ダイパッドの座標位置においてはプリフォームまたはボンディングの動作をスキップする技術がある（例えば、特許文献１参照）。
特開２００３−３４７３１９号公報
リードフレームを用いて組み立てられるＱＦＮ（Quad Flat Non-leaded Package) 等の小型の半導体装置の組み立てでは、その樹脂封止工程で、樹脂モールディング方法の一例として、ＭＡＰ（Mold Array Package）方式が採用されている。
ＭＡＰ方式は、複数のデバイス領域（半導体装置領域）を一括して１つのキャビティで覆って樹脂モールディングを行うものである。デバイス領域毎にキャビティを設ける個別モールド方式に比べ、半導体装置の取得数を向上できるものである。
しかし、ＭＡＰ方式による組み立て時、リードフレーム内の隣接し、かつ連続して形成されたデバイス領域群においては、全パターンのワイヤボンディングが完了するまで（約３０分間、数千ワイヤ）、リードフレーム全体が加熱され、超音波が印加された状態が続くことになり、最初に接続されたワイヤほど長時間、加熱及び超音波印加状態に晒されることになる。
その際、前記デバイス領域群の外側に形成された余白領域のパターンが製品パターンと大きく異なる形状をしていると、キャピラリから発せられた超音波により、振動がデバイス領域群に集中する。特に、デバイス領域に設けられた複数の製品パターンのうち、先にワイヤボンディングが完了した製品パターンほど、長時間も共振されることになるため、既に圧着済みのワイヤのネック部分に破断が発生することを、本願発明者は見出した。
この原因について、本願発明者が検討した。
その結果、このワイヤボンディングの接続不良（破断）は、ＭＡＰ方式のリードフレームを採用したことにあることが分かった。
詳細に説明すると、１つのリードフレームからの半導体装置の取得数を向上させるため、隣合う製品パターンの間隔を狭くしている。一般に、ワイヤボンディング工程では、キャピラリの超音波により共振されたリードフレームがばたつかないように、治具で押さえた状態で行う。しかし、ＭＡＰ方式のリードフレームの場合、製品パターン同士の間隔が狭すぎて、１つの製品パターンをワイヤボンディングする際、周囲を治具で押さえられない。すなわち、ＭＡＰ方式のリードフレームの場合、リードフレームの外枠しか治具で押さえられないため、デバイス領域群の内側に位置する製品パターンほど、共振によりばたつき易くなる。
また、ＭＡＰ方式のリードフレームは、使用するワイヤボンディング装置や搬送工程に合わせて、所定の外形寸法で設計される。そのため、製品用途によって、半導体装置の機能が変われば端子の数も変わるため、製品パターンの大きさは一定ではない。これにより、リードフレームの枠内には、デバイス領域以外の空領域（余白パターン）が生まれてしまう。
本発明者の検討によれば、この空領域の形状（パターン）が製品パターンと異なると、超音波により発生する振動が、製品パターンに集中することがわかった。
その結果、ワイヤボンディングの接続信頼性が低下することが問題である。
なお、前記特許文献１（特開２００３−３４７３１９号公報）には、ＭＡＰ方式のリードフレームを用いた半導体装置の組み立てについての記載があるが、ワイヤボンディング時のリードフレームの共振によるワイヤ破断については一切述べていない。
本発明の目的は、ワイヤボンディングの接続信頼性を高めることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、チップ搭載部と複数のリードとを有する１つの半導体装置領域に対応した単位製品パターンが複数個隣接して連続的に形成されて成る製品パターン群の外側の領域に、単位製品パターンの一部と同じ繰り返しパターンが形成されたリードフレームを準備する工程と、チップ搭載部上に半導体チップを搭載する工程と、半導体チップの電極とリードとを超音波を印加して導電性のワイヤで接続する工程とを有するものである。さらに、リードフレームにおける複数の半導体装置領域を一括して樹脂封止して一括封止体を形成する工程と、一括封止体を分割して個々の半導体装置に個片化するとともに、単位製品パターンと繰り返しパターンを分離する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
１つの半導体装置領域に対応した単位製品パターンが複数個隣接して連続的に形成されて成る製品パターン群の外側の領域に、単位製品パターンの一部と同じ繰り返しパターンが形成されたリードフレームを用いて半導体装置を組み立てることにより、ワイヤボンディング時のリードフレームの共振を抑えることができる。これにより、既に圧着済みのワイヤのネック部分に破断が発生することを防止でき、ワイヤボンディングの接続信頼性を高めることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の組み立て手順の一例を示すフロー図、図３は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図４は図３に示すリードフレームの構造を示す拡大部分平面図である。また、図５は図１に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す断面図、図６は図１に示す半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す断面図、図７は図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す断面図、図８は図１に示す半導体装置の組み立てにおけるワイヤボンディング時のクランプ箇所の一例を示す拡大部分平面図である。さらに、図９は図１に示す半導体装置の組み立てにおけるレジンモールド時の構造の一例を示す部分断面図、図１０は図１に示す半導体装置の組み立てにおけるテープ剥離時の構造の一例を示す部分断面図、図１１は図１に示す半導体装置の組み立てにおける端子部めっき後の構造の一例を示す部分断面図、図１２は図１に示す半導体装置の組み立てにおけるパッケージダイシング時の構造の一例を示す断面図である。
本実施の形態１の半導体装置は、ＭＡＰ方式のリードフレームを用いて組み立てられるものであり、本実施の形態１では、前記半導体装置の一例として、図１に示すような表面実装型で、かつノンリード型の小型の半導体パッケージであるＱＦＮ１を取り上げて説明する。
ＱＦＮ１は、半導体チップ２の周囲に配置された複数のリード５ａが４つの方向に分散して設けられ、かつ封止体３の裏面３ａの周縁部に外部接続用端子として露出するものである。
図１に示すＱＦＮ１の詳細構成について説明すると、ＱＦＮ１に組み込まれる半導体チップ２は、金属製の薄板状のチップ搭載部であるタブ５ｂの上面に搭載された状態で封止体３の平面方向の略中央部に配置されており、例えば、銀ペースト４等のダイボンド材を介してタブ５ｂの上面にその裏面２ｂが固着されている。また本実施の形態１のタブ５ｂは、半導体装置の放熱性を向上するために、その上面の大きさ（外形寸法）が半導体チップ２よりも大きな、いわゆる大タブ構造を採用している。ここで、本発明者の検討によれば、大タブを使用すると、リードフレーム５の総面積が相対的に増える分、リードフレーム５が超音波により共振されやすくなることが分かった。そこで、半導体チップ２の発熱が相対的に低い半導体装置については、その上面の大きさ（外形寸法）を半導体チップ２よりも小さくした、いわゆる小タブ構造を採用してもよい。これにより、複数種類の大きさの半導体チップ２を搭載することが可能となる。タブ５ｂは、これと一体に形成され、かつ封止体３のコーナー部方向に延在する４本の吊りリード５ｃ（図４参照）によって支持されている。
また、半導体チップ２が搭載されたタブ５ｂの周囲には、複数本のリード５ａがほぼ等間隔で配置されている。これらのリード５ａは、それぞれの一端部側（半導体チップ２に近い側）が、導電性のワイヤ６（例えば、金線）を介して半導体チップ２の主面２ａの電極であるパッド２ｃと電気的に接続されており、それとは反対側の他端部側が、封止体３の側面で終端している。
なお、複数のリード５ａは、タブ５ｂ及び吊りリード５ｃ等と同一の合金からなる。例えば、銅合金であり、その厚さは、例えば、０．１５ｍｍ〜０．２ｍｍ程度である。
また、各リード５ａは、外部接続用端子として、封止体３の裏面３ａの周縁部に露出して略等間隔で並んでいる。言い換えると、タブ５ｂの周囲に設けられている。このリード５ａの封止体３の裏面３ａに露出した箇所には、外装めっきとして、錫−ビスマス等のめっき７が形成されている。このめっき７は、タブ５ｂの表面側にも形成されている。
また、半導体チップ２や複数のワイヤ６は、エポキシ系の熱硬化性樹脂等の封止用樹脂によって形成された封止体３によって封止されている。さらに、封止体３の側面には、各リード５ａの他端部と吊りリード５ｃの先端部とが露出している。
なお、後述するように、本実施の形態１のＱＦＮ１は、ＭＡＰ方式のリードフレーム５（図３参照）を用いて、半導体チップ２、タブ５ｂ、リード５ａ及び吊りリード５ｃを樹脂モールディングして一括封止体１３（図１０参照）を成形した後、一括封止体１３と、リード５ａと、吊りリード５ｃをブレード１４（図１２参照）で切断することによって製造するものである。
次に、本実施の形態１のＱＦＮ１の組み立てを、図２に示すプロセスフロー図に沿って説明する。
まず、図２のステップＳ１に示すリードフレーム準備を行う。ここでは、図３及び図４に示すように、タブ５ｂと複数のリード５ａとを有する１つのデバイス領域（半導体装置領域）５ｄに対応した図４に示す単位製品パターン５ｅが複数個隣接して連続的に形成されて成る製品パターン群５ｆの外側の領域に、単位製品パターン５ｅの一部と同じ繰り返しパターン５ｇが形成された外形が長方形のリードフレーム５を準備する。
なお、リードフレーム５には、複数のデバイス領域５ｄがマトリクス配列で形成されており、また、１つのデバイス領域５ｄに対応して形成された単位製品パターン５ｅが複数個隣接して、かつ連続的に形成された製品パターン群５ｆを有している。
すなわち、図３に示すように１つの製品パターン群５ｆには、複数列かつ複数行に亘ってマトリクス配列で図４に示す単位製品パターン５ｅが形成されている。このようなリードフレーム５において、製品パターン群５ｆの外側の領域に、単位製品パターン５ｅの一部と同じパターンから成る繰り返しパターン５ｇが形成されている。
本実施の形態１では、図３に示す外形が長方形のリードフレーム５の長手方向５ｍに沿って配置された複数の製品パターン群５ｆに対して、長手方向５ｍに隣接する余白領域に繰り返しパターン５ｇが形成されている。
なお、単位製品パターン５ｅは、１つのデバイス領域５ｄに対応しているため、１つのタブ５ｂと、このタブ５ｂを支持する４本の吊りリード５ｃと、タブ５ｂの周囲に配置された複数のリード５ａとから成るが、繰り返しパターン５ｇは、単位製品パターン５ｅの一部と同じパターンから成るものであるため、タブ５ｂ、吊りリード５ｃ、複数のリード５ａそれぞれの一部のパターンから成る。
また、製品パターン群５ｆは、マトリクス配列された複数の単位製品パターン５ｅの集合であり、ＱＦＮ１の組み立て工程のワイヤボンディング時には、この製品パターン群５ｆにおける１番目の単位製品パターン５ｅから最後の単位製品パターン５ｅまでが連続的にワイヤボンディングが行われる。すなわち、製品パターン群５ｆは、ワイヤボンディングが連続的に行われる複数の単位製品パターン５ｅの集まりである。
なお、製品パターン群５ｆと繰り返しパターン５ｇの外側周囲には、ダイシングラインの目印となるアライメントパターン５ｈが各ダイシングラインに対応してＴ字型で形成されている。さらに、隣り合ったアライメントパターン５ｈの間にはスリット５ｉが形成されている。また、リードフレーム５の長手方向５ｍに直交する幅方向５ｎに沿った方向の両端の枠部５ｊには、ガイド用孔５ｋが形成されている。
また、リードフレーム５は、例えば、銅合金から成る。
リードフレーム準備後、図２のステップＳ２に示すテープ貼りを行う。すなわち、図５に示すように、リードフレーム５の裏面側にテープ８を貼る。このテープ８は、耐熱性のものである。続いて、ステップＳ３に示すダイボンディングを行う。すなわち、図５に示すように、タブ５ｂ上に銀ペースト４を介して半導体チップ２を搭載する。
その後、ステップＳ４に示すワイヤボンディングを行う。ここでは、図６に示すように、キャピラリ９によって超音波を印加しながら、半導体チップ２のパッド２ｃとリード５ａとを導電性のワイヤ６で電気的に接続する（図７参照）。このとき、図示しないが、ワイヤボンディングは、リードフレーム５をヒートステージ上に配置した状態で行っている。さらに、製品パターン群５ｆを囲むように、リードフレーム５の枠部５ｊと製品パターン群５ｆ間に形成された枠部５ｊを治具で押さえた状態で行っている。すなわち、治具の内側に製品パターン群５ｆと繰り返しパターン（ダミーパターン、余白パターン）５ｇが位置する。本実施の形態１では、ワイヤボンディング時に、図８に示すクランプ箇所１０（ハッチング部）を治具等でクランプした状態でワイヤボンディングを行う。
また、ワイヤボンディング工程では、図３に示す１つの製品パターン群５ｆにおける１番目の単位製品パターン５ｅから最後の単位製品パターン５ｅまでを連続的にワイヤボンディングする。その際、１つの製品パターン群５ｆ内において連続的にワイヤボンディングを行う時間は、例えば、３０分程度もしくは３０分以上であるが、連続的にワイヤボンディングを行う時間は、これらに限定されるわけではない。
その後、ステップＳ５に示すレジンモールドを行う。ここでは、図９に示すように、下金型１２上にワイヤボンディング済みのリードフレーム５を配置し、その後、図３に示す複数のデバイス領域５ｄを一括して上金型１１のキャビティ１１ａで覆い、この状態で樹脂封止を行って図１０に示す一括封止体１３を形成する。なお、図３に示すリードフレーム５において、モールドライン５ｐで囲まれた領域が上金型１１の１つのキャビティ１１ａによって一括して覆われる領域であり、本実施の形態１では、製品パターン群５ｆの領域とモールドライン５ｐの領域とがほぼ１対１の関係となっている。
また、リードフレーム５の裏面側にはテープ８が貼り付けられており、樹脂注入時には、テープ８と下金型１２とが密着するため、リードフレーム５の裏面側に樹脂バリが形成されることを防止できる。
その後、ステップＳ６に示すテープ剥離を行う。すなわち、図１０に示すように、モールド後のリードフレーム５の裏面側からテープ８を剥がす（剥離する）。
その後、ステップＳ７に示す端子部めっきを行う。すなわち、テープ８を剥がしたことで露出したリード５ａやタブ５ｂの露出部に、図１１に示すように外装用のめっき７を形成する。前記めっき７は、例えば、錫−ビスマスめっき等の鉛フリーめっきを採用することが好ましい。
その後、ステップＳ８に示すパッケージダイシングを行う。すなわち、図１２に示すように、ブレード１４を用いて図１１に示す一括封止体１３を切断・分割して個々のＱＦＮ１に個片化する。その際、図３に示すリードフレーム５においては、単位製品パターン５ｅと繰り返しパターン５ｇが分離される。すなわち、単位製品パターン５ｅはＱＦＮ１（製品）内に残るが、繰り返しパターン５ｇはＱＦＮ１内には残存しない。
これにより、ＱＦＮ１の組み立て完了となる。
本実施の形態１の半導体装置（ＱＦＮ１）の製造方法によれば、１つのデバイス領域５ｄに対応した単位製品パターン５ｅが複数個隣接して連続的に形成されて成る製品パターン群５ｆの外側の領域に、単位製品パターン５ｅの一部と同じ繰り返しパターン５ｇが形成されたリードフレーム５を用いてＱＦＮ１を組み立てることで、ワイヤボンディング時のリードフレーム５の共振を抑えることができる。
本実施の形態１では、長方形のリードフレーム５の長手方向５ｍに沿って配置された複数の製品パターン群５ｆに対して長手方向５ｍに隣接する余白領域に繰り返しパターン５ｇが形成されており、これによって、ワイヤボンディング時のリードフレーム５の共振を抑えることができる。
すなわち、製品パターンが形成されたデバイス領域５ｄとこれに隣接する余白領域とにおいて、極端に形状が異なるパターン同士を隣接させないことで、ワイヤボンディング時のリードフレーム５の共振を抑えることができる。
これにより、既に圧着済みのワイヤ６のネック部分に破断が発生することを防止でき、その結果、ワイヤボンディングの接続信頼性を高めることができる。
（実施の形態２）
図１３は本発明の実施の形態２の半導体装置の構造の一例を封止体を透過して内部構造を示す平面図、図１４は図１３に示す半導体装置の裏面の構造の一例を示す裏面図、図１５は図１３に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図１６は図１５に示すリードフレームの構造を示す拡大部分平面図である。
本実施の形態２の半導体装置は、実施の形態１と同様に、ＭＡＰ方式のリードフレームを用いて組み立てられるものであり、本実施の形態２においても、前記半導体装置の一例として、図１３及び図１４に示すような表面実装型で、かつノンリード型の小型半導体パッケージ１５を取り上げて説明する。
小型半導体パッケージ１５は、半導体チップ２の周囲に配置された複数のリード５ａが封止体３の裏面３ａの縁部に外部接続用端子として露出するものである。
図１３及び図１４に示す小型半導体パッケージ１５の詳細構成について説明すると、半導体チップ２が搭載されたタブ５ｂと、タブ５ｂの周囲に配置された複数のリード５ａと、半導体チップ２のパッド２ｃとこれに対応するリード５ａとを電気的に接続する複数のワイヤ６と、半導体チップ２や複数のワイヤ６及びタブ５ｂと各リード５ａのそれぞれの一部を樹脂封止する封止体３とから成る。さらに、図１４に示すように、封止体３の裏面３ａにはタブ５ｂの一部と各リード５ａそれぞれの一部が露出しており、これら各リード５ａそれぞれの露出した部分が外部接続用端子となる。
図１５及び図１６は、小型半導体パッケージ１５を組み立てる際に用いられるリードフレーム５の構造を示している。
本実施の形態２のリードフレーム５においても、図１６に示すように１つのデバイス領域５ｄに対応する単位製品パターン５ｅが複数個隣接して連続的に形成されて成る図１５に示す製品パターン群５ｆの外側に、単位製品パターン５ｅの一部と同じ繰り返しパターン５ｇが形成されている。さらに、本実施の形態２では、前記繰り返しパターン５ｇが、図１５に示す長方形のリードフレーム５の長手方向５ｍに沿って配置された複数の製品パターン群５ｆに対して、図１６に示すように長手方向５ｍ及び幅方向５ｎそれぞれに隣接する余白領域に形成されている。
すなわち、製品パターン群５ｆの外側において、リードフレーム５の長手方向５ｍ及び幅方向５ｎの両方向に対して隣接する余白領域に繰り返しパターン５ｇが形成されている。
なお、本実施の形態２のリードフレーム５においても、繰り返しパターン５ｇは、単位製品パターン５ｅのタブ５ｂやリード５ａのパターンのそれぞれの一部を繰り返したものであり、また、製品パターン群５ｆは、ワイヤボンディングが連続的に行われる複数の単位製品パターン５ｅの集まりである。したがって、小型半導体パッケージ１５の組み立て工程のワイヤボンディング時には、この製品パターン群５ｆにおける１番目の単位製品パターン５ｅから最後の単位製品パターン５ｅまでが連続的にワイヤボンディングが行われる。
ただし、図１５に示すリードフレーム５では、モールドライン５ｐで囲まれた領域が樹脂モールディング時に１つのキャビティ１１ａ（図９参照）によって一括して覆われる領域であり、本実施の形態２では、製品パターン群５ｆの領域とモールドライン５ｐの領域とがほぼ２対１の関係となっている。すなわち、１つのモールドライン５ｐの領域に、２つの製品パターン群５ｆが含まれている。
なお、本実施の形態２のリードフレーム５のその他の構造と、リードフレーム５を用いた小型半導体パッケージ１５の組み立てについては、実施の形態１のＱＦＮ１の組み立てと同じであるため、その重複説明は省略する。
また、本実施の形態２の半導体装置（小型半導体パッケージ１５）の製造方法によって得られる効果についても、実施の形態１のものと同様である。すなわち、単位製品パターン５ｅが複数個隣接して連続的に形成されて成る製品パターン群５ｆの外側の余白領域に、単位製品パターン５ｅの一部と同じ繰り返しパターン５ｇが形成されたリードフレーム５を用いて小型半導体パッケージ１５を組み立てることで、ワイヤボンディング時のリードフレーム５の共振を抑えることができる。
その結果、既に圧着済みのワイヤ６のネック部分に破断が発生することを防止でき、ワイヤボンディングの接続信頼性を高めることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、リードフレーム５が銅合金から成る場合を説明したが、リードフレーム５の材料は、銅合金に限らず、鉄−ニッケル合金等の他の金属から成るものであってもよい。
本発明は、リードフレームを用いた半導体装置の組み立てに好適である。
本発明の実施の形態１の半導体装置の構造の一例を示す断面図である。 図１に示す半導体装置の組み立て手順の一例を示すフロー図である。 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図３に示すリードフレームの構造を示す拡大部分平面図である。 図１に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるワイヤボンディング時のクランプ箇所の一例を示す拡大部分平面図である。 図１に示す半導体装置の組み立てにおけるレジンモールド時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てにおけるテープ剥離時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てにおける端子部めっき後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てにおけるパッケージダイシング時の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の構造の一例を封止体を透過して内部構造を示す平面図である。 図１３に示す半導体装置の裏面の構造の一例を示す裏面図である。 図１３に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図１５に示すリードフレームの構造を示す拡大部分平面図である。
符号の説明
１ ＱＦＮ（半導体装置）
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ パッド（電極）
３ 封止体
３ａ 裏面
４ 銀ペースト
５ リードフレーム
５ａ リード
５ｂ タブ（チップ搭載部）
５ｃ 吊りリード
５ｄ デバイス領域（半導体装置領域）
５ｅ 単位製品パターン
５ｆ 製品パターン群
５ｇ 繰り返しパターン
５ｈ アライメントパターン
５ｉ スリット
５ｊ 枠部
５ｋ ガイド用孔
５ｍ 長手方向
５ｎ 幅方向
５ｐ モールドライン
６ ワイヤ
７ めっき
８ テープ
９ キャピラリ
１０ クランプ箇所
１１ 上金型
１１ａ キャビティ
１２ 下金型
１３ 一括封止体
１４ ブレード
１５ 小型半導体パッケージ（半導体装置）

Claims (5)

  1. （ａ）チップ搭載部と複数のリードとを有する１つの半導体装置領域に対応した単位製品パターンが複数個隣接して連続的に形成されて成る製品パターン群の外側の領域に、前記単位製品パターンの一部と同じ繰り返しパターンが形成されたリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部上に半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極と前記リードとを超音波を印加して導電性のワイヤで電気的に接続する工程と、
    （ｄ）前記リードフレームにおける複数の前記半導体装置領域を一括して樹脂封止して一括封止体を形成する工程と、
    （ｅ）前記一括封止体を分割して個々の半導体装置に個片化するとともに、前記単位製品パターンと前記繰り返しパターンを分離する工程とを有することを特徴とする半導体装置の製造方法。
  2. （ａ）チップ搭載部と複数のリードとを有する１つの半導体装置領域に対応した単位製品パターンが複数個隣接して連続的に形成されて成る製品パターン群の外側の領域に、前記単位製品パターンの一部と同じ繰り返しパターンが形成された長方形のリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部上に半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極と前記リードとを超音波を印加して導電性のワイヤで電気的に接続する工程と、
    （ｄ）前記リードフレームにおける複数の前記半導体装置領域を一括して樹脂封止して一括封止体を形成する工程と、
    （ｅ）前記一括封止体を分割して個々の半導体装置に個片化するとともに、前記単位製品パターンと前記繰り返しパターンを分離する工程とを有し、
    前記長方形のリードフレームの長手方向に沿って配置された複数の前記製品パターン群に対して長手方向に隣接する余白領域に前記繰り返しパターンが形成されていることを特徴とする半導体装置の製造方法。
  3. （ａ）チップ搭載部と複数のリードとを有する１つの半導体装置領域に対応した単位製品パターンが複数個隣接して連続的に形成されて成る製品パターン群の外側の領域に、前記単位製品パターンの一部と同じ繰り返しパターンが形成された長方形のリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部上に半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極と前記リードとを超音波を印加して導電性のワイヤで電気的に接続する工程と、
    （ｄ）前記リードフレームにおける複数の前記半導体装置領域を一括して樹脂封止して一括封止体を形成する工程と、
    （ｅ）前記一括封止体を分割して個々の半導体装置に個片化するとともに、前記単位製品パターンと前記繰り返しパターンを分離する工程とを有し、
    前記長方形のリードフレームの長手方向に沿って配置された複数の前記製品パターン群に対して長手方向及び幅方向それぞれに隣接する余白領域に前記繰り返しパターンが形成されていることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記製品パターン群には、複数列かつ複数行に亘ってマトリクス配列で前記単位製品パターンが形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記繰り返しパターンは、前記リード、前記チップ搭載部及び吊りリードそれぞれの一部のパターンから成ることを特徴とする半導体装置の製造方法。
JP2007227686A 2007-09-03 2007-09-03 半導体装置の製造方法 Pending JP2009060010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227686A JP2009060010A (ja) 2007-09-03 2007-09-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227686A JP2009060010A (ja) 2007-09-03 2007-09-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009060010A true JP2009060010A (ja) 2009-03-19

Family

ID=40555457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227686A Pending JP2009060010A (ja) 2007-09-03 2007-09-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009060010A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023177604A1 (en) * 2022-03-15 2023-09-21 Texas Instruments Incorporated Electronic device with improved board level reliability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023177604A1 (en) * 2022-03-15 2023-09-21 Texas Instruments Incorporated Electronic device with improved board level reliability

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US6841414B1 (en) Saw and etch singulation method for a chip package
JP5613463B2 (ja) 半導体装置及びその製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
JP2010062365A (ja) 半導体装置およびその製造方法
JP2009194059A (ja) 半導体装置及びその製造方法
JP2006100636A (ja) 半導体装置の製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2018107416A (ja) 半導体装置およびその製造方法
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
TWI382503B (zh) 四方扁平無引腳封裝
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP2009060010A (ja) 半導体装置の製造方法
JPH088385A (ja) 樹脂封止型半導体装置
JP4079874B2 (ja) 半導体装置の製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP7073637B2 (ja) リードフレームおよび半導体装置
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528