JP2015043398A - 半導体装置、設計方法及び、設計支援プログラム - Google Patents

Abstract

【課題】寸法を柔軟に変更可能な単層インターポーザを有する半導体装置、半導体装置の製造方法を提供する。【解決手段】半導体装置は、電極パッド群１１と辺縁との間に形成された配線５を備える単層インターポーザ１００を具備し、配線５は、一の辺縁に沿って設けられた電極パッド群１１と他の辺縁に沿って設けられた電極パッド群１１とを接続する。【選択図】図９Ａ

Description

本発明は、半導体装置に関し、特に単層インターポーザを具備する半導体装置及びその設計方法に関する。

複数の半導体チップを１つのパッケージ内に封止したＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）が知られている。ＳＩＰでは、個別に最適化された拡散プロセスにより製造された複数の半導体チップをパッケージ内で配線している。これにより、拡散プロセスの違いを考慮することなく複数の半導体チップを１つのパッケージに実装することが可能となる。

ＳＩＰにおいて半導体チップ間やチップ−ダイパッド間は、ボンディングワイヤ接続又はフリップチップ接続される。チップ間やチップ−ダイパッド間をボンディングワイヤ接続する場合、ボンディングワイヤとチップ本体との接触を防止するため、チップの辺縁の近傍にボンディングパッドが設けられる。又、ボンディングワイヤ間の接触防止や、パッドの位置決めを容易にするため、インターポーザを利用してパッド間を接続する技術が知られている。

インターポーザを利用したＳＩＰの一例が、特開２００４−２３５３５２（特許文献１参照）や特許４８７３６３５号（特許文献２参照）に記載されている。特許文献１に記載の半導体装置は、積層された半導体チップ間や、ダイパッド上に積層された半導体チップと当該ダイパッド間を接続するインターポーザチップを備える。特許文献１に記載の半導体装置では、積層されたチップ間やチップ−ダイパッド間を、インターポーザチップを介して接続しているため、ボンディングワイヤの長さを短くすることが可能となる。これにより、ワイヤが長い場合に生じていた、ワイヤ強度の低下、自重によるワイヤの垂れなどによるワイヤ同士の接触、ワイヤと下段にある半導体チップエッジとの接触といった不具合を抑制することができる。

特許文献２に記載の半導体装置は、ボンディングワイヤを介して一の半導体チップに接続される本電極パッドと、検査用の仮電極パッドを有するインターポーザを備える。半導体チップ上において、完成品としては外部に直接には接続されないパッドと、インターポーザ上の仮電極をボンディングワイヤにより仮接続することにより、当該パッドに対する検査を行うことが可能となる。

インターポーザは、ＳＩＰ全体の面積や半導体チップの配置に影響しないような領域に配置されることが好ましい。すなわち、このため面積が小さく、寸法が任意に変更し得るインターポーザが求められる。例えば、複層インターポーザは、インターポーザ内の配線の自由度が高いため、インターポーザの面積縮小や寸法変更の面で有効である。しかし、複層インターポーザはコストが高く、コストの低い単層インターポーザを利用することが求められている。

単層インターポーザを利用してチップ間を接続する技術が、例えば、特許４７２６６４０号に記載されている（特許文献３参照）。特許文献１に記載の半導体装置では、インターポーザの一辺縁を跨ぐボンディングワイヤにより、半導体チップの２つの辺縁に沿って配置された２つの電極パッド群と、インターポーザ上において略円弧状に配置された電極パッド群とが接続されている。２つの辺縁に沿って配置された電極パッド群に接続されるボンディングワイヤは、略円弧状に配置された電極パッド群に接続されている。このため、当該ボンディングワイヤのそれぞれの長さの差は小さくなり得る。

特開２００４−２３５３５２ 特許４８７３６３５号 特許４７２６６４０号

しかし、単層インターポーザの場合、同一平面内に配線する必要があるため、その配線自由度は低く、規定の範囲内における寸法変更は困難である。例えば、予め周辺回路（半導体チップ）が配置されている場合、インターポーザを設置する領域の寸法や、インターポーザの接続先となる電極パッドの位置は決まっている。このような場合、単層インターポーザに設けられるパッド位置や配線レイアウトが制限されるため、インターポーザの配置領域として所望される寸法を満足しなくなることがある。このため、寸法を柔軟に変更できる単層インターポーザによって、半導体チップ間やチップ−ダイパッド間を接続可能な技術が求められている。

本実施の形態による半導体装置は、パッド群と辺縁との間に形成された配線を備える単層インターポーザを具備する。当該配線は、一の辺縁に沿って設けられたパッド群における一のパッドと他の辺縁に沿って設けられた他のパッド群における他のパッドとを接続する。

又、本実施の形態による半導体装置の製造方法は、上記の半導体装置において、単層インターポーザの主面において第１電極パッド群における少なくとも一の第１電極パッドと、第２電極パッド群における少なくとも一の第２電極パッドとを接続する配線を、第１電極パッド群と第１辺縁との間の第１領域、又は第２電極パッド群と第２辺縁との間の第２領域を介して配置するステップを備える。

本実施の形態による半導体装置及び半導体装置の設計方法によれば、単層インターポーザの寸法を柔軟に変更することが可能となる。

図１は、本実施の形態による半導体装置の構成の一例を示す平面図である。 図２は、本実施の形態による半導体装置の構成の一例を示す断面図である。 図３は、本実施の形態におけるダイパッドの構成を示す平面図である。 図４は、本実施の形態による単層インターポーザの構成の一例を示す平面図である。 図５は、本実施の形態による単層インターポーザにおける配線領域の一例を示す図である。 図６は、本実施の形態による半導体装置の設計方法の一例を示すフロー図である。 図７は、本実施の形態に係るボンディング方法を決定する基準の一例を示す図である。 図８は、本実施の形態に係るボンディング方法を決定する基準の他の一例を示す図である。 図９Ａは、本実施の形態による単層インターポーザにおける配線及びパッド位置の一例を示す平面図である。 図９Ｂは、本実施の形態による単層インターポーザにおける配線及びパッド位置の他の一例を示す平面図である。 図９Ｃは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。 図９Ｄは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。 図９Ｅは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。 図９Ｆは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。 図１０Ａは、本実施の形態による半導体装置の製造方法の一例を示す図である。 図１０Ｂは、本実施の形態による半導体装置の製造方法の一例を示す図である。 図１０Ｃは、本実施の形態による半導体装置の製造方法の一例を示す図である。 図１０Ｄは、本実施の形態による半導体装置の製造方法の一例を示す図である。 図１０Ｅは、本実施の形態による 半導体装置の製造方法の一例を示す図である。

以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示し、構成を区別して説明するときは、符号にＡ、Ｂ、Ｃ、又はＤを付して説明する。

図１及び図２を参照して、実施の形態における半導体装置の構成の詳細を説明する。図１は、本実施の形態による半導体装置の構成の一例を示す平面図である。図２は、本実施の形態による半導体装置の構成の一例（図１におけるＡ−Ａ’断面構造）を示す断面図である。本実施の形態における半導体装置は、ダイパッド２００（アイランド）上に積層された、単層インターポーザ１００、半導体チップ１０１、１０２を具備する。

本実施の形態における半導体チップ１０１、１０２は、ダイパッド２００の主面上に設けられ、単層インターポーザ１００は、半導体チップ１０１の主面上に設けられる。詳細には、半導体チップ１０１と半導体チップ１０２は、ダイパッド２００上に隣接して配置され、それぞれとダイパッド２００との間は、接着フィルム（例えば銀ペースト）によって固着されてもよいし、図示しない半田ボールを介して電気的にフリップチップ接続されてもよい。単層インターポーザ１００は、半導体チップ１０１上に接着フィルムＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）、又は絶縁ペーストによって固着される。半導体チップ１０１は、フラッシュメモリ、ＡＤ変換回路、暗号処理用ハードウェア等が搭載されたＡＤ変換チップに例示され、半導体チップ１０２は、ＣＰＵコアが搭載されたマイコンチップに例示される。本一例による半導体装置はスマートメータに例示され、電力演算やメーター制御、電力料金演算、データ暗号化のため機能が１チップに搭載され得る。

本実施の形態における単層インターポーザ１００は、半導体チップ１０１上に設けられるとともに、半導体チップ１０１、１０２、リードのそれぞれを接続する。このため、単層インターポーザ１００は、半導体チップ１０１上において、半導体チップ１０２に近い辺縁近傍に配置されるとともに、半導体チップ１０１上に設けられたパッド２Ａ、２Ｃから効率的に配線可能な位置に設けられることが好ましい。具体的には、半導体チップ１０１、１０２、単層インターポーザ１００のチップサイズや配置位置は以下のようになる。すなわち、半導体チップ１０１のチップサイズは３．９０ｍｍ×４．０４ｍｍ、チップ厚は２００μｍ、搭載座標は（２．２００，０）である。半導体チップ１０２のチップサイズは３．５３ｍｍ×２．５６ｍｍ、チップ厚は２００μｍ、搭載座標は（−２．０１５，０）である。単層インターポーザ１００のチップサイズは１．８３ｍｍ×２．１９ｍｍ、チップ厚は２００μｍ、搭載座標は（１．３５７，０．０２２）である。

半導体チップ１０１は、平面視において該矩形であり、主面（ダイパッド２００側を裏面と称す）に設けられた電極パッドを介してリードや、他の半導体チップ１０２に電気的に接続される。図１に示す半導体チップ１０１上に設けられた電極パッドは、ボンディングワイヤ３０１Ａ、３０１Ｂ、３０１Ｃを介して対応するリード４０１Ａ、４０１Ｂ、４０１Ｃ（インナーリード）に接続される。又、半導体チップ１０１と半導体チップ１０２とは、単層インターポーザ１００を介して電気的に接続される。

半導体チップ１０２は、平面視において該矩形であり、主面（ダイパッド２００側を裏面と称す）に設けられた電極パッドを介してリードや、他の半導体チップ１０１に電気的に接続される。図１に示す半導体チップ１０２上に設けられた電極パッドは、ボンディングワイヤ３０２Ａ、３０２Ｂ、３０２Ｄを介して対応するリード４０１Ａ、４０１Ｂ、４０１Ｄ（インナーリード）に接続される。

単層インターポーザ１００は、主面（半導体チップ１０１側を裏面と称す）に設けられた電極パッドを介してリードや、半導体チップ１０１、１０２に電気的に接続される。又、単層インターポーザ１００は、主面上の電極パッド間を接続する配線層を１層のみ有し、ガラスエポキシ基板、又はシリコン基板により形成され得る。当該配線層は、銅やアルミに例示される金属配線を含むことが好ましく、主面上の電極パッドと同一層に設けられても、電極パッドの下層に設けられてもよい。図１に示す単層インターポーザに設けられた電極パッドは、ボンディングワイヤ３００Ｂを介して対応するリード４０１Ｂ（インナーリード）に接続される。又、詳細は後述するが、単層インターポーザに設けられた電極パッドは、ボンディングワイヤを介して半導体チップ１０１上の電極パッドや半導体チップ１０２上の電極パッドに電気的に接続される。

ダイパッド２００上に搭載された半導体チップ１０１、１０２及び単層インターポーザ１００は、ダイパッド２００も含めて、セラミックや樹脂に例示されるパッケージ５００に封入される。

リード４０１Ａ、４０１Ｂ、４０１Ｃ、４０１Ｄは半導装置との配線（ボンディングワイヤ）が接続されるインナーリードであり、半導体装置を支持固定するダイパッド２００や、外部配線との橋渡しをするアウターリードに接続されることでリードフレームを構成する。リードフレームは、Ｃｕ合金系素材、鉄合金系素材、その他の機械的強度、電気伝導度、熱伝導度、耐食性などの優れた金属素材の薄板を、打ち抜き（プレス）やエッチングなどで加工して作られる。

図３（ａ）、（ｂ）は、本実施の形態におけるダイパッド２００の構成を示す平面図である。図３（ｂ）を参照して、ダイパッド２００は、半導体チップ１０１が搭載される領域（ｙ方向上側、以下、チップ搭載領域２０１と称す）と、半導体チップ１０２が搭載される領域（ｙ方向下側、以下、チップ搭載領域２０２と称す）を有する。ダイパッド２００において、チップ搭載領域２０１のｘ方向の幅（例えば、４．６４０ｍｍ）は、チップ搭載領域２０１の幅（例えば、４．１６０ｍｍ）よりも大きい。チップ搭載領域２０１及びチップ搭載領域２０１のそれぞれには、吊りリードが接続される。詳細には、チップ搭載領域２０１においてｘ方向に対向する２辺のそれぞれから、リードフレームの角領域方向に延設された吊りリード５０１、５０２が設けられる。又、チップ搭載領域２０１においてｘ方向に対向する２辺と、ｙ方向における最下部辺との交点領域のそれぞれから、リードフレームの角領域方向に延設された吊りリード５０３、５０４が設けられる。更に、チップ搭載領域２０１においてｘ方向に対向する２辺の一方からｘ方向に延設された吊りリード５０５が設けられる。ここで、吊りリード５０１、５０２、５０３、５０４のそれぞれとダイパッド２００との接続領域における吊りリード５０１、５０２、５０３、５０４の延設方向の仮想線６０１、６０２、６０３、６０４と、チップ搭載領域２０１においてｘ方向に対向する２辺間の中線７００との交点を交点７０１、７０２、７０３、７０４とする。本一例では、チップ搭載領域２０１におけるｙ方向上側の辺から交点７０１までの距離は２.８６６ｍｍ、交点７０２までの距離は２.０２５ｍｍであり、チップ搭載領域２０１におけるｙ方向下側の辺から交点７０３、７０４までの距離は０．７１７ｍｍである。吊りリード５０５とチップ搭載領域２０２との接続位置と、チップ搭載領域２０１におけるｙ方向下側の辺との距離は０．８３６ｍｍである。又、仮想線６０１、６０２と中線７００とのなす角は、ともに６９．１°であり、仮想線６０３、６０４と中線７００とのなす角は、ともに６９．８°である。

図４は、本実施の形態による単層インターポーザ１００の構成の一例を示す平面図である。

図４を参照して、本実施の形態による単層インターポーザ１００は、平面視において４つの辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄを有する矩形形状を示し、主面上において辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのそれぞれに沿って配置された複数の電極パッドからなる電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄを備える。辺縁１０Ａと辺縁１０Ｂ、辺縁１０Ｃと辺縁１０Ｄは、それぞれ対向する位置にある。又、辺縁１０Ａと辺縁１０Ｃ、辺縁１０Ａと辺縁１０Ｄ、辺縁１０Ｂと辺縁１０Ｃ、辺縁１０Ｂと辺縁１０Ｄは、それぞれ直交していることが好ましい。ただし、辺縁１０Ａと辺縁１０Ｃ、辺縁１０Ａと辺縁１０Ｄ、辺縁１０Ｂと辺縁１０Ｃ、辺縁１０Ｂと辺縁１０Ｄとが交差する角部領域は、直交のみならず、丸みを帯びていてもよい。例えば、辺縁を延長した直線間が直交していればよく、当該角部領域の形状は、図面に従う必要はない。

電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄは、それぞれの近傍に位置する辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄを跨ぐボンディングワイヤ３００Ａ、３００Ｂ、３００Ｃ、３００Ｄを介して、単層インターポーザ１００の外部の電極と接続される。本実施の形態では、電極パッド群１１Ａにおける電極パッド１Ａは、辺縁１０Ａを跨ぐボンディングワイヤ３００Ａを介して半導体チップ１０１上に配置された電極２Ａに接続される。電極パッド群１１Ｂにおける電極パッド１Ｂは、辺縁１０Ｂを跨ぐボンディングワイヤ３００Ｂを介してリード４００Ｂに接続される。電極パッド群１１Ｃにおける電極パッド１Ｃは、辺縁１０Ｃを跨ぐボンディングワイヤ３００Ｃを介して半導体チップ１０１上に配置された電極２Ｃに接続される。電極パッド群１１Ｄにおける電極パッド１Ｄは、辺縁１０Ｄを跨ぐボンディングワイヤ３００Ｄを介して半導体チップ１０２上に配置された電極３Ａに接続される。

単層インターポーザ１００上の電極パッドの接続先は、図４に示す一例のみならず、周辺回路（ここでは半導体チップ１０１、１０２）に設けられた電極やリードの位置に応じて任意に決めることができる。換言すると、周辺回路（ここでは半導体チップ１０１、１０２）に設けられた電極やリードと単層インターポーザ１００との相対位置に応じて、当該電極やリードに接続される単層インターポーザ１００上の電極パッドの位置が設定され得る。

辺縁を跨ぐボンディングワイヤに接続される電極パッドと当該辺縁との距離は、当該ボンディングワイヤと当該辺縁との接触を防止するため、規格に応じた最短距離に設定されることが好ましい。例えば半導体チップ１０２上において電極パッド１Ｄに接続される電極３Ａと半導体チップ１０２の辺縁との距離は設計基準上の最短距離に設定される。一方、単層インターポーザ１００上に設けられる電極パッドと、辺縁との間の領域には、配線が形成されるため、その間の距離は必ずしも設計基準上の最短距離とはならない。

図５は、本実施の形態による単層インターポーザ１００における配線領域の一例を示す図である。図５を参照して、単層インターポーザ１００に形成される配線領域及び電極パッドの配置位置について説明する。

単層インターポーザ１００の主面上には、電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄによって囲まれた領域１３（以下内部配線領域１３と称す）のみならず、電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄと、それぞれに対応する辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄとの間の領域１４（以下、外部配線領域１４と称す）にも配線される。又、電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄのそれぞれが設けられるパッド配置領域１２Ａ、１２Ｂ、１２Ｃ、１２Ｄにも配線され得る。言い換えると、単層インターポーザ１００の主面上には、第１辺１０Ａと、第１辺と１０Ａは反対側の第２辺１０Ｂと、第１辺１０Ａと第２辺１０Ｂに交差する第３辺１０Ｃと、第３辺１０Ｃとは反対側の第４辺１０Ｄとを有し、第１辺１０Ａに沿って配置された複数の第１電極パッド１１Ａと、第２辺１０Ｂに沿って配置された複数の第２電極パッド１１Ｂと、第３辺１０Ｃに沿って配置された複数の第３電極１１Ｃと、第４辺１０Ｄに沿って配置された複数の第４電極１１Ｄによって囲まれた第１の領域１３と、電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄと、それぞれに対応する辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄとの間の第２の領域１４と、第１の領域１３と第２の領域１４との間に位置する第３の領域１２が配置されており、第３の領域１２上に、各電極パッド群１１Ａ、１１Ｂ、１１Ｃ、１１Ｄが配置されている。

詳細には、外部配線領域１４は、電極パッド群１１Ａと辺縁１０Ａとの間の外部配線領域１４Ａ、電極パッド群１１Ｂと辺縁１０Ｂとの間の外部配線領域１４Ｂ、電極パッド群１１Ｃと辺縁１０Ｃとの間の外部配線領域１４Ｃ、電極パッド群１１Ｄと辺縁１０Ｄとの間の外部配線領域１４Ｄ、及び外部配線領域１４Ａ、１４Ｂ、１４Ｃ、１４Ｄのそれぞれの間を接続する角部領域を含む。ここで外部配線領域１４において辺縁と、当該辺縁に最も近い電極パッド群との間の距離を、外部領域の幅と称す。外部配線領域１４の幅は、外部配線領域１４に設けられる配線の数、具体的には辺縁に沿って延設される配線の数に応じて決まる。例えば、外部配線領域１４Ａの幅Ｗ１は、外部配線領域１４Ａにおいて、辺縁１０に沿って延設される配線の最大数に応じて決められる。配線幅、配線間の距離、配線と辺縁との距離、配線とパッド間の距離の設定範囲は、単層インターポーザ１００に対する設計基準に基づいて決められている。このため、外部配線領域１４の幅（例えば幅Ｗ１）は、辺縁と電極パッド群との間に設けられた配線の最大数と、設計基準に応じた範囲内に設定される。

外部配線領域１４の幅は、電極パッド群を代表する電極パッドと辺縁との距離によって定義されることが好ましい。ここで、代表する電極パッドとは、電極パッド群において辺縁に最も近い電極パッドでもよいし、辺縁との間に設けられた配線数が、電極パッド群の中で最も多い電極パッドでもよい。あるいは、外部配線領域１４の幅は、電極パッド群の全ての電極パッドと辺縁との距離の平均値や、電極パッド群の全ての電極パッドと辺縁との距離に対して統計的な演算によって算出される値によって定義されてもよい。

単層インターポーザ１００の大きさは、図面ｘ方向の幅ＷＸ、及びｙ方向の幅ＷＹによって決まる。幅ＷＸ及び幅ＷＹは、内部配線領域１３の幅、外部配線領域１４の幅、電極パッド１の大きさによって決まる。詳細には、幅ＷＸは、内部配線領域１３におけるｘ方向の幅Ｗ４と、外部配線領域１４Ａのｘ方向の幅Ｗ１と、外部配線領域１４Ｂのｘ方向の幅Ｗ２と、ｙ方向に配列された電極パッド群１１Ａ、１１Ｂがｘ方向に占める大きさによって決められる。

ここで、内部配線領域１３の幅Ｗ４は、内部配線領域１３においてｙ方向に延設された配線数や、ｘ方向に配列された電極パッド１Ｃ、１Ｄの数によって決まる。例えば、内部配線領域１３における最大配線数に応じた幅が、ｘ方向に配列された電極パッド１Ｃ、１Ｄの最大数に応じた幅より小さい場合、内部配線領域１３の幅Ｗ４は、ｘ方向に配列された電極パッド群１１Ｃ、１１Ｄのうち、電極パッド数の多い電極パッド群（ここでは、電極パッド群１１Ｄ）のｘ方向の長さによって決まる。詳細には、電極パッド群１１Ｄのｘ方向の幅は、電極パッド１Ｄのｘ方向の幅Ｐ１、ｘ方向における電極パッド１Ｄ間の間隔Ｐ２、電極パッド１間を通過する配線が形成される領域１５（以下、パッド間配線領域１５と称す）のｘ方向の幅Ｗ３によって決まる。電極パッドの幅Ｐ１、電極パッド間の間隔Ｐ２は、配線幅、配線間隔は設計基準で決まるため、電極パッド群１１Ｄに含まれる電極パッド１Ｄの数、及び電極パッド群１１Ｄにおけるパッド間配線領域１５に設けられる配線数に応じて内部配線領域１３におけるｘ方向の幅Ｗ４が決まる。この場合、単層インターポーザ１００の幅ＷＸは、ｘ方向に対向する位置の外部配線領域１４Ａ、１４Ｂにおいてｙ方向に延設された配線の最大本数、ｘ方向に配置された電極パッド数が最大の電極パッド群１１Ｄにおける電極パッド数及びパッド間配線領域１５内の配線数に応じて決定する。尚、ｙ方向に配列された電極パッド１Ａ、１Ｂが、電極パッド群のｘ方向外側（辺縁１０Ａ、１０Ｂ側）に配置される場合は、当該電極パッドの幅も幅ＷＸに加算される。

一方、内部配線領域１３の幅Ｗ４が、ｘ方向に配列された電極パッド群のｘ方向の長さよりも長い場合、幅Ｗ４は、内部配線領域１３においてｙ方向に延設された配線の最大数に応じて決まる。この場合、単層インターポーザ１００の幅ＷＸは、ｘ方向に対向する位置の外部配線領域１４Ａ、１４Ｂにおいてｙ方向に延設された配線の最大本数、及び内部配線領域１３においてｙ方向に延設された配線の最大数に応じて決定する。尚、ｙ方向に配列された電極パッド１Ａ、１Ｂが、電極パッド群のｘ方向外側（辺縁１０Ａ、１０Ｂ側）に配置される場合は、当該電極パッドの幅も幅ＷＸに加算される。

単層インターポーザ１００のｙ方向の幅ＷＹも幅ＷＸと同様にして決まる。

本実施の形態における単層インターポーザ１００では、異なる電極パッド群１１の電極パッド１間を、内部配線領域１３のみならず外部配線領域１４に設けた配線によっても接続できる。このため、単層インターポーザ１００に対するｘｙ方向の寸法変更が、内部配線領域１３のみに配線される単層インターポーザに比べて柔軟に行うことが可能となる。又、パッド間配線領域１５も電極パッド群間の配線利用できるため、更に柔軟な寸法変更が可能となる。

本実施の形態における単層インターポーザ１００は、その寸法を柔軟に変更できるため、配置領域や、周辺回路（電極位置）が予め決まっている場合に有効である。すなわち、単層インターポーザ１００の面積や寸法を変更することで予め決められた領域に配置することができる。例えば、ダイパッドやチップ上に予め形成されたアライメントマークを利用できるように、単層インターポーザ１００の寸法を変更する。具体的には、旧型半導体チップが配置されていた領域に、当該半導体チップに替えて単層インターポーザ１００を配置する場合、主面上の配線や電極パッドの位置を変更することにより、旧型半導体チップを配置するために予め設けられていたアライメントマークを利用することが可能となる。

次に、図６から図９Ｆを参照して、本実施の形態における半導体装置の設計方法について説明する。本実施の形態における半導体装置の設計方法は、図示しない記憶装置に記録された設計支援プログラムを、図示しないコンピュータによって実行することで実現できる。図６は、本実施の形態による半導体装置の設計方法の一例を示すフロー図である。

図６を参照して、既に周辺回路（電極）の位置が決められた領域に単層インターポーザ１００を配置する際の、単層インターポーザ１００のレイアウトを設計する方法について説明する。

先ず、コンピュータは、単層インターポーザ１００が仮置きされ、接続先となる電極群の位置に応じて、電極パッド群１１の配置領域が決められる（ステップＳ１０１）。ここでは、単層インターポーザ１００を経由して配線したい複数の半導体チップ上の電極群やリード群に対して対向する位置に、単層インターポーザ１００の辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄが配置される。続いて、半導体チップ上の電極群やリード群に対し、辺縁１０Ａ、１０Ｂ、１０Ｃ、１０Ｄを跨ぐボンディングワイヤによって最短距離で結線可能な位置に電極パッド群が配置される。

次に、単層インターポーザ１００上で短絡させる電極パッド１間が配線によって接続される（ステップＳ１０２）。この際、ステップＳ１０１において、電極パッド１に接続される半導体チップ上の電極、又はリードが決まっているため、単層インターポーザ１００内において接続する電極パッド１も予め決められている。ステップＳ１０２では、先ず内部配線領域１３を介した配線により電極パッド１間が接続される。この際、内部配線領域１３において配線が交差する電極パッド１間は、外部配線領域１４やパッド間配線領域１５を介した配線により接続される。

内部配線領域１３の幅は、外部配線領域１４に比べて比較的広いため、配線数を減少させても、寸法縮小効果は小さい（又は効果がない場合もある）。しかし、外部配線領域１４の幅やパッド間配線領域１５の幅は、そこに形成される配線数に直接影響されるため、当該領域における配線数を減少させることによる寸法縮小効果は大きい。このため、ステップＳ１０２では、縮小したい寸法（ｘ方向又はｙ方向）に応じた方向の外部配線領域１４やパッド間配線領域１５の配線数が少なくなるように、配線されることが好ましい。例えば、単層インターポーザ１００における幅ＷＸを縮小したい場合、外部配線領域１４Ａ、１４Ｂや電極パッド群１１Ｄにおけるパッド間配線領域１５に形成する配線の数を減らすように設計される。

又、外部配線領域１４に配線する場合、拡張可能な範囲が狭い外部配線領域１４の配線数が他の領域よりも少なくなるように配線することが好ましい。詳細には、単層インターポーザ１００が半導体チップ１０１上に配置されている場合、半導体チップ１０１上に配置される電極２Ａ、２Ｃや周辺回路、あるいは、半導体チップ１０１の辺縁により単層インターポーザ１００の拡張範囲は制限される。又、予め配置されたアライメントマークによって規定された領域に単層インターポーザ１００を配置する場合、当該アライメントマークによって単層インターポーザ１００の拡張範囲は制限される。例えば、単層インターポーザ１００の寸法を拡張したとき、アライメントマークが単層インターポーザ１００により覆われて見えなくなる場合、その拡張範囲は当該アライメントマークにより制限されることとなる。又、ｘ方向又はｙ方向の一方に配置する余裕がある場合、あるいは、その他方の拡張範囲の小さい場合、当該他方の寸法を短くするように単層インターポーザ１００の配線が設定されることが好ましい。このため、単層インターポーザ１００上の電極パッド１と、半導体チップ１０１上の電極２Ａ、２Ｃや半導体チップ１０１の辺縁、あるいは図示しないアライメントマークとの間の距離に応じて、配線する外部配線領域１４の優先順位が決められることが好ましい。

続いて、単層インターポーザ１００の寸法検証が行われる（ステップＳ１０３）。ここでは、単層インターポーザ１００の寸法（ｘ方向の幅ＷＸ、ｙ方向の幅ＷＹ）が所望の寸法を満足するかについて検証される。この際、単層インターポーザ１００の面積について検証されてもよい。詳細には、単層インターポーザ１００の幅ＷＸ、ＷＹのそれぞれが、所望の長さ以下となっているかが検証される。あるいは、面積縮小化が求められている場合、単層インターポーザ１００の面積が所望の面積以下であることが検証される。

ステップＳ１０３において不合格である場合、電極パッド１間の配線が変更される（ステップＳ１０４）。ここでは、ステップＳ１０２と同様に、電極パッド１の位置や、電極パッド１間の接続経路が変更され、単層インターポーザ１００の寸法が変更される。例えば、ｘ方向の幅ＷＸが所望の幅を超えている場合、外部配線領域１４Ａ、１４Ｂや電極パッド群１１Ｄにおけるパッド間配線領域１５に形成する配線の数が減らされる。この際、ｙ方向の幅ＷＹが所望の幅よりも小さく余裕がある場合、外部配線領域１４Ｃ、１４Ｄや電極パッド群１１Ａにおけるパッド間配線領域１５に形成する配線の数を増加させることで、無理なくｘ方向の幅ＷＸを縮小してもよい。

ステップＳ１０３において、単層インターポーザ１００の寸法が、所望の範囲内であると判定された場合、ボンディング検証が行われる（ステップＳ１０５）。ここでは、ボンディングワイヤの間隔や角度が規定の設計基準を満足するか否かの検証により、ワイヤ間の接触有無が検証される。

又、ステップＳ１０５におけるボンディング検証では、ボンディング方法の評価も行われる。図７及び図８を参照して、本実施の形態におけるボンディング方法の評価法について説明する。図７は、本実施の形態に係るボンディング方法を決定する基準の一例を示す図である。図８は、本実施の形態に係るボンディング方法を決定する基準の他の一例を示す図である。

先ず、図７及び図８を参照して、逆ボンディング法（リバースボンディング法とも称す）と順ボンディング法（ノーマルボンディング法とも称す）のそれぞれに対する接触マージンについて説明する。図７に示す一例では、単層インターポーザ１００上の電極パッド１と、その下層に位置する半導体チップ１０１上の電極２との間が逆ボンディング法によってボンディング接続されている。ここで、逆ボンディング法とは、１ｓｔボンドの形成後、ボンディングワイヤを接続対象となる電極に向かう方向に対して反対方向（逆方向）に引き伸ばし、その後、接続対象となる電極方向に折り曲げて当該電極に２ｎｄボンドを形成する方法をいう。図７に示す一例では、単層インターポーザ１００の主面に対して下層に位置する電極２に１ｓｔボンドを形成した後、電極パッド１に対して逆方向にボンディングワイヤ３００を引き伸ばし、その後、ボンディングワイヤ３００の先を単層インターポーザ１００の主面上に位置する電極パッド１に接続して２ｎｄボンドを形成する。

一方、図８に示す一例では、単層インターポーザ１００上の電極パッド１と、その下層に位置する半導体チップ１０１上の電極２との間が順ボンディング法によってボンディング接続されている。ここで、順ボンディング法とは、１ｓｔボンドの形成後、ボンディングワイヤを接続対象となる電極に向かう方向に対して反対方向（逆方向）に引き伸ばして、当該電極に２ｎｄボンドを形成する方法をいう。図８に示す一例では、単層インターポーザ１００の主面に対して下層に位置する電極パッド１に１ｓｔボンドを形成した後、ボンディングワイヤ３００を引き伸ばし単層インターポーザ１００の主面に対して下層に位置する電極２に接続して２ｎｄボンドを形成する。

図７及び図８を参照して、平面視における単層インターポーザ１００上の電極パッド１と半導体チップ１０１上の電極２との距離を“Ｌ１”、単層インターポーザ１００の辺縁１０と電極２との距離を“Ｌ２”とすると、“Ｌ１”、“Ｌ２”の長さは、辺縁１０とボンディングワイヤ３００との接触マージンを考慮した長さに制限される。例えば、電極パッド１と辺縁１０との間の幅Ｗ１を１００μｍとすると、図７に示す逆ボンディング法の場合、“Ｌ１”は３００〜２３００μｍ、“Ｌ２”は２００μｍ以上確保する必要がある。一方、同条件において、図８に示す順ボンディング法の場合、“Ｌ１”は４００μｍ以上、“Ｌ２”は３００μｍ以上確保しなければならない。

逆ボンディングでは、順ボンディングに比べ、単層インターポーザ１００の主面からのボンディングワイヤのループ高さを低くでき、かつ電極パッド１と電極２との水平方向の距離“Ｌ１”を短くすることができるメリットを持つものの、電極パッド１上に予めボールボンディングによるボールボンドを形成しておく必要がある。又、電極パッド１と辺縁１０との間における外部配線領域１４の幅Ｗ１が同じ場合、逆ボンディング法を利用する方が、順ボンディング法に比べて辺縁１０と電極２との距離“Ｌ２”を短くできる。換言すれば、電極パッド１と電極２との距離“Ｌ１”が同じ場合、逆ボンディング法を利用する方が、順ボンディング法に比べて、外部配線領域１４の幅Ｗ１を広くすることができる。

又、図７及び図８に示すように、半導体チップ１０１の主面上において電極２の近傍に電極４が設けられていることがある。電極４は、電極２と電極パッド１を結ぶ仮想直線の延長上において、電極２に対して電極パッド１の反対側に位置する。電極４は、電極２に向かう方向に対して反対方向に延びるボンディングワイヤ３０１を介してリード４００に接続される。このような電極４が電極２の近傍に存在する場合、ボンディングワイヤ３００とボンディングワイヤ３０１の接触マージンを考慮して、電極２と電極４との距離“Ｌ３”やボンディングワイヤ３００、３０１のボンディング方法を決定する必要がある。

ボンディングワイヤ３００の形成に逆ボンディング法を用いた場合、電極４側にボンディングワイヤ３００を引き延ばす工程において、予め形成されているボンディングワイヤ３０１に接触する恐れがある。このため、電極パッド１と電極２の間のボンディング方法として逆ボンディング法を利用した場合、電極２と電極４との間の距離“Ｌ３”は、順ボンディング法を利用した場合に比べて長くする必要がある。又、電極２と電極４との距離“Ｌ３”が、所定の長さ（規定値）を超える長さで固定される場合、電極パッド１と電極２との接続に逆ボンディング法が利用され得る。一方、距離“Ｌ３”が当該規定値以下である場合、電極パッド１と電極２との接続に逆ボンディング法を利用することができないと判断される。尚、図７及び図８に示すボンディングワイヤ３０１が、順ボンディング法により形成されている場合と、逆ボンディング法で形成されている場合とでは上記規定値が異なることは言うまでもない。

尚、ボンディング方法は、半導体装置上の全てのボンディング接続に対して同じボンディング方法を適用することが好ましいが、接続箇所に応じて変更してもよい。例えば、図４を参照して、外部配線領域１４Ｃの幅を確保する目的から、電極パッド群１１Ｃの電極パッド１Ｃと、その下層（単層インターポーザ１００の主面に対する下層）に位置する電極２Ｃとは、逆ボンディング法でボンディング接続されることが好ましい。更に、半導体チップ１０１上の電極２Ａと隣接し、電極２Ａを挟んで電極パッド１Ａ（単層インターポーザ１００）に対向する位置に電極４Ａが配置されている。この場合、電極４Ａと図４には図示しないリード４０１Ａとの接触を防止するため、電極パッド１Ａと電極２Ａとの間は順ボンディング法で接続されることが好ましい。

ステップＳ１０５では、電極間の距離“Ｌ１”や、“Ｌ３”、辺縁と電極間の距離“Ｌ１”、あるいは、ボンディングワイヤ３００のボンディング方法等を考慮して、電極パッド１と電極２とを接続するボンディング方法が検証される。この際、電極２、４、電極パッド１、辺縁１０の位置のいずれかが固定されているか否かも考慮されることが好ましい。

ステップＳ１０５において不合格である場合、すなわち、ボンディングワイヤが接触すると判定された場合や、ボンディング方法が決まらない場合、ワイヤ間の接触をなくすよう、単層インターポーザ１００のレイアウトが変更される（ステップＳ１０４）。ここでは、単層インターポーザ１００上に配置された電極パッド１の位置調整や、配線の引き回しの変更による寸法調整が行われる。例えば、接触可能性のあるボンディングワイヤに接続された電極パッド１間を離隔する。あるいは、電極パッド１の位置を、内部配線領域１３側又は外部配線領域側に移動する。このような、パッド位置の微調整によってワイヤ間の接触が解消しない場合や、ボンディング方法が決められない場合、単層インターポーザ１００上の電極パッド位置及び配線のレイアウトを変更する。この際、ボンディング可能な配置とするため、単層インターポーザ１００の寸法や配置位置が変更され得る。

ステップＳ１０５において合格である場合、電極間を接続する際に利用可能なボンディング方法が示される。ステップＳ１０６では、利用可能なボンディング方法から、電極間の接続に利用するボンディング方法が決められる。ボンディング方法の決定は、人為的に行われてもよいし、自動的に行われてもよい。例えば、ボンディング方法に優先順位が付けられ、複数のボンディング方法が利用可能な場合、当該優先順位に基づいて、利用するボンディング方法が自動的に選択される。

以上のように、本実施の形態における設計方法によれば、単層インターポーザ１００の主面上の配線レイアウトに応じて、単層インターポーザ１００の寸法を変更できる。この際、単層インターポーザ１００上の電極パッド１と辺縁１０との間の外部配線領域１４を利用して、異なる電極パッド群１１間における電極パッド１間を接続するため、より柔軟に単層インターポーザ１００の寸法を変更することができる。これにより、規定の領域に単層インターポーザ１００を配置することが容易となる。又、周辺に配置される電極位置が固定された状況においても柔軟に対応しながら、単層インターポーザ１００を利用可能とする。更に、本実施の形態では、単層インターポーザ１００の主面上の電極パッド１と、他の半導体チップ上の電極とのボンディング接続方法を、ワイヤと辺縁１０との接触マージンを考慮して決定している。本実施の形態における単層インターポーザ１００は、辺縁１０と電極パッド１との間に配線が形成されているため、辺縁１０と電極パッド１との間隔が離隔している。このため、辺縁１０を跨いで電極パッド１に接続されるボンディングワイヤ３００と当該辺縁との接触有無を考慮してボンディング方法を決定することは、有効である。

以上のような設計方法により設計された単層インターポーザ１００の構成の一例を図９Ａから図９Ｆを参照して説明する。以下では、単層インターポーザ１００の配線レイアウトと単層インターポーザ１００のｘ方向の寸法との関係を説明する。又、設計基準に従い、単層インターポーザ１００における辺縁と配線、又は辺縁と電極パッドまでの最短距離が“５２μｍ”、配線幅が“２０μｍ”、配線間隔、電極パッド間隔又は配線と電極パッドとの間隔が“１２μｍ”、電極パッドの幅が“８８μｍ”と設定されているものとする。

図９Ａに示す一例では、電極パッド群１１Ａにおける一の電極パッド１Ａ−１は、内部配線領域１３に形成された配線５−１を介して電極パッド１Ｃ−１に接続され、内部配線領域１３、パッド間配線領域１５−１及び外部配線領域１４Ｄに形成された配線５−２を介して電極パッド１Ｄ−１に接続される。又、電極パッド群１１Ａにおける他の電極パッド１Ａ−２は、外部配線領域１４Ａ、１４Ｄに形成された配線５−３を介して電極パッド１Ｄ−２に接続される。更に、電極パッド群１１Ａにおける一の電極パッド１Ａ−３は、他の電極パッド１Ａ−４との間の領域に形成された配線５−４を介して当該他の電極パッド１Ａ−４に接続される。この際、当該電極パッド１Ａ−３と電極パッド１Ａ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｂにおける一の電極パッド１Ｂ−１は、内部配線領域１３に形成された配線５−５を介して電極パッド１Ｄ−９に接続される。又、電極パッド群１１Ｂにおける他の電極パッド１Ｂ−２は、外部配線領域１４Ｂ、１４Ｃに形成された配線５−６を介して電極パッド１Ｃ−２に接続される。更に、電極パッド群１１Ｂにおける一の電極パッド１Ｂ−３は、他の電極パッド１Ｂとの間の領域に形成された配線５−７を介して当該他の電極パッド１Ｂ−４に接続される。この際、当該電極パッド１Ｂ−３と電極パッド１Ｂ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｃにおける一の電極パッド１Ｃ−３は、内部配線領域１３、電極パッド群１１Ａにおけるパッド間配線領域、及び外部配線領域１４Ａ、１４Ｄに形成された配線５−８を介して電極パッド１Ｄ−９に接続される。電極パッド群１１Ｃにおける他の電極パッド１Ｃ−４は、内部配線領域１３に形成された配線５−９を介して電極パッド１Ｄ−４に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−２は、内部配線領域１３、パッド間配線領域１５−１、及び外部配線領域１４Ｄに形成された配線５−１０を介して電極パッド１Ｄ−５に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−５は、外部配線領域１４Ｃ、内部配線領域１３、パッド間配線領域１５−２、及び外部配線領域１４Ｄに形成された配線５−１１を介して電極パッド１Ｄ−６に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−６は、外部配線領域１４Ｃ及び内部配線領域１３に形成された配線５−１２を介して電極パッド１Ｄ−７に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−７は、外部配線領域１４Ａ、１４Ｃ、１４Ｄに形成された配線５−１３を介して電極パッド１Ｂ−４に接続される。

電極パッド群１１Ｄにおける一の電極パッド１Ｄ−８は、内部配線領域１３に形成された配線５−１４を介して電極パッド１Ｃ−８に接続されるとともに、外部配線領域１４Ｄ、１４Ａに形成された配線５−１５を介して電極パッド１Ａ−５に接続される。

図９Ａを参照して、単層インターポーザ１００のｘ方向の寸法は、ｘ方向に対向する位置にある外部配線領域１４Ａ、１４Ｂの幅と、内部配線領域１３の幅と、ｘ方向に配列された電極パッド群１１Ｄの幅と、ｙ方向に配列された電極パッド群１１Ｂのうち電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された電極パッド１Ｂの幅によって決まる。

図９Ａに示す一例では、外部配線領域１４Ａに“６本”、外部配線領域１４Ｂに“１本”の配線が設けられる。このため、外部配線領域１４Ａの幅は、辺縁から配線までの距離“５２μｍ”、配線幅の総計“１２０μｍ”、及び配線間隔及び配線と電極パッドとの間の距離の総計“７２μｍ”を合計した“２４４μｍ”となる。又、外部配線領域１４Ｂの幅は、辺縁から配線までの距離“５２μｍ”、配線幅の総計“２０μｍ”、配線と電極パッドとの間の距離“１２μｍ”を合計した“８４μｍ”となる。一方、電極パッド群１１Ｄには、“３本”の配線が形成されるパッド間配線領域１５−１と、“１本”の配線が形成されるパッド間配線領域１５−２が設けられる。このため、電極パッド群１１Ｄの幅は、電極パッド幅の総計（１６個）“１４０８μｍ”、電極パッド間領域１５−１、１５−２の幅の総計“１５２μｍ”、電極パッド間隔の総計“１５６μｍ”を合計した“１７１６μｍ”となる。更に、電極パッド群１１Ｂのうち、電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された幅“８８μｍ”の電極パッド１Ｂが存在する。以上の寸法の合計から、図９Ａに示す単層インターポーザ１００のｘ方向の幅ＷＸは、“２１３２μｍ”となる。

単層インターポーザ１００の配線レイアウトを変更することで、幅ＷＸを任意に変更することができる。図９Ｂは、本実施の形態による単層インターポーザにおける配線及びパッド位置の他の一例を示す平面図である。図９Ｂを参照して、単層インターポーザにおける配線及びパッド位置の他の一例を説明する。

図９Ｂに示す一例では、電極パッド群１１Ａにおける一の電極パッド１Ａ−１は、内部配線領域１３に形成された配線５−１を介して電極パッド１Ｃ−１に接続され、内部配線領域１３、パッド間配線領域１５−１及び外部配線領域１４Ｄに形成された配線５−２を介して電極パッド１Ｄ−１に接続される。又、電極パッド群１１Ａにおける他の電極パッド１Ａ−２は、外部配線領域１４Ａ、１４Ｄに形成された配線５−３を介して電極パッド１Ｄ−２に接続される。更に、電極パッド群１１Ａにおける一の電極パッド１Ａ−３は、他の電極パッド１Ａ−４との間の領域に形成された配線５−４を介して当該他の電極パッド１Ａ−４に接続される。この際、当該電極パッド１Ａ−３と電極パッド１Ａ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｂにおける一の電極パッド１Ｂ−１は、内部配線領域１３に形成された配線５−５を介して電極パッド１Ｄ−９に接続される。又、電極パッド群１１Ｂにおける他の電極パッド１Ｂ−２は、外部配線領域１４Ｂ、１４Ｃに形成された配線５−６を介して電極パッド１Ｃ−２に接続される。更に、電極パッド群１１Ｂにおける一の電極パッド１Ｂ−３は、他の電極パッド１Ｂ−４との間の領域に形成された配線５−７を介して当該他の電極パッド１Ｂ−４に接続される。この際、当該電極パッド１Ｂ−３と電極パッド１Ｂ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｃにおける一の電極パッド１Ｃ−３は、外部配線領域１４Ｃ、電極パッド群１１Ｃにおけるパッド間配線領域、内部配線領域１３、パッド間配線領域１５−１、１５−２及び外部配線領域１４Ｄに形成された配線５−８を介して電極パッド１Ｄ−３に接続される。電極パッド群１１Ｃにおける他の電極パッド１Ｃ−４は、内部配線領域１３に形成された配線５−９を介して電極パッド１Ｄ−４に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−２は、内部配線領域１３、パッド間配線領域１５−１、及び外部配線領域１４Ｄに形成された配線５−１０を介して電極パッド１Ｄ−５に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−５は、外部配線領域１４Ｃ、内部配線領域１３、パッド間配線領域１５−３、及び外部配線領域１４Ｄに形成された配線５−１１を介して電極パッド１Ｄ−６に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−６は、外部配線領域１４Ｃ及び内部配線領域１３に形成された配線５−１２を介して電極パッド１Ｄ−７に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−７は、外部配線領域１４Ａ、１４Ｃ、１４Ｄに形成された配線５−１３を介して電極パッド１Ｂ−４に接続される。

電極パッド群１１Ｄにおける一の電極パッド１Ｄ−８は、内部配線領域１３に形成された配線５−１４を介して電極パッド１Ｃ−８に接続されるとともに、外部配線領域１４Ｄ、１４Ａに形成された配線５−１５を介して電極パッド１Ａ−５に接続される。

図９Ｂに示す一例では、外部配線領域１４Ａに“５本”、外部配線領域１４Ｂに“１本”の配線５が設けられる。又、電極パッド群１１Ｄには、“４本”の配線５が形成されるパッド間配線領域１５−１と、“１本”の配線５が形成されるパッド間配線領域１５−２と、“１本”の配線５が形成されるパッド間配線領域１５−３が設けられる。更に、電極パッド群１１Ｂのうち、電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された電極パッド１Ｂが配置される。以上のことから、上述と同様な計算方法により、図９Ｂに示す単層インターポーザ１００のｘ方向の幅ＷＸは、“２１６４μｍ”となる。

図９Ｃは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。図９Ｂを参照して、単層インターポーザにおける配線及びパッド位置の他の一例を説明する。

図９Ｃに示す一例では、電極パッド群１１Ａにおける一の電極パッド１Ａ−１は、内部配線領域１３に形成された配線５−１を介して電極パッド１Ｃ−１に接続され、内部配線領域１３、パッド間配線領域１５−１及び外部配線領域１４Ｄに形成された配線５−２を介して電極パッド１Ｄ−１に接続される。又、電極パッド群１１Ａにおける他の電極パッド１Ａ−２は、外部配線領域１４Ａ、１４Ｄに形成された配線５−３を介して電極パッド１Ｄ−２に接続される。更に、電極パッド群１１Ａにおける一の電極パッド１Ａ−３は、他の電極パッド１Ａ−４との間の領域に形成された配線５−４を介して当該他の電極パッド１Ａ−４に接続される。この際、当該電極パッド１Ａ−３と電極パッド１Ａ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｂにおける一の電極パッド１Ｂ−１は、内部配線領域１３に形成された配線５−５を介して電極パッド１Ｄ−９に接続される。又、電極パッド群１１Ｂにおける他の電極パッド１Ｂ−２は、外部配線領域１４Ａ、１４Ｂ、１４Ｃ、１４Ｄに形成された配線５−６を介して電極パッド１Ｃ−２に接続される。更に、電極パッド群１１Ｂにおける一の電極パッド１Ｂ−３は、他の電極パッド１Ｂ−４との間の領域に形成された配線５−７を介して当該他の電極パッド１Ｂ−４に接続される。この際、当該電極パッド１Ｂ−３と電極パッド１Ｂ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｃにおける一の電極パッド１Ｃ−３は、内部配線領域１３、電極パッド群１１Ａにおけるパッド間配線領域、及び外部配線領域１４Ａ、１４Ｄに形成された配線５−８を介して電極パッド１Ｄ−３に接続される。電極パッド群１１Ｃにおける他の電極パッド１Ｃ−４は、内部配線領域１３に形成された配線５−９を介して電極パッド１Ｄ−４に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−２は、内部配線領域１３、パッド間配線領域１５−１、及び外部配線領域１４Ｄに形成された配線５−１０を介して電極パッド１Ｄ−５に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−５は、外部配線領域１４Ｃ、内部配線領域１３、パッド間配線領域１５−２、及び外部配線領域１４Ｄに形成された配線５−１１を介して電極パッド１Ｄ−６に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−６は、外部配線領域１４Ｃ及び内部配線領域１３に形成された配線５−１２を介して電極パッド１Ｄ−７に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−７は、外部配線領域１４Ａ、１４Ｃ、１４Ｄに形成された配線５−１３を介して電極パッド１Ｂ−４に接続される。

電極パッド群１１Ｄにおける一の電極パッド１Ｄ−８は、内部配線領域１３に形成された配線５−１４を介して電極パッド１Ｃ−８に接続されるとともに、外部配線領域１４Ｄ、１４Ａに形成された配線５−１５を介して電極パッド１Ａ−５に接続される。

図９Ｃに示す一例では、外部配線領域１４Ａに“７本”、外部配線領域１４Ｂに“１本”の配線５が設けられる。又、電極パッド群１１Ｄには、“３本”の配線５が形成されるパッド間配線領域１５−１と、“１本”の配線５が形成されるパッド間配線領域１５−２とが設けられる。更に、電極パッド群１１Ｂのうち、電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された電極パッド１Ｂが配置される。以上のことから、上述と同様な計算方法により、図９Ｂに示す単層インターポーザ１００のｘ方向の幅ＷＸは、“２１６４μｍ”となる。

図９Ｂと図９Ｃを比較すると、単層インターポーザ１００の幅ＷＸは同じであるが、外部配線領域１４Ａの幅は異なる。本実施の形態では、ｘ方向に配置された電極パッド群１１Ｃ、１１Ｄにおけるパッド間配線領域１５を利用して、パッド間の接続を積極的に行うことで、幅ＷＸを変更することなく、辺縁１０Ａと電極パッド群１１Ａ間の距離を変更することができる。例えば、図９Ｃに示すレイアウトにおいて、電極パッド群１１Ａに接続するボンディングワイヤと辺縁１０Ａとが接触してしまうと判定された場合、図９Ｂに示すレイアウトに変更することで、単層インターポーザ１００の幅ＷＸを変えることなく、ボンディングワイヤによる接続が可能となる。

図９Ｄは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。図９Ｄを参照して、単層インターポーザにおける配線及びパッド位置の他の一例を説明する。

図９Ｄに示す一例では、電極パッド群１１Ａにおける一の電極パッド１Ａ−１は、内部配線領域１３に形成された配線５−１を介して電極パッド１Ｃ−１に接続され、内部配線領域１３、パッド間配線領域１５−１及び外部配線領域１４Ｄに形成された配線５−２を介して電極パッド１Ｄ−１に接続される。又、電極パッド群１１Ａにおける他の電極パッド１Ａ−２は、電極パッド群１１Ｃにおける２つのパッド間配線領域、外部配線領域１４Ｃ、１４Ｄ、内部配線領域１３、パッド間配線領域１５−１、１５−２に形成された配線５−２を介して電極パッド１Ｄ−２に接続される。更に、電極パッド群１１Ａにおける一の電極パッド１Ａ−３は、他の電極パッド１Ａ−４との間の領域に形成された配線５−４を介して当該他の電極パッド１Ａ−４に接続される。この際、当該電極パッド１Ａ−３と電極パッド１Ａ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｂにおける一の電極パッド１Ｂ−１は、内部配線領域１３に形成された配線５−５を介して電極パッド１Ｄ−９に接続される。又、電極パッド群１１Ｂにおける他の電極パッド１Ｂ−２は、外部配線領域１４Ｂ、１４Ｃに形成された配線５−６を介して電極パッド１Ｃ−２に接続される。更に、電極パッド群１１Ｂにおける一の電極パッド１Ｂ−３は、他の電極パッド１Ｂ−４との間の領域に形成された配線５−７を介して当該他の電極パッド１Ｂ−４に接続される。この際、当該電極パッド１Ｂ−３と電極パッド１Ｂ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｃにおける一の電極パッド１Ｃ−３は、内部配線領域１３、電極パッド群１１Ｃにおけるパッド間配線領域、外部配線領域１４Ｃ、１４Ｄ、及び外部配線領域１５−１、１５−２に形成された配線５−８を介して電極パッド１Ｄ−３に接続される。電極パッド群１１Ｃにおける他の電極パッド１Ｃ−４は、内部配線領域１３に形成された配線５−９を介して電極パッド１Ｄ−４に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−２は、内部配線領域１３、パッド間配線領域１５−１、及び外部配線領域１４Ｄに形成された配線５−１０を介して電極パッド１Ｄ―５に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−５は、外部配線領域１４Ｃ、内部配線領域１３、パッド間配線領域１５−３、及び外部配線領域１４Ｄに形成された配線５−１１を介して電極パッド１Ｄ−６に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−６は、外部配線領域１４Ｃ及び内部配線領域１３に形成された配線５−１２を介して電極パッド１Ｄ−７に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−７は、外部配線領域１４Ａ、１４Ｃ、１４Ｄに形成された配線５−１３を介して電極パッド１Ｂ−４に接続される。

電極パッド群１１Ｄにおける一の電極パッド１Ｄ−８は、内部配線領域１３に形成された配線５−１４を介して電極パッド１Ｃ−８に接続されるとともに、外部配線領域１４Ｄ、１４Ａに形成された配線５−１５を介して電極パッド１Ａ−５に接続される。

図９Ｄに示す一例では、外部配線領域１４Ａに“４本”、外部配線領域１４Ｂに“１本”の配線５が設けられる。又、電極パッド群１１Ｄには、“５本”の配線５が形成されるパッド間配線領域１５−１と、“２本”の配線５が形成されるパッド間配線領域１５−２と、“１本”の配線５が形成されるパッド間配線領域１５−３が設けられる。更に、電極パッド群１１Ｂのうち、電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された電極パッド１Ｂが配置される。以上のことから、上述と同様な計算方法により、図９Ｂに示す単層インターポーザ１００のｘ方向の幅ＷＸは、“２１９６μｍ”となる。

図９Ｅは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。図９Ｅを参照して、単層インターポーザにおける配線及びパッド位置の他の一例を説明する。

図９Ｅに示す一例では、電極パッド群１１Ａにおける一の電極パッド１Ａ−１は、内部配線領域１３に形成された配線５−１を介して電極パッド１Ｃ−１に接続され、内部配線領域１３、パッド間配線領域１５−１及び外部配線領域１４Ｄに形成された配線５−２を介して電極パッド１Ｄ−１に接続される。又、電極パッド群１１Ａにおける他の電極パッド１Ａ−２は、外部配線領域１４Ａ、１４Ｄに形成された配線５−３を介して電極パッド１Ｄ−２に接続される。更に、電極パッド群１１Ａにおける一の電極パッド１Ａ−３は、他の電極パッド１Ａ−４との間の領域に形成された配線５−４を介して当該他の電極パッド１Ａ−４に接続される。この際、当該電極パッド１Ａ−３と電極パッド１Ａ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｂにおける一の電極パッド１Ｂ−１は、内部配線領域１３に形成された配線５−５を介して電極パッド１Ｄ−９に接続される。又、電極パッド群１１Ｂにおける他の電極パッド１Ｂ−２は、外部配線領域１４Ａ、１４Ｂ、１４Ｃ、１４Ｄに形成された配線５−６を介して電極パッド１Ｃ−２に接続される。更に、電極パッド群１１Ｂにおける一の電極パッド１Ｂ−３は、他の電極パッド１Ｂ−４との間の領域に形成された配線５−７を介して当該他の電極パッド１Ｂ−４に接続される。この際、当該電極パッド１Ｂ−３と電極パッド１Ｂ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｃにおける一の電極パッド１Ｃ−３は、外部配線領域１４Ｃ、電極パッド群１１Ｃにおけるパッド間配線領域、内部配線領域１３、及び外部配線領域１５−１、１５−２に形成された配線５−８を介して電極パッド１Ｄ−３に接続される。電極パッド群１１Ｃにおける他の電極パッド１Ｃ−４は、内部配線領域１３に形成された配線５−９を介して電極パッド１Ｄ−４に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−２は、内部配線領域１３、パッド間配線領域１５−１、及び外部配線領域１４Ｄに形成された配線５−１０を介して電極パッド１Ｄ−５に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−５は、外部配線領域１４Ｃ、内部配線領域１３、パッド間配線領域１５−３、及び外部配線領域１４Ｄに形成された配線５−１１を介して電極パッド１Ｄに接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−６は、外部配線領域１４Ｃ及び内部配線領域１３に形成された配線５−１２を介して電極パッド１Ｄ−７に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−７は、外部配線領域１４Ａ、１４Ｃ、１４Ｄに形成された配線５−１３を介して電極パッド１Ｂ−４に接続される。

電極パッド群１１Ｄにおける一の電極パッド１Ｄ−８は、外部配線領域１４Ａ、１４Ａに形成された配線５−１４を介して電極パッド１Ｃ−８に接続されるとともに、外部配線領域１４Ｄ、１４Ａに形成された配線５−１５を介して電極パッド１Ａ−５に接続される。

図９Ｅに示す一例では、外部配線領域１４Ａに“６本”、外部配線領域１４Ｂに“１本”の配線５が設けられる。又、電極パッド群１１Ｄには、“４本”の配線５が形成されるパッド間配線領域１５−１と、“１本”の配線５が形成されるパッド間配線領域１５−２と、“１本”の配線５が形成されるパッド間配線領域１５−３が設けられる。更に、電極パッド群１１Ｂのうち、電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された電極パッド１Ｂが配置される。以上のことから、上述と同様な計算方法により、図９Ｂに示す単層インターポーザ１００のｘ方向の幅ＷＸは、“２１９６μｍ”となる。

図９Ｆは、本実施の形態による単層インターポーザにおける配線及びパッド位置の更に他の一例を示す平面図である。図９Ｆを参照して、単層インターポーザにおける配線及びパッド位置の他の一例を説明する。

図９Ｆに示す一例では、電極パッド群１１Ａにおける一の電極パッド１Ａ−１は、内部配線領域１３に形成された配線５−１を介して電極パッド１Ｃ−１に接続され、内部配線領域１３、パッド間配線領域１５−１及び外部配線領域１４Ｄに形成された配線５−２を介して電極パッド１Ｄ−１に接続される。又、電極パッド群１１Ａにおける他の電極パッド１Ａ２は、電極パッド群１１Ｃにおける２つのパッド間配線領域、外部配線領域１４Ｃ、１４Ｄ、内部配線領域１３、パッド間配線領域１５−１、１５−２に形成された配線５−３を介して電極パッド１Ｄ−２に接続される。更に、電極パッド群１１Ａにおける一の電極パッド１Ａ−３は、他の電極パッド１Ａ−４との間の領域に形成された配線５−４を介して当該他の電極パッド１Ａ−４に接続される。この際、当該電極パッド１Ａ−３と電極パッド１Ａ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｂにおける一の電極パッド１Ｂ−１は、内部配線領域１３に形成された配線５−５を介して電極パッド１Ｄ−９に接続される。又、電極パッド群１１Ｂにおける他の電極パッド１Ｂ−２は、外部配線領域１４Ａ、１４Ｂ、１４Ｃ、１４Ｄに形成された配線５−６を介して電極パッド１Ｃ−２に接続される。更に、電極パッド群１１Ｂにおける一の電極パッド１Ｂ−３は、他の電極パッド１Ｂ−４との間の領域に形成された配線５−７を介して当該他の電極パッド１Ｂ−４に接続される。この際、当該電極パッド１Ｂ−３と電極パッド１Ｂ−４間の距離は、設計基準上の最低パッド間隔、すなわち、他の電極パッド１Ａ、１Ｂ、１Ｃ、１Ｄ間の間隔（例えば“１２μｍ”）よりも大きいことが好ましい。

電極パッド群１１Ｃにおける一の電極パッド１Ｃ−３は、電極パッド群１１Ｃにおけるパッド間配線領域、及び外部配線領域１４Ｃ、１４Ｄ、内部配線領域１３、及び外部配線領域１５−１、１５−２に形成された配線５−８を介して電極パッド１Ｄ−３に接続される。電極パッド群１１Ｃにおける他の電極パッド１Ｃ−４は、内部配線領域１３に形成された配線５−９を介して電極パッド１Ｄ−４に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−２は、内部配線領域１３、パッド間配線領域１５−１、及び外部配線領域１４Ｄに形成された配線５−１０を介して電極パッド１Ｄ−５に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−５は、外部配線領域１４Ｃ、内部配線領域１３、パッド間配線領域１５−３、及び外部配線領域１４Ｄに形成された配線５−１１を介して電極パッド１Ｄ−６に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−６は、外部配線領域１４Ｃ及び内部配線領域１３に形成された配線５−１２を介して電極パッド１Ｄ−７に接続される。電極パッド群１１Ｃにおける更に他の電極パッド１Ｃ−７は、外部配線領域１４Ａ、１４Ｃ、１４Ｄに形成された配線５−１４を介して電極パッド１Ｂ−４に接続される。

電極パッド群１１Ｄにおける一の電極パッド１−８Ｄは、外部配線領域１４Ａ、１４Ａに形成された配線５−１４を介して電極パッド１Ｃ−８に接続されるとともに、外部配線領域１４Ｄ、１４Ａに形成された配線５−１５を介して電極パッド１Ａ−５に接続される。

図９Ｆに示す一例では、外部配線領域１４Ａに“５本”、外部配線領域１４Ｂに“１本”の配線５が設けられる。又、電極パッド群１１Ｄには、“５本”の配線５が形成されるパッド間配線領域１５−１と、“２本”の配線５が形成されるパッド間配線領域１５−２と、“１本”の配線５が形成されるパッド間配線領域１５−３が設けられる。更に、電極パッド群１１Ｂのうち、電極パッド群１１Ｄよりも辺縁１０Ｂ側に配置された電極パッド１Ｂが配置される。以上のことから、上述と同様な計算方法により、図９Ｂに示す単層インターポーザ１００のｘ方向の幅ＷＸは、“２２２８μｍ”となる。

本実施の形態では、電極パッド１Ａ、１Ｃは、ボンディングワイヤを介して下層に位置する半導体チップ１０１上の電極２Ａ、２Ｃに接続される。この場合、ボンディングワイヤと辺縁１０Ａ、１０Ｃとの接触マージンを考慮して、外部配線領域１４Ａ、１４Ｃの幅を決める必要がある。図９Ａに示す一例では、単層インターポーザ１００幅ＷＸが、他の例に比べて最も短いが、外部配線領域１４Ｃの幅が最も長くなる。この長さが、規定値よりも長い場合、ボンディングワイヤと辺縁１０Ｃとが接触してしまうため、レイアウトを変更する必要がある。一方、図９Ｆに示す一例では、単層インターポーザ１００幅ＷＸが、他の例に比べて最も長いが、外部配線領域１４Ｃの幅が最も短くなる。この長さが、単層インターポーザ１００の幅ＷＸや、外部配線領域１４Ａの幅が規定内である場合、寸法の大きさに優先して、本一例によるレイアウトが採用され得る。

図９Ａから図９Ｆに示すように、本一例による辺縁１０Ａから電極パッド群１１Ａ（電極パッド１Ａ）までの距離（外部配線領域１４Ａの幅）は、辺縁１０Ａに対向する位置の辺縁１０Ｂから電極パッド群１１Ｂ（電極パッド１Ｂ）までの距離（外部配線領域１４Ｂの幅）よりも大きく設定される。又、辺縁１０Ｄから電極パッド群１１Ｄ（電極パッド１Ｄ）までの距離（外部配線領域１４Ｄの幅）は、辺縁１０Ｄに対向する位置の辺縁１０Ｃから電極パッド群１１Ｃ（電極パッド１Ｃ）までの距離（外部配線領域１４Ｃの幅）よりも大きく設定される。更に、外部配線領域１４Ｄの幅は、他の外部配線領域１４Ａ、１４Ｂ、１４Ｃの幅よりも大きく設定される。

以上のように、本実施の形態における半導体装置によれば、電極パッドの外側領域に配線５を引き回すことで、パッド間の配線自由度が増し、単層インターポーザ１００の面積縮小や寸法変更が可能となる。具体的には、ｘ方向又はｙ方向の引き回し配線数や、隣接パッド間を通過する配線数を変更することで、単層インターポーザ１００のｘｙの寸法を任意に変更することが可能となる。又、単層インターポーザ１００上における配線方法（レイアウト）により、辺縁と電極パッド間の距離（外部配線領域１４の幅）を変更できるため、ボンディングワイヤの接触マージンに応じた設計が可能になる。

又、本実施の形態における半導体装置の設計方法では、電極パッドと辺縁と間の距離と規定値との比較結果に応じて、ボンディング方法を選択している。このため、辺縁と電極パッドとの間が配線により広がる場合においても、辺縁とボンディングワイヤとの接触を防ぐことができる。又、ボンディング方法を変更することで、電極パッドと辺縁との距離として許容される範囲を変更できる。例えばボンディング方法として逆ボンディング法を適用することで、単層インターポーザ１００上の電極パッドとボンディング接続先の電極との間の距離を維持しながら、当該電極パッドと辺縁間の領域を広げることが可能となり、引き回し配線数を増加することが可能となる。このように本実施の形態における半導体装置によれば、寸法の変更範囲（単層インターポーザの寸法の自由度）を拡大することができる。寸法変更の自由度が上がることから、本実施の形態における設計方法によれば、単層インターポーザ１００や半導体装置全体のチップ面積を縮小することが可能となる。

更に、単層インターポーザ１００の接続先となる電極位置や、当該電極周辺の状態に応じてボンディング方法や引き回し配線数を決定できるため、予め決められた領域や接続先に応じた単層インターポーザ１００を提供することができる。

又、単層インターポーザ１００上の電極パッド１と下層に位置する電極２との距離Ｌ１、Ｌ２と、電極パッド１と辺縁１０との間の距離Ｗ１（外部配線領域１４の幅に相当）との関係を明確することで、設計段階においてボンディング方法の設定によるパッド間の配線工程への後戻り（配線のやり直し）の回数を減じることができ、効率的な設計が可能となる。

本実施の形態における半導体装置は、図１０Ａから図１０Ｅに示す方法により製造されることが好ましい。図１０Ａから図１０Ｆは、図１に示す半導体装置のＡ−Ａ’断面における製造工程を示す図である。

図１０Ａを参照して、ダイパッド２００及びリードフレーム（リード４０１Ｃ、４０２Ｄ）が用意される。図１０Ｂ及び図１０Ｃを参照して、ダイパッド２００上に、半導体チップ１０１、１０２及び単層インターポーザ１００がマウントされる。ここでは、ダイパッド２００の主面上に半導体チップ１０１、１０２が接着フィルムを介して接着され、半導体チップ１０１の上層に単層インターポーザ１００が接着フィルムを介して接着される。尚、単層インターポーザ１００は、上述の設計方法により設計されたレイアウトに従った電極パッド１及び配線５が設けられている。例えば、単層インターポーザ１００の主面における第１辺縁１０Ａを跨ぐボンディングワイヤによって第１電極群２Ａに接続される予定の第１電極パッド群１１Ａが、単層インターポーザ１００の主面上に配置される。又、当該主面の第２辺縁１０Ｃを跨ぐボンディングワイヤにより第２電極群２Ｃに接続される予定の第２電極パッド群１Ｃが、当該主面上に配置される。当該主面において第１電極パッド群１１Ａにおける少なくとも一の第１電極パッド１Ａと、第２電極パッド群１１Ｃにおける少なくとも一の第２電極パッド１Ｃとを接続する配線５が、第１電極パッド群１１Ａと第１辺縁１０Ａとの間の第１領域１４Ａ、又は第２電極パッド群１１Ｃと第２辺縁１０Ｃとの間の第２領域１４Ｃを介して配置される。ここで、第１電極パッド群１０Ａにおいて隣接するパッド間を介して第１電極パッドと前記第２電極パッドを接続する配線が配置されてもよい。又、第１電極群２Ａ及び第２電極群２Ｃが設けられた半導体チップ１０１の主面上に単層インターポーザが配置され得る。この際、第１電極パッド群１１Ａと第１電極群２Ａとのボンディング方法として逆ボンディング法が選択され、第２電極パッド群１１Ｃと第２電極２Ｃとのボンディング方法として、順ボンディング法が選択され得る。

図１０Ｄを参照して、ボンディングワイヤを介して単層インターポーザ１００と半導体チップ１０１、１０２間が接続される。又、ボンディングワイヤを介して、単層インターポーザ１００や半導体チップ１０１、１０２とリードが接続される。図１０Ｄに示す一例では、リード４０１Ｃと半導体チップ１０１とがボンディングワイヤ３０１Ｃにより接続され、リード４０２Ｄと半導体チップ１０２がボンディングワイヤ３０２Ｄにより接続される。又、単層インターポーザ１００と半導体チップ１０１とがボンディングワイヤ３００Ｃにより接続され、単層インターポーザ１００と半導体チップ１０２とがボンディングワイヤ３００Ｄにより接続される。単層インターポーザ１００と半導体チップ１０１、１０２とのボンディング接続は、上述の設計時に決められたボンディング方法により行われる。図１０Ｅを参照して、ダイパッド２００、半導体チップ１０１、１０２、単層インターポーザ１００、及びインナーリードが樹脂等に封入される。その後、リード（アウターリード）に対して、めっき、切断、脚曲げ等が行われパッケージされた半導体装置が完成する。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。上述の実施例では、半導体チップ上に設けられた単層インターポーザ１００について説明したが、その位置はこれに限定されず、ダイパッド上に設けられてもよい。又、単層インターポーザ１００、半導体チップ１０１、１０２の位置や数は、本実施の形態に限らないのは言うまでもない。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ ：電極パッド
２、２Ａ、２Ｃ、３Ａ、４、４Ａ ：電極
５ ：配線
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ ：辺縁
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ ：電極パッド群
１３ ：内部配線領域
１４、１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ ：外部配線領域
１５ ：パッド間配線領域
１００ ：単層インターポーザ
１０１、１０２ ：半導体チップ
２００ ：ダイパッド
３００、３００Ａ、３００Ｂ、３００Ｃ、３００Ｄ、３０１、３０１Ａ、３０１Ｃ、３０２Ａ、３０２Ｄ ：ボンディングワイヤ
４００、４００Ｂ、４０１Ａ、４０１Ｂ、４０１Ｃ、４０２Ｄ ：リード
５００ ：パッケージ

Claims (10)

1. 主面と、第１辺縁と、第２辺縁とを有し、前記主面上に前記第１辺縁に沿って配置された第１電極パッド群と、前記主面上に前記第２辺縁に沿って配置された第２電極パッド群が設けられた単層インターポーザと、
   前記主面の第１辺縁を跨ぐボンディングワイヤにより、前記第１電極パッド群に接続される第１電極群と、
   前記主面の第２辺縁を跨ぐボンディングワイヤにより、前記第２電極パッド群に接続される第２電極群と
   を具備し、
   前記第１電極パッド群における少なくとも一の第１電極パッドと、前記第２電極パッド群における少なくとも一の第２電極パッドは、前記第１電極パッドと前記第１辺縁との間の第１領域、又は前記第２電極パッドと第２辺縁との間の第２領域に設けられた配線を介して接続される
   半導体装置。
2. 請求項１に記載の半導体装置において、
   前記配線は、前記第１電極パッド群において隣接するパッド間を介して前記第１電極パッドと前記第２電極パッドを接続する
   半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記第１辺縁と前記第２辺縁は対向する
   半導体装置。
4. 請求項１又は２に記載の半導体装置において、
   前記第１辺縁と前記第２辺縁は直交する
   半導体装置。
5. 請求項３又は４に記載の半導体装置において、
   ダイパッド上に設けられた第１半導体チップと第２半導体チップとを更に具備し、
   前記単層インターポーザは、前記第１半導体チップの主面上に設けられ、
   前記第１半導体チップの主面上に前記第１電極群が設けられ、
   前記第２半導体チップの主面上に前記第２電極群が設けられる
   半導体装置。
6. 請求項３又は４に記載の半導体装置において、
   ダイパッド上に設けられた半導体チップを更に具備し、
   前記第１半導体チップの主面上に前記第１電極群が設けられ、
   第２電極群は、リード群である
   半導体装置。
7. 請求項４に記載の半導体装置において、
   ダイパッド上に設けられた第１半導体チップと第２半導体チップとを更に具備し、
   前記単層インターポーザは、前記第１半導体チップの主面上に設けられ、
   前記第１半導体チップの主面上に前記第１電極群と前記第２電極群が設けられ、
   前記第１電極パッド群と前記第１電極群とは、逆ボンディング法によって形成されたボンディングワイヤにより接続され、前記第２電極パッド群と前記第２電極とは、順ボンディング法によって形成されたボンディングワイヤにより接続される
   半導体装置。
8. 単層インターポーザの主面における第１辺縁を跨ぐボンディングワイヤによって第１電極群に接続される予定の第１電極パッド群を、前記主面上に配置するステップと、
   前記主面の第２辺縁を跨ぐボンディングワイヤにより第２電極群に接続される予定の第２電極パッド群を、前記主面上に配置するステップと、
   前記主面において前記第１電極パッド群における少なくとも一の第１電極パッドと、前記第２電極パッド群における少なくとも一の第２電極パッドとを接続する配線を、前記第１電極パッド群と前記第１辺縁との間の第１領域、又は前記第２電極パッド群と第２辺縁との間の第２領域を介して配置するステップと、
   を具備する
   半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、
   前記配線を配置するステップは、前記第１電極パッド群において隣接するパッド間を介して前記第１電極パッドと前記第２電極パッドを接続する配線を配置するステップを備える
   半導体装置の製造方法。
10. 請求項８又は９に記載の半導体装置の製造方法において、
    前記第１電極群及び前記第２電極群が設けられた半導体チップの主面上に前記単層インターポーザを配置するステップを更に具備し、
    前記第１電極パッド群と前記第１電極群とのボンディング方法として逆ボンディング法が選択され、前記第２電極パッド群と前記第２電極とのボンディング方法として、順ボンディング法が選択される
    半導体装置の製造方法。

Images