JP2016515772A - ワイヤボンディングを備えた半導体パッケージ - Google Patents
ワイヤボンディングを備えた半導体パッケージ Download PDFInfo
- Publication number
- JP2016515772A JP2016515772A JP2016509145A JP2016509145A JP2016515772A JP 2016515772 A JP2016515772 A JP 2016515772A JP 2016509145 A JP2016509145 A JP 2016509145A JP 2016509145 A JP2016509145 A JP 2016509145A JP 2016515772 A JP2016515772 A JP 2016515772A
- Authority
- JP
- Japan
- Prior art keywords
- bond
- wire
- die
- substrate
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Manufacturing & Machinery (AREA)
Abstract
複数の電気的に関連するダイワイヤボンディングサイト30を有するダイ12を有する半導体パッケージ10が、第1のダイワイヤボンディングサイト32と第2のダイワイヤボンディングサイト34とを含む。このパッケージは、第1の基板ワイヤボンディングサイト42と第2の基板ワイヤボンディングサイト44とを含む複数の電気的に関連する基板ワイヤボンディングサイト40を有する基板22を含む。第1のボンドワイヤ52が、第1のダイワイヤボンディングサイト32と第1の基板ワイヤボンディングサイト42との間に接続され、第2のボンドワイヤ54が、第2のダイワイヤボンディングサイト34と第2の基板ワイヤボンディングサイト44との間に接続される。第1及び第2のボンドワイヤ52、54は、隣接し、実質的に平行のボンドワイヤ平面AA、BBにある。第2のボンドワイヤ54は、第1のボンドワイヤ52に対して実質的にスキューされる。
Description
ワイヤボンディングは、集積回路パッケージの電気的構成要素を接続するために長い間用いられてきている方法である。ワイヤボンド接続において、薄いボンドワイヤの両端が、電気的に接続されるべき2つの異なる構成要素の導電性コンタクトエリアに溶接される。機械的信頼性、熱的性能、及び印刷回路基板(PCB)への接続の容易さのため、クワッドフラットノーリード(QFN)及びクワッドフラットパッケージ(QFP)などのワイヤボンドパッケージが、ウエハスケールパッケージ(WSP)及びフリップチップボールグリッドアレイ(FCBGA)パッケージよりも好ましい。QFN及びQFPパッケージは、WSP及びFCBGAパッケージとは対照的に、ボンドワイヤを用いてつくられる接地及び信号接続を有する。単一のボンドワイヤ接地の典型的なインダクタンスは、典型的なWSP接地接続のための約70pHとは対照的に、およそ0.7nHである。
しかし、ボンドワイヤパッケージにおける高い寄生インダクタンスに関連する問題がある。これらの問題には、電力増幅器(PA)及び雑音指数(NF)に対する効率劣化、低雑音アンプ(LNA)に対する劣化、直流・直流(DCDC)コンバータに対する効率劣化、DCDCコンバータに対する高リップルレベル、低ドロップアウトレギュレータ(LDO)に対する電力供給除去比(PSRR)劣化、PA及びLNAのような無線周波数(RF)ブロックに対する不安定性などの機能性の課題、中間周波数(IF)段及びLDOにおけるリンギング及び振動のような機能性の課題、及び、種々の回路ブロック間の低減されたレベルの隔離が含まれる。
寄生インダクタンスを低減するための従来のアプローチの一つは、例えばダイ及びリードフレームなど、2つの電気的構成要素を接続するとき、単一のワイヤではなく、平行に電気的に接続される複数のワイヤを用いることである。これを行なう際、典型的に、本質的に同じサイズ及び形状のワイヤが、近接した間隔の平行の平面に配される。しかし、この配置に関する問題は、近接して隣接するワイヤを介する電流フローにより生じる相互カップリングkが、複数のワイヤを用いて別の状況で起こり得る寄生誘導の低減を相殺することである。
図1は、ダイ12及び基板22を有する集積回路パッケージ10を図示する。ダイ12は基板22上に搭載され得る。ダイ12は、複数の電気的に連続する(continuous)ワイヤボンディングサイト30を有し、ワイヤボンディングサイト30は、第1のサイト32、第2のサイト34、第3のサイト36、及び第4のサイト38を含み得る。ワイヤボンディングサイト30は、共通の導体に接するダイコンタクトパッドであり得る。別の実施例において、ワイヤボンディングサイト30は、ダイ12の導電性頂部表面部上の離間されたサイトであり得る。図1に示す実施例において、複数のワイヤボンディングサイト30は、ダイ12の頂部表面14上の単一のローに配置される。
図1及び図2により図示される集積回路パッケージにおいて、基板22は、複数の電気的に関連する(共に短絡される)ワイヤボンディングサイト40を有し得、ワイヤボンディングサイト40は、第1のワイヤボンディングサイト42、第2のワイヤボンディングサイト44、第3のワイヤボンディングサイト46、及び第4のワイヤボンディングサイト48を含み得る。一実施例において、基板22はリードフレームであり、ワイヤボンディングサイトは、リードフレームの離間された物理的部分である。基板22は、頂部表面24と、反対の底部表面26とを有する。複数の基板ワイヤボンディングサイト40は、基板22の頂部表面24上に提供され得る。一実施例において、ダイ12の底部表面16は、基板22の頂部表面24にボンディングされる。
例えば、個別のボンドワイヤ52、54、56、58である、複数のボンドワイヤ50が、各々第1の端部62及び第2の端部64を有する。ボンドワイヤ50は、ダイ12上の複数の電気的に関連するワイヤボンディングサイト30と、基板22上の複数の電気的に関連するワイヤボンディングサイト40との間に接続され得る。複数のダイワイヤボンディングサイト30及び複数の基板ワイヤボンディングサイト40は、複数のボンドワイヤ50が、実質的に平行のボンドワイヤ平面AA、BB、CC、及びDD内に配置されるように配され得、ボンドワイヤ平面AA、BB、CC、及びDDは、ダイの頂部表面14及び基板22の頂部表面24に実質的に垂直に延在する。4本のボンドワイヤ50のみがここで図示されているが、平行のボンドワイヤで配される任意の数のボンドワイヤが用いられ得ることが理解されるであろう。
図3及び図4の実施例において、ダイ10及び基板22の全般的な構造は、基板コンタクトパッド41、43、45、47が互い違いにされて図1におけるような単一のローではなく2つのローに配置されることを除き、図1及び図2に示すものと同一であり得る。
図2及び図4において、図が乱雑になることを避けるため、第1及び第2のボンドワイヤ52、54及び51、53のみが示されている。図1及び図2の及び図3及び図4の例示の実施例両方において、複数のボンドワイヤ50は、実質的にスキューされる関係に配置される、隣接するワイヤを有する。即ち、第2のボンドワイヤは第1のボンドワイヤに対して実質的にスキューされ、第3のボンドワイヤは第2のボンドワイヤに対して実質的にスキューされ、第4のボンドワイヤは第3のボンドワイヤに対して実質的にスキューされ、その逆も同様である。
本明細書において用いられる実質的にスキューされるという用語及びその他の用語の意味を、図6を参照して説明する。ボンドワイヤ1又は2の投射エリアは、(ボンドワイヤの平面に平行の)基板に垂直の平面上で、例えばボンドワイヤ1などのボンドワイヤ、ダイ3、及び基板4により境界をなすエリアの投射である。スキュー比は、2本のボンドワイヤ1、2の投射のエリアの和集合(union)による2本のボンドワイヤ1、2の投射のエリアの共通集合(intersection)の比の捕集合(complement)である。図6において、図では明確に参照していないが、「A」は第1のボンドワイヤの投射エリア、即ち、ワイヤ1の下であり水平線3及び4の上のエリア、である。「B」は第2のボンドワイヤの投射エリア、即ち、ワイヤ2の下であり水平線3及び4の上のエリア、である。スキュー比「S」は、数学的に下記のように定義され得る。
S=1−[(A共通集合B)/(A和集合B)]
ここで、(A共通集合B)=(×があるエリア)であり、(A和集合B)=(×があるエリア)+(点があるエリア)+(四角があるエリア)である。
S=1−[(A共通集合B)/(A和集合B)]
ここで、(A共通集合B)=(×があるエリア)であり、(A和集合B)=(×があるエリア)+(点があるエリア)+(四角があるエリア)である。
図2は、ボンドワイヤ平面AA、BB、CC、DDに垂直の図であり、ボンドワイヤ52及び54が、重なる投射プロファイルを有することを図示する。重なる投射プロファイルとは、即ち、ボンドワイヤ平面AA、BBなどに平行の共通の投射平面上への各ワイヤの投射である。これらの投射プロファイル、及びダイ12及び基板22の頂部表面は、プロファイル閉鎖エリア「a」、「b」、及び「c」を画定する。第1の投射エリア「a」は、ボンドワイヤ取り付けポイント32、34と整合されるポイント72で始まり、2本のワイヤ52、54の投射が重なるポイント73で終わる。ポイント72と73との間のワイヤ52及び54の投射プロファイルの一部が、閉鎖エリア「a」を定める。投射プロファイル閉鎖エリア「b」は、ポイント73から、基板ボンドワイヤコンタクトサイト42及び44と整合されるポイント74まで延在し、ポイント73と74との間に延在するワイヤ52及び54の投射プロファイルの一部により境界が定められるエリアである。投射プロファイル閉鎖エリア「c」は、ワイヤ52及び54の投射プロファイルの2つのセグメント、即ち、ポイント72と73との間に延在するワイヤ54の投射プロファイルのセグメント及びポイント73と74との間に延在するワイヤ52の投射プロファイルのセグメント、の下側のセグメントにより画定される上側境界を有する。閉鎖エリア「c」の下側境界は、ワイヤ52及び54の上述の投射プロファイルセグメントの直下にある、ダイ12の頂部表面14及び基板22の頂部表面24に関連付けられる水平線により画定される。本明細書において用いられるように、隣接するボンドワイヤのスキュー比という用語は、1つのケースにおいて、全ての閉鎖エリア「a」及び「b」及び「c」の和で除算した、投射プロファイル閉鎖エリア「a」及び「b」の和を意味する。そのため、図1及び図2に図示するようなボンドワイヤ構成において、Skew Ratio=1−[(c/(a+b+c)]である。この状況において、第1及び第2の基板ワイヤボンディングサイトが、整合され、そのため、側部立面図における単一のポイント74を表す。
図3及び図4は、ボンドワイヤ51、53、55、57の隣接するボンドワイヤ、例えば51、53、が基板22上のボンドワイヤコンタクトサイト41、43で終端する状況を図示する。これらは、整合されず、そのため、図4に示すように、側部から見たとき2つの異なるポイント85、86として、即ち、ボンドワイヤ平面AA、BBに垂直の方向に、投射する。この実施例において、2本のボンドワイヤ51、53の投射プロファイルは、4つの投射プロファイル閉鎖エリア「p」、「q」、「r」、及び「s」を画定する。図4に示す投射プロファイルにおける2本のワイヤ51、53は、ダイコンタクトパッド32、34に関連付けられる共通のポイント82で始まる。ワイヤ51、53の投射プロファイルも、図4のポイント83において重なる。2本のワイヤ51、53の投射は、ポイント84で第2の時間に交差する。ポイント85は第2の基板ワイヤボンディングサイト41と整合され、ポイント86は基板ワイヤボンディングサイト43と整合される。エリア「p」は、ポイント82と83との間に延在する2本のワイヤ51、53の投射により画定される。エリア「q」は、投射ポイント83と84との間に延在するワイヤ51及び53の投射間のエリアである。エリア「r」は、ポイント84と86との間に延在するワイヤ51と、ポイント84とポイント86との間に延在するワイヤ53と、及びポイント85と86との間に延在する基板22の頂部表面24の一部とにより画定されるエリアである。エリア「s」は、ポイント82と83との間のワイヤ53の投射、ポイント83と84との間のワイヤ51の投射、ポイント84と86との間のワイヤ53の投射の一部と、これらのワイヤ投射部分の下にある、ダイ及び基板の頂部表面14及び24により画定される線とにより画定される。そのため、1本のボンドワイヤ51が第2のボンドワイヤ53とは異なるポイントにおいて基板上で終端する状況において、ダイ12の頂部表面14及び基板22の頂部表面24のプロファイルは、プロファイル閉鎖エリアの2つの一部、この場合はエリア「r」及び「s」、を画定する。他のエリア「p」及び「q」は、図1及び図2におけるようなワイヤセグメントのみにより画定される。図3及び図4に図示する状況において、スキュー比は、エリア「p」、「q」、「r」、及び「s」の全ての和で除算した、「p」、「q」、及び「r」エリアの和に等しい。そのため、ボンドワイヤ51及び53では、SKEW RATIO=1−[s/(p+q+r+s)]である。
実質的にスキューされるという用語が本明細書において用いられるように、a)1本のボンドワイヤが他のワイヤより少なくとも20%長い、又はb)2本のボンドワイヤのスキュー比が少なくとも約0.4である、又はc)a及びb両方である、のいずれかの場合、実質的に平行の平面における二本の隣接するボンドワイヤは実質的にスキューされる。
図1〜図4のアッセンブリの幾つかの実施例において、ボンドワイヤ50の第1の端部62が、ダイ12の頂部表面14にボールボンドで溶接され、ボンドワイヤ50の第2の端部64が、基板22の頂部表面24にスティッチボンドで溶接される。ボンドワイヤの直径は、典型的に約20μmから約30μmの範囲にある。ボンドワイヤ50は、金、銅、銀、又はアルミニウムからつくられ得る。ボンドワイヤ50の全てが約0.7mmの最小長さを有し得る。例えばAA、BBなど、隣接するボンドワイヤ平面は、約50μmから約100μmまで離間され得る。
ダイ12、及びリードフレームであり得る基板22の一部は、図1及び図2において部分的に破線で示されるように、モールド化合物などの封止材の保護層110内に封止され得る。一実施例において、集積回路パッケージ10は、ダイ12と基板22と封止層110と、場合によっては他の電子的構成要素(図示せず)とを含み、集積回路パッケージ10は、クワッドフラットノーリード(QFN)パッケージであり得る。
図5はダイを基板に電気的に接続する方法を図示する。この方法は、202で図示するように、ダイ上の複数の電気的に関連するサイトを、基板上の複数の電気的に関連するサイトに、平面に概して平行に配される複数のボンドワイヤで接続することを含む。この方法はまた、204で図示するように、実質的にスキューされた関係の複数のボンドワイヤの隣接するボンドワイヤを配置することを含む。
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
Claims (17)
- 半導体パッケージであって、
第1のダイワイヤボンディングサイトと第2のダイワイヤボンディングサイトとを含む複数の電気的に関連するダイワイヤボンディングサイトを有するダイ、
第1の基板ワイヤボンディングサイトと第2の基板ワイヤボンディングサイトとを含む複数の電気的に関連する基板ワイヤボンディングサイトを有する基板、
第1のダイワイヤボンディングサイトと前記第1の基板ワイヤボンディングサイトとの間に接続される第1のボンドワイヤ、
前記第2のダイワイヤボンディングサイトと前記第2の基板ワイヤボンディングサイトとの間に接続される第2のボンドワイヤ、
を含み、
前記第1及び第2のボンドワイヤが、隣接する実質的に平行のボンドワイヤ平面にあり、
前記第2のボンドワイヤが、前記第1のボンドワイヤに対して実質的にスキューされる、
半導体パッケージ。 - 請求項1に記載の半導体パッケージであって、前記第1のボンドワイヤが前記第2のボンドワイヤより少なくとも20%長い、半導体パッケージ。
- 請求項2に記載の半導体パッケージであって、前記第1及び第2のボンドワイヤが少なくとも約0.4のスキュー比を有する、半導体パッケージ。
- 請求項1に記載の半導体パッケージであって、前記第1及び第2のボンドワイヤが少なくとも約0.4のスキュー比を有する、半導体パッケージ。
- 請求項1に記載の半導体パッケージであって、前記複数の電気的に関連するワイヤボンディングサイトの少なくとも幾つかが、互い違いのローに配される、半導体パッケージ。
- 請求項1に記載の半導体パッケージであって、前記隣接する実質的に平行のボンドワイヤ平面が、約50μm〜100μmの距離離間されている、半導体パッケージ。
- 集積回路パッケージを形成する方法であって、
ダイを基板に接続することを含み、前記ダイを基板に接続することが、
ダイ上の複数の電気的に関連するサイトを、概して平行の平面に配される複数のボンドワイヤで、基板上の複数の電気的に関連するサイトに接続することと、
前記複数のボンドワイヤの隣接するボンドワイヤを、実質的にスキューされる関係に配置することと、
を含む、方法。 - 請求項7に記載の方法であって、前記配置することが、前記第2のボンドワイヤを前記第1のボンドワイヤより少なくとも20%短くすることを含む、方法。
- 請求項7に記載の方法であって、前記配置することが、前記第1及び第2のボンドワイヤを、前記第1及び第2のボンドワイヤが少なくとも0.4のスキュー比を有するように配置することを含む、方法。
- 請求項7に記載の方法であって、前記複数の電気的に関連するサイトを接続することが、前記ボンドワイヤの第1の端部を、前記ダイ上の前記複数の電気的に関連するサイトにボールボンディングすることを含む、方法。
- 請求項7に記載の方法であって、前記複数の電気的に関連するサイトを前記接続することが、前記ボンドワイヤの第2の端部を、前記基板上の前記複数の電気的に関連するサイトにスティッチボンディングすることを含む、方法。
- 請求項7に記載の方法であって、前記複数の電気的に関連するサイトを前記接続することが、前記複数のボンドワイヤの隣接するボンドワイヤを約50μm〜100μmで位置決めすることを含む、方法。
- 請求項7に記載の方法であって、前記ダイと、前記複数のボンドワイヤと、前記基板の少なくとも一部とを、モールド化合物にを封止することを更に含む、方法。
- 集積回路パッケージであって、
第1のダイワイヤボンディングサイトと第2のダイワイヤボンディングサイトとを含む複数の電気的に関連するダイワイヤボンディングサイトを有するダイ、
第1の基板ワイヤボンディングサイトと第2の基板ワイヤボンディングとを含む複数の電気的に関連する基板ワイヤボンディングサイトを有するリードフレーム、
前記第1のダイワイヤボンディングサイトと前記第1の基板ワイヤボンディングサイトとの間に接続される第1のボンドワイヤ、
前記第2のダイワイヤボンディングサイトと前記第2の基板ワイヤボンディングサイトとの間に接続される第2のボンドワイヤであって、前記第1及び第2のボンドワイヤが、隣接する実質的に平行のボンドワイヤ平面にあり、前記第2のボンドワイヤが前記第1のボンドワイヤに対して実質的にスキューされる、前記第2のボンドワイヤ、及び
前記ボンドワイヤと、前記ダイと、前記リードフレームの少なくとも一部とを覆う封止層、
を含む、集積回路パッケージ。 - 請求項14に記載の半導体パッケージであって、前記第1のボンドワイヤが、前記第2のボンドワイヤより少なくとも20%長い、集積回路パッケージ。
- 請求項14に記載の半導体パッケージであって、前記第1及び第2のボンドワイヤが少なくとも約0.4のスキュー比を有する、集積回路パッケージ。
- 請求項14に記載の半導体パッケージであって、前記第1及び第2のボンドワイヤ平面が、約50μm〜100μm離間される、集積回路パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/866,200 | 2013-04-19 | ||
US13/866,200 US20140312474A1 (en) | 2013-04-19 | 2013-04-19 | Semiconductor package with wire bonding |
PCT/US2014/034787 WO2014172702A1 (en) | 2013-04-19 | 2014-04-21 | Semiconductor package with wire bonding |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016515772A true JP2016515772A (ja) | 2016-05-30 |
Family
ID=51728405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016509145A Pending JP2016515772A (ja) | 2013-04-19 | 2014-04-21 | ワイヤボンディングを備えた半導体パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140312474A1 (ja) |
JP (1) | JP2016515772A (ja) |
CN (1) | CN105308744A (ja) |
WO (1) | WO2014172702A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106980158A (zh) * | 2016-01-19 | 2017-07-25 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
KR20220007444A (ko) | 2020-07-10 | 2022-01-18 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296744A (en) * | 1991-07-12 | 1994-03-22 | Vlsi Technology, Inc. | Lead frame assembly and method for wiring same |
US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
US5898213A (en) * | 1997-07-07 | 1999-04-27 | Motorola, Inc. | Semiconductor package bond post configuration |
US6051890A (en) * | 1997-12-24 | 2000-04-18 | Intel Corporation | Interleaving a bondwire between two bondwires coupled to a same terminal |
US20050269692A1 (en) * | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
JP4964780B2 (ja) * | 2004-11-12 | 2012-07-04 | スタッツ・チップパック・インコーポレイテッド | ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法 |
JP2007103423A (ja) * | 2005-09-30 | 2007-04-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2013
- 2013-04-19 US US13/866,200 patent/US20140312474A1/en not_active Abandoned
-
2014
- 2014-04-21 CN CN201480034338.7A patent/CN105308744A/zh active Pending
- 2014-04-21 WO PCT/US2014/034787 patent/WO2014172702A1/en active Application Filing
- 2014-04-21 JP JP2016509145A patent/JP2016515772A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2014172702A1 (en) | 2014-10-23 |
CN105308744A (zh) | 2016-02-03 |
US20140312474A1 (en) | 2014-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082868B2 (en) | Semiconductor component and method of manufacture | |
TW200409331A (en) | Semiconductor device | |
US7501709B1 (en) | BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance | |
US9679833B2 (en) | Semiconductor package with small gate clip and assembly method | |
JP6636846B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007053121A (ja) | 半導体装置、積層型半導体装置、及び配線基板 | |
JP2008532277A (ja) | 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置 | |
US10056343B2 (en) | Packaged semiconductor device with interior polygonal pads | |
US20140291826A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
US9018746B2 (en) | Solder flow impeding feature on a lead frame | |
US20150270240A1 (en) | Power semiconductor device | |
JP2001156251A (ja) | 半導体装置 | |
US8692134B2 (en) | Brace for long wire bond | |
JP4319229B2 (ja) | 半導体装置 | |
US20130292165A1 (en) | Circuit board | |
JP2009099905A (ja) | 半導体装置 | |
JP2016515772A (ja) | ワイヤボンディングを備えた半導体パッケージ | |
US8680660B1 (en) | Brace for bond wire | |
EP2681765B1 (en) | Apparatus and method related to reduction of RF signal losses | |
CN111742407A (zh) | 半导体装置 | |
US20120074550A1 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
US6838755B2 (en) | Leadframe for integrated circuit chips having low resistance connections | |
JP2008177424A (ja) | 半導体装置 | |
TWI718250B (zh) | 封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20151020 |