CN106980158A - 一种光模块 - Google Patents

一种光模块 Download PDF

Info

Publication number
CN106980158A
CN106980158A CN201610035311.0A CN201610035311A CN106980158A CN 106980158 A CN106980158 A CN 106980158A CN 201610035311 A CN201610035311 A CN 201610035311A CN 106980158 A CN106980158 A CN 106980158A
Authority
CN
China
Prior art keywords
pad
ground
secondary signal
routing
optical module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610035311.0A
Other languages
English (en)
Inventor
杨思更
贲仕建
夏京盛
黄永亮
何鹏
徐海强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Broadband Multimedia Technology Co Ltd
Original Assignee
Hisense Broadband Multimedia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Broadband Multimedia Technology Co Ltd filed Critical Hisense Broadband Multimedia Technology Co Ltd
Priority to CN201610035311.0A priority Critical patent/CN106980158A/zh
Priority to US15/269,179 priority patent/US20170208678A1/en
Publication of CN106980158A publication Critical patent/CN106980158A/zh
Priority to US16/029,071 priority patent/US10624203B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种光模块，涉及光纤通信技术领域，用以解决信号线之间由于从侧面看几乎重合而存在串扰的问题。本发明提供的电路包括：芯片，所述芯片包括至少一个打线侧边，所述芯片上设置有沿第一打线侧边平行排列的一排第一信号接口焊盘；电路板，所述电路板上设置有与所述一排第一信号接口焊盘对应的多个第二信号接口焊盘，且各个所述第二信号接口焊盘与所述第一打线侧边的距离不全相等；信号线，所述信号线用于连接相对应的所述第一信号接口焊盘和所述第二信号接口焊盘。

Description

一种光模块
技术领域
本发明涉及光纤通信技术领域，尤其涉及一种光模块。
背景技术
在光纤通信技术领域中，为了实现信号的传输，需要有光模块的支持。在光模块中(尤其是光电收发模块)往往需要将芯片设置在电路板上，具体的，可以将芯片上的信号接口焊盘与电路板上的信号接口焊盘打线连接。
现有技术提供了一种光模块，具体是一种打线连接结构，如图1所示，在芯片11和电路板12上各设置一排信号接口焊盘，并对芯片上的信号接口焊盘13和电路板上的信号接口焊盘14之间进行打线连接，即通过信号线15连接焊盘。由于此电路板12上的各个信号接口焊盘14与芯片的距离相等，如图2所示，从侧面看，这些打线的起点和落点是重合的，因而各条信号线15几乎重合。
然而，从侧面看几乎重合的信号线之间存在互感，易产生感应电动势，通过互感在相邻信号线耦合而产生感应电压即形成串扰，也即上述信号线15之间易产生串扰。另外，随着光纤通信技术的迅猛发展，传输的信号速率不断提升，那么用于支持信号传输的电子器件中布线也就相应增多，若是按照原有的布线距离规格，就需要增大电子器件的尺寸。为实现电子器件的小型化，现有技术中将电子器件中的布线变得更加紧密。对于上述打线连接结构而言，这就意味着各个信号线15之间的间距会更小，使得从侧面看几乎重合的信号线15间产生串扰增大。
发明内容
本发明实施例提供了一种光模块，用以解决信号线之间由于从侧面看几乎重合而存在串扰的问题。
为解决上述技术问题，本发明的实施例采用如下技术方案：
一方面，提供一种光模块，所述光模块包括：
芯片，所述芯片包括至少一个打线侧边，所述芯片上设置有沿第一打线侧边平行排列的一排第一信号接口焊盘；
电路板，所述电路板上设置有与所述一排第一信号接口焊盘对应的多个第二信号接口焊盘，且各个所述第二信号接口焊盘与所述第一打线侧边的距离不全相等；
信号线，所述信号线用于连接相对应的所述第一信号接口焊盘和所述第二信号接口焊盘。
本发明实施例提供的光模块，在芯片上设置有与第一打线侧边平行排列的一排第一信号接口焊盘，在电路板上设置第二信号接口焊盘，且各个第二信号接口焊盘与第一打线侧边的距离不全相等，也即有些第二信号接口焊盘距离第一打线侧边较远，有些第二信号接口焊盘距离第一打线侧边较近。这样使得较远的第二信号接口焊盘和第一信号接口焊盘连接的信号线相对平缓些，较近的第二信号接口焊盘和第一信号接口焊盘连接的信号线相对陡峭些，也即使得这两种信号线的弧度不同，从而从侧面看，这两种信号线不再重合，因此可以解决现有技术中因从侧面看几乎重合的信号线之间存在互感所带来的串扰问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种光模块示意图；
图2为现有技术中提供的一种光模块侧视图；
图3为本发明实施例提供的一种光模块示意图；
图4为本发明实施例提供的一种光模块侧视图；
图5为本发明实施例提供的图4中虚线框内的局部放大示意图；
图6为本发明实施例提供的另一种光模块示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。
现有技术中电路板上设置的焊盘排列成一排，导致从侧面看，这些不同信号线几乎重合，从而造成信号线之间的串扰。为解决这一问题，本发明实施例通过在电路板上设置不在同一排的焊盘，使得打线后的各条信号线的弧度不全相同，也即各个信号线不再重合。
实施例一
本发明实施例提供了一种光模块，如图3所示，该光模块包括：芯片20，此芯片20包括至少一个打线侧边，在此芯片20上设置有沿第一打线侧边20-a平行排列的一排第一信号接口焊盘21；电路板22，此电路板22上设置有与一排第一信号接口焊盘21对应的多个第二信号接口焊盘23，且各个第二信号接口焊盘23与第一打线侧边20-a的距离不全相等；信号线24，此信号线24用于连接相对应的第一信号接口焊盘21和第二信号接口焊盘23。
在光模块中，尤其是在光电收发模块中，往往需要将芯片20设置在电路板22上。其中，芯片20可以为裸芯片(裸芯片是指半导体元器件制造完成，封装之前的产品形式)，也可以为封装后的芯片，它的形状通常为矩形。需要说明的是，本实施例中的芯片20是指底端与电路板固定，顶端设置有焊盘，通过打线可以与电路板上焊盘相连接的芯片。可以在矩形芯片的一侧平行设置一排焊盘，也可在芯片的多侧分别设置与对应侧平行的一排焊盘。在图3中芯片20的形状和在哪侧或哪些侧设置焊盘仅作为举例，本实施例对此不作具体限定。
打线侧边是指芯片上打线跨过的那一边。由于图3中仅在矩形芯片的下侧设置了一排焊盘，因此仅对应一个打线侧边20-a。当然，若在芯片的多侧分别设置一排焊盘，则每排焊盘都会对应一打线侧边。示例的，如图3所示，若在芯片的左侧也设置了一排焊盘，那么，对应这排焊盘的打线侧边应该是AB边；同样的，打线侧边还可能是CD边。
其中，第一打线侧边为所述至少一个打线侧边中的任一个。对于跨过每个打线侧边的打线连接结构，均可以参考本实施例中跨过第一打线侧边20-a的打线连接结构。
第一信号接口焊盘21沿第一打线侧边20-a平行排列成一排，是指设置在芯片20上的一排第一信号接口焊盘21的中心在一条直线上，这条直线和第一打线侧边20-a平行。需要说明的是，焊盘的可能大小和形状不完全一致，然而，将一个焊盘设置在哪个位置是由一个基准点(也可以称为位置参考点)决定的，也就是说，一个焊盘需要设置在一个基准点所在的位置处，这里的第一信号接口焊盘21的中心是指决定该焊盘位置的基准点。
另外，电路板22上设置有与一排第一信号接口焊盘21对应的多个第二信号接口焊盘23。每一个第二信号接口焊盘23都只和特定的一个第一信号接口焊盘21进行打线连接，而不会和大于等于2个的第一信号接口焊盘21进行打线连接，同理一个第一信号接口焊盘21也不会和大于等于2个的第二信号接口焊盘23进行打线连接。为了避免打线交叉，优选的，每一个第二信号接口焊盘23都与和其位置顺序相同的第一信号接口焊盘21对应。如图3所示，第二信号接口焊盘23a与第一信号接口焊盘21a均是左侧数第一个，因此第二信号接口焊盘23a与第一信号接口焊盘21a对应；同样的，第二信号接口焊盘23b与第一信号接口焊盘21b对应，第二信号接口焊盘23c与第一信号接口焊盘21c对应，以此类推。
可选的，上述各个第二信号接口焊盘23的中心在第一打线侧边20-a上的垂点无重合。这里的一个第二信号接口焊盘23的中心，也是指该决定该焊盘位置的基准点。如图5所示，从第二信号接口焊盘23b和第二信号接口焊盘23c的中心分别向第一打线侧边20-a做垂线，垂点E和垂点F不重合，这样的话，可以使任意两个第二信号接口焊盘23上的信号线有一定的间距，避免不同信号线接触。
此外，各个第二信号接口焊盘23与第一打线侧边20-a的距离不全相等。这里的第二信号接口焊盘23与第一打线侧边20-a的距离是指第二信号接口焊盘23的中心，即决定该焊盘位置的基准点到第一打线侧边20-a的距离。如图3所示，第二信号接口焊盘23a、23b距离第一打线侧边20-a较近，而第二信号接口焊盘23c、23d距离第一打线侧边20-a较远。这样使得较远的第二信号接口焊盘和第一信号接口焊盘连接的信号线相对平缓些，较近的第二信号接口焊盘和第一信号接口焊盘连接的信号线相对陡峭些，也即使得这两种信号线的弧度不同，从而从侧面看，这两种信号线不再重合，可以有效降低信号线之间的串扰。如图4所示，可以明显看出第二信号接口焊盘23a与第二信号接口焊盘23c上的打线之间存在夹角，具有夹角的信号线之间不会产生互感，可以有效降低信号线之间的串扰。
优选的，用于连接相对应的第一信号接口焊盘21和第二信号接口焊盘23的信号线24可以为金线。
可选的，各个第二信号接口焊盘23在电路板22上呈两排分布，且每排均与第一打线侧边20-a平行。示例的，如图3所示，共有12个第二信号接口焊盘23，在电路板21上呈两排分布，每6个为一排，其中一排和第一打线侧边20-a的距离较近，另一排和第一打线侧边20-a的距离较远，以此实现第二信号接口焊盘23的前后交错排列。同时，每排各个第二信号接口焊盘23的中心在一条直线上，且该直线均与第一打线侧边20-a平行。这里的一个第二信号接口焊盘23的中心，也是指决定该焊盘所在位置的基准点。电路的焊盘组中焊盘的数量可以根据实际需要进行设置，本实施例对此不作具体限定。
进一步的，各个第二信号接口焊盘分为连续的N组，N大于或等于3。这里的各组中所包含的焊盘数可以相同也可以不同。其中，奇数组的第二信号接口焊盘23位于同一排，偶数组的第二信号接口焊盘23位于另一排。示例的，如图3所示，共有12个第二信号接口焊盘23，分为6组，两个为一组，其中从左侧起第1组、第3组和第5组第二信号接口焊盘23位于和第一打线侧边20-a距离较近的一排，第2组、第4组和第6组第二信号接口焊盘23位于和第一打线侧边20-a距离较远的一排。
其中，优选的每一组中所包含的第二信号接口焊盘23的个数相同。进一步优选的，每一组所包含的第二信号接口焊盘23均为两个。示例的，如图3所示，第二信号接口焊盘23a和23b为一组，第二信号接口焊盘23c和23d为一组，每一组中所包含的第二信号接口焊盘都为两个。由于每一组中两个第二信号接口焊盘和第一打线侧边20-a的距离相等，从而使得连接同一组中焊盘的两条信号线的长度相等，且这两条信号线平行，此时这两条信号线可作为一个差分对，用于传输差分信号。而由于差分信号的相位相差180度，使这两条信号线可以消除共模信号，从而有效增强差分对的抗干扰性，并减小它们对外的能量辐射。具体的，图3中连接第一信号接口焊盘21a和第二信号接口焊盘23a的信号线、连接第一信号接口焊盘21b和第二信号接口焊盘23b的信号线，这两条信号线构成一个差分对布线。
可选的，各个第二信号接口焊盘23均在两条边界线以内，该边界线为第一打线侧边20-a的邻边的延长线。如图3所示，当第一打线侧边为BC边时，两条边界线分别为芯片20的AB边和DC边，它们的延长线为图中所示的虚线。如果一部分第二信号接口焊盘23不在两条边界线以内，那么进行打线连接时这些第二信号接口焊盘23和其所对应的第一信号接口焊盘21之间的信号线24就会相对较长，而信号线越长相应的串扰就会越大，因此按照本实施例中的方案能够进一步降低信号线之间的串扰。
实施例二
为进一步降低信号线之间的串扰，本发明实施例又增加了地焊盘。如图6所示，在实施例一的基础上，本实施例提供的电路还包括：芯片20上还设置有第一地焊盘30，此第一地焊盘30与第一信号接口焊盘21位于同一排；电路板22上还设置有与第一地焊盘30对应的第二地焊盘31；地线32，此地线32用于连接相对应的第一地焊盘30和第二地焊盘31。
在信号线之间增加地焊盘即增加地隔离，这样可以给高速信号提供一个回流路径，以减小能量的辐射以及信号线之间的串扰。其中，设置第一地焊盘30与第一信号接口焊盘21位于同一排的工艺较为简单，同时这样可以为芯片内部的布线留出更多的空间。
电路板22上设置有与第一地焊盘30对应的第二地焊盘31。每一个第二地焊盘31都只和特定的一个第一地焊盘30进行打线连接，而不会和大于等于2个的第一地焊盘30进行打线连接，同理一个第一地焊盘30也不会和大于等于2个的第二地焊盘31进行打线连接。为了避免打线交叉，优选的，每一个第二地焊盘31都与和其位置顺序相同的第一地焊盘30对应。如图6所示，第二地焊盘31a与第一地焊盘30a均是左侧数第一个，因此第二地焊盘31a与第一地焊盘30a对应，第二地焊盘31b与第一地焊盘30b对应，第二地焊盘31c与第一地焊盘30c对应，以此类推。
优选的，用于连接相对应的第一地焊盘30和第二地焊盘31的地线32可以为金线。
可选的，芯片20包括至少两个第一地焊盘30，且每相邻两个第一地焊盘30之间由至少一个第一信号接口焊盘21间隔开。设置多条地线可以给高速信号提供尽可能多的较短的回流路径，以减小能量的辐射以及信号线之间的串扰。
进一步的，每相邻的两个所述第一地焊盘之间均由两个第一信号接口焊盘间隔开，优选的，与这两个第一信号接口焊盘对应的两个第二信号接口焊盘到第一打线侧边20-a的距离相等；这样使得连接这两个第一信号接口焊盘的信号线可作为一个差分对，用于传输差分信号。一般来说，当差分对为M(M≥2)个时，相邻两个差分对之间至少需要设置一条地线，以使每一差分对中与这条地线较近的信号线和此地线构成回流路径。例如当差分对为M(M≥2)个时，设置的地线至少为M-1条。优选的，当差分对为M(M≥2)个时，设置的地线为M+1条，这样可以使差分对中每一条信号线与其最近的地线构成回流路径。如图6所示，芯片上设置了7个第一地焊盘30，其中第一地焊盘30a和第一地焊盘30b之间被两个第一信号接口焊盘21a和21b间隔开，第一地焊盘30c和第一地焊盘30d之间被两个第一信号接口焊盘21c和21d间隔开，使得连接第一信号接口焊盘21a和第二信号接口焊盘23a的信号线，与连接第一信号接口焊盘21b和第二信号接口焊盘23b的信号线可作为一个差分对，进而使得每个差分对上传输的差分信号都可以有最短的回流路径，具体的，连接第一信号接口焊盘21a和第二信号接口焊盘23a的信号线，与连接第一地焊盘30a和第二地焊盘31a的地线构成最短的回流路径，连接第一信号接口焊盘21b和第二信号接口焊盘23b的信号线，与连接第一地焊盘30b和第二地焊盘31b的地线构成最短的回流路径，连接第一信号接口焊盘21c和第二信号接口焊盘23c的信号线，与连接第一地焊盘30b和第二地焊盘31b的地线构成最短的回流路径，以此类推。
可选的，第二地焊盘31与打线侧边20-a的距离等于各个第二信号接口焊盘23与第一打线侧边20-a的距离中的最小值。如图6所示，电路板22上设置了7个第二地焊盘31，每个第二地焊盘31都与和打线侧边20-a距离最近的第二信号接口焊盘23设置为一排，这样可以使地线的长度尽可能的短，从而使耦合到地线的信号能通过最短路径传输到整个电路板的地，增强了屏蔽效果。
可选的，各个第二地焊盘31均在两条边界线以内，该边界线为第一打线侧边20-a的邻边的延长线。如图6所示，当第一打线侧边为BC边时，两条边界线分别为芯片20的AB边和DC边，它们的延长线为图中所示的虚线。如果一部分第二地焊盘31不在两条边界线以内，那么进行打线连接时这些第二地焊盘31和对应第一地焊盘30的地线32就会相对较长，而信号线越长相应的串扰就会越大，因此按照本实施例中的方案能够进一步降低信号线之间的串扰。
本发明实施例提供的光模块中的电路，在芯片的打线侧边增设排列第一地焊盘，在电路板上增设排列第二地焊盘，因此能够给高速信号提供一个回流路径，从而减小能量的辐射，有效降低信号线之间的串扰。此外，连接第一地焊盘和第二地焊盘之间的地线长度较短，使耦合到地线的信号能通过最短路径传输到整个电路板的地，增强了屏蔽效果，可以进一步降低信号线之间的串扰，保证数据通信和交互信号的传输。
本发明实施例还包括一种光模块，此光模块包括上述的电路。进一步的，该光模块可以是光电收发模块。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种光模块，其特征在于，包括：
芯片，所述芯片包括至少一个打线侧边，所述芯片上设置有沿第一打线侧边平行排列的一排第一信号接口焊盘；
电路板，所述电路板上设置有与所述一排第一信号接口焊盘对应的多个第二信号接口焊盘，且各个所述第二信号接口焊盘与所述第一打线侧边的距离不全相等；
信号线，所述信号线用于连接相对应的所述第一信号接口焊盘和所述第二信号接口焊盘。
2.根据权利要求1所述的光模块，其特征在于，各个所述第二信号接口焊盘的中心在所述第一打线侧边上的垂点无重合。
3.根据权利要求1所述的光模块，其特征在于，各个所述第二信号接口焊盘在所述电路板上呈两排分布，且每排均与所述第一打线侧边平行。
4.根据权利要求3所述的光模块，其特征在于，各个所述第二信号接口焊盘分为连续的N组，N大于或等于3；其中，奇数组的所述第二信号接口焊盘位于同一排，偶数组的所述第二信号接口焊盘位于另一排。
5.根据权利要求1所述的光模块，其特征在于，各个所述第二信号接口焊盘均在两条边界线以内，所述边界线为所述第一打线侧边的邻边的延长线。
6.根据权利要求1-5任一项所述的光模块，其特征在于，所述芯片上还设置有第一地焊盘，所述第一地焊盘与所述第一信号接口焊盘位于同一排；所述电路板上还设置有与所述第一地焊盘对应的第二地焊盘；
所述电路还包括地线，所述地线用于连接相对应的所述第一地焊盘和所述第二地焊盘。
7.根据权利要求6所述的光模块，其特征在于，所述芯片上设置至少两个所述第一地焊盘，且每相邻两个所述第一地焊盘之间由至少一个所述第一信号接口焊盘间隔开。
8.根据权利要求7所述的光模块，其特征在于，每相邻的两个所述第一地焊盘之间均由两个所述第一信号接口焊盘间隔开。
9.根据权利要求6所述的光模块，其特征在于，所述第二地焊盘与所述打线侧边的距离等于各个所述第二信号接口焊盘与所述打线侧边的距离中的最小值。
10.根据权利要求6所述的光模块，其特征在于，各个所述第二地焊盘均在两条边界线以内，所述边界线为所述第一打线侧边的邻边的延长线。
CN201610035311.0A 2016-01-19 2016-01-19 一种光模块 Pending CN106980158A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610035311.0A CN106980158A (zh) 2016-01-19 2016-01-19 一种光模块
US15/269,179 US20170208678A1 (en) 2016-01-19 2016-09-19 Optical module
US16/029,071 US10624203B2 (en) 2016-01-19 2018-07-06 Optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610035311.0A CN106980158A (zh) 2016-01-19 2016-01-19 一种光模块

Publications (1)

Publication Number Publication Date
CN106980158A true CN106980158A (zh) 2017-07-25

Family

ID=59315147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610035311.0A Pending CN106980158A (zh) 2016-01-19 2016-01-19 一种光模块

Country Status (2)

Country Link
US (2) US20170208678A1 (zh)
CN (1) CN106980158A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410759A (zh) * 2017-08-16 2019-03-01 乐金显示有限公司 柔性显示装置
CN109856734A (zh) * 2019-02-11 2019-06-07 武汉电信器件有限公司 一种光器件的管壳
CN111239935A (zh) * 2020-03-19 2020-06-05 青岛海信宽带多媒体技术有限公司 光模块
CN111458811A (zh) * 2020-05-14 2020-07-28 青岛海信宽带多媒体技术有限公司 一种光模块
CN111727666A (zh) * 2018-09-04 2020-09-29 住友电气工业株式会社 中继基板、带中继基板的差分传送用电线及带连接器的线缆
WO2021232624A1 (zh) * 2020-05-21 2021-11-25 青岛海信宽带多媒体技术有限公司 一种光模块
CN114371535A (zh) * 2020-10-14 2022-04-19 青岛海信宽带多媒体技术有限公司 一种光模块
WO2023087846A1 (zh) * 2021-11-22 2023-05-25 青岛海信宽带多媒体技术有限公司 光模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878458A (ja) * 1994-08-31 1996-03-22 Oki Electric Ind Co Ltd 半導体デバイス
US5898213A (en) * 1997-07-07 1999-04-27 Motorola, Inc. Semiconductor package bond post configuration
CN1661815A (zh) * 2004-02-27 2005-08-31 富士通株式会社 光收发器模块
CN201260170Y (zh) * 2008-09-28 2009-06-17 青岛海信宽带多媒体技术股份有限公司 一种电接口及具有该电接口的光模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US878458A (en) * 1907-05-17 1908-02-04 Joseph A Firsching Friction-clutch driving mechanism.
US1661815A (en) * 1925-02-20 1928-03-06 Commercial Truck Company Axle construction
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
JP3483132B2 (ja) * 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
EP1470744A2 (en) * 2001-10-10 2004-10-27 Molex Incorporated High speed differential signal edge card connector circuit board layouts
KR100993276B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
US7675168B2 (en) * 2005-02-25 2010-03-09 Agere Systems Inc. Integrated circuit with staggered differential wire bond pairs
CN101106229B (zh) * 2006-07-14 2010-06-02 日本航空电子工业株式会社 接触端子部分布置为大致梯形形状的电子元件
JP5242605B2 (ja) * 2010-01-28 2013-07-24 ルネサスエレクトロニクス株式会社 配線構造
JP2011155184A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造
US20140312474A1 (en) * 2013-04-19 2014-10-23 Texas Instruments Incorporated Semiconductor package with wire bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878458A (ja) * 1994-08-31 1996-03-22 Oki Electric Ind Co Ltd 半導体デバイス
US5898213A (en) * 1997-07-07 1999-04-27 Motorola, Inc. Semiconductor package bond post configuration
CN1661815A (zh) * 2004-02-27 2005-08-31 富士通株式会社 光收发器模块
CN201260170Y (zh) * 2008-09-28 2009-06-17 青岛海信宽带多媒体技术股份有限公司 一种电接口及具有该电接口的光模块

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410759A (zh) * 2017-08-16 2019-03-01 乐金显示有限公司 柔性显示装置
CN111727666A (zh) * 2018-09-04 2020-09-29 住友电气工业株式会社 中继基板、带中继基板的差分传送用电线及带连接器的线缆
CN111727666B (zh) * 2018-09-04 2023-10-27 住友电气工业株式会社 中继基板、带中继基板的差分传送用电线及带连接器的线缆
CN109856734A (zh) * 2019-02-11 2019-06-07 武汉电信器件有限公司 一种光器件的管壳
WO2020164313A1 (zh) * 2019-02-11 2020-08-20 武汉电信器件有限公司 一种光器件的管壳
CN111239935B (zh) * 2020-03-19 2021-12-28 青岛海信宽带多媒体技术有限公司 光模块
CN111239935A (zh) * 2020-03-19 2020-06-05 青岛海信宽带多媒体技术有限公司 光模块
CN111458811A (zh) * 2020-05-14 2020-07-28 青岛海信宽带多媒体技术有限公司 一种光模块
WO2021227643A1 (zh) * 2020-05-14 2021-11-18 青岛海信宽带多媒体技术有限公司 一种光模块
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块
WO2021232624A1 (zh) * 2020-05-21 2021-11-25 青岛海信宽带多媒体技术有限公司 一种光模块
CN114371535A (zh) * 2020-10-14 2022-04-19 青岛海信宽带多媒体技术有限公司 一种光模块
CN114371535B (zh) * 2020-10-14 2023-04-25 青岛海信宽带多媒体技术有限公司 一种光模块
WO2023087846A1 (zh) * 2021-11-22 2023-05-25 青岛海信宽带多媒体技术有限公司 光模块

Also Published As

Publication number Publication date
US20170208678A1 (en) 2017-07-20
US10624203B2 (en) 2020-04-14
US20180317315A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN106980158A (zh) 一种光模块
JP4124365B2 (ja) 電子回路
JPS58127357A (ja) 集積回路チツプ・モジユ−ル
EP3125285A1 (en) Pad-array structure on substrate for mounting ic chip on substrate, and optical module having said pad-array structure
KR20070030934A (ko) 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치
CN206961822U (zh) 芯片的封装结构及印刷电路板
US10141250B2 (en) Chip and electronic device
CN111739807B (zh) 布线设计方法、布线结构以及倒装芯片
US20100080567A1 (en) Parallel optical transceiver module having a balanced laser driver arrangement
US11676921B2 (en) Driving chip and display panel
KR20200008117A (ko) 낮은 누화 수직 연결 인터페이스
US20120237160A1 (en) Enhanced Low Inductance Interconnections Between Electronic and Opto-Electronic Integrated Circuits
CN101236940B (zh) 重配置线路层的线路结构
CN101841734B (zh) 一种背板及背板通信系统
JP5839112B2 (ja) バックプレーン基板及びバックプレーン基板の配線方法
JP2008182062A (ja) 半導体装置
US6956286B2 (en) Integrated circuit package with overlapping bond fingers
CN217546421U (zh) 一种pcb过孔扇出结构
WO2023019824A1 (zh) 一种基板及其封装结构
CN111797053A (zh) 多芯片运算装置、虚拟货币挖矿机及计算机服务器
CN114496971A (zh) 封装基板、芯片封装体及集成电路芯片
CN110391207A (zh) 薄膜覆晶封装结构
JP2002280453A (ja) 半導体集積回路
KR102339899B1 (ko) 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
US8946905B2 (en) Via structure for integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170725