JP2009054850A5 - - Google Patents

Claims (14)

1. チップ搭載部と、
   前記チップ搭載部上に搭載された、第１主面を有する第１半導体チップと、
   前記第１半導体チップの前記第１主面上に搭載された第２主面を有する第２半導体チップと、
   前記第１半導体チップと前記第２半導体チップとに電気的に接続された複数のリードと、
   前記第１半導体チップ、前記第２半導体チップ、及び前記複数のリードのそれぞれの一部を封止する封止体と、を有し、
   前記第１半導体チップの前記第１主面には、ドライバ回路と複数のパッドが形成されており、
   前記第２半導体チップの前記第２主面には、複数の回路を有するアナログ回路ブロックが形成されており、
   前記アナログ回路ブロックの前記複数の回路は、アナログデジタル変換回路を含み、
   前記アナログデジタル変換回路の動作電圧は、前記第２半導体チップのその他の回路の動作電圧よりも低く、
   前記第１半導体チップの前記ドライバ回路は、前記第１半導体チップの前記第１主面の中心よりも外周縁に近い位置に配置されており、
   前記第２半導体チップは、前記第２半導体チップが前記第１半導体チップのドライバ回路と重なるように、かつ前記第２半導体チップの前記アナログデジタル変換回路が前記第１半導体チップの前記ドライバ回路と重ならないように、前記第１半導体チップの前記第１主面上に搭載されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第２半導体チップは、その中心が前記第１半導体チップの中心からずらして搭載されていることを特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第１半導体チップの動作時の発熱量は、前記第２半導体チップの動作時の発熱量よりも大きいことを特徴とする半導体装置。
4. 請求項３に記載の半導体装置において、
   前記第１半導体チップは、第１部材を介して前記チップ搭載部上に搭載されており、
   前記第２半導体チップは、第２部材を介して前記第１半導体チップの前記第１主面上に搭載されており、
   前記第１部材の熱伝導率は、前記第２部材の熱伝導率よりも高いことを特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   前記アナログ回路ブロックの前記複数の回路は、前記ドライバ回路の動作を制御する制御回路、デジタルアナログ変換回路、センスアンプ回路、および電源回路をさらに有することを特徴とする半導体装置。
6. 請求項５に記載の半導体装置において、
   前記複数のリードのうち、前記第２半導体チップの前記アナログデジタル変換回路または前記デジタルアナログ変換回路の外部端子に電気的に接続される第１リードと、前記第１半導体チップの前記ドライバ回路の外部端子に電気的に接続される第２リードとの間に、リセット信号用の外部端子、チップセレクト信号用の外部端子、電源用の外部端子または接地用の外部端子のいずれかに電気的に接続された第３リードが配置されていることを特徴とする半導体装置。
7. 請求項６に記載の半導体装置において、
   前記第２半導体チップの前記アナログデジタル変換回路または前記デジタルアナログ変換回路の外部端子と、前記第１半導体チップの前記ドライバ回路の外部端子とは、前記第１、第２半導体チップの互いに異なる向きの辺の側に配置されていることを特徴とする半導体装置。
8. 請求項７に記載の半導体装置において、
   前記第２半導体チップの前記アナログデジタル変換回路または前記デジタルアナログ変換回路の外部端子は、前記第１半導体チップの外部端子を介して前記複数のリードのうちの第１リードに電気的に接続されていることを特徴とする半導体装置。
9. 請求項４に記載の半導体装置において、
   前記第１部材は半田であって、前記第２部材は絶縁ペーストもしくは絶縁フィルムであることを特徴とする半導体装置。
10. 請求項１に記載の半導体装置において、
    前記チップ搭載部の一部は、前記封止体により封止されており、前記チップ搭載部のその他の部分は前記封止体から露出していることを特徴とする半導体装置。
11. 請求項１に記載の半導体装置において、
    前記封止体の実装面の高さは、前記封止体から露出する前記複数のリードの実装面の高さと同じか、または、それ以上の高さであることを特徴とする半導体装置。
12. 請求項１に記載の半導体装置において、
    前記第２半導体チップは、前記第２主面にRAMとROMが形成されており、
    前記RAMとROMは前記第１半導体チップのドライバ回路と重なっていないことを特徴とする半導体装置。
13. チップ搭載部と、
    前記チップ搭載部上に搭載された、第１主面を有する第１半導体チップと、
    前記第１半導体チップの前記第１主面上に搭載された第２主面を有する第２半導体チップと、
    前記第１半導体チップと前記第２半導体チップとに電気的に接続された複数のリードと、
    前記第１半導体チップ、前記第２半導体チップ、及び前記複数のリードのそれぞれの一部を封止する封止体と、を有し
    前記第１半導体チップの前記第１主面には、ドライバ回路と複数のパッドが形成されており、
    前記第２半導体チップの前記第２主面には、複数の回路を有するアナログ回路ブロックが形成されており、
    前記アナログ回路ブロックの前記複数の回路は、アナログデジタル変換回路を含み、
    前記アナログデジタル変換回路の動作電圧は、前記第２半導体チップのその他の回路の動作電圧よりも低く、
    前記第１半導体チップの前記ドライバ回路は、前記第１半導体チップの前記第１主面の中心よりも外周縁に近い位置に配置されており、
    前記第２半導体チップは、前記第２半導体チップが前記第１半導体チップのドライバ回路と重なるように、かつ平面視において、前記第２半導体チップの前記アナログデジタル変換回路と前記第１半導体チップのドライバ回路との距離が離れるように、前記第１半導体チップの前記第１主面上に搭載されていることを特徴とする半導体装置。
14. 請求項１３に記載の半導体装置において、
    前記アナログデジタル変換回路と前記第１半導体チップのドライバ回路とが重なる面積は、前記アナログデジタル変換回路と前記第１半導体チップのドライバ回路とが重なっていない面積よりも小さいことを特徴とする半導体装置。