JP2007305848A5 - - Google Patents

Download PDF

Info

Publication number
JP2007305848A5
JP2007305848A5 JP2006133680A JP2006133680A JP2007305848A5 JP 2007305848 A5 JP2007305848 A5 JP 2007305848A5 JP 2006133680 A JP2006133680 A JP 2006133680A JP 2006133680 A JP2006133680 A JP 2006133680A JP 2007305848 A5 JP2007305848 A5 JP 2007305848A5
Authority
JP
Japan
Prior art keywords
wire
main surface
semiconductor chip
substrate
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006133680A
Other languages
English (en)
Other versions
JP4942020B2 (ja
JP2007305848A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006133680A priority Critical patent/JP4942020B2/ja
Priority claimed from JP2006133680A external-priority patent/JP4942020B2/ja
Priority to US11/734,973 priority patent/US7745941B2/en
Priority to CN2007101022794A priority patent/CN101071810B/zh
Publication of JP2007305848A publication Critical patent/JP2007305848A/ja
Publication of JP2007305848A5 publication Critical patent/JP2007305848A5/ja
Priority to US12/780,395 priority patent/US8138611B2/en
Application granted granted Critical
Publication of JP4942020B2 publication Critical patent/JP4942020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. 平面形状が四角形から成る主面、前記主面に形成された複数のボンディングリード、及び前記主面とは反対側の裏面を有する基板と、
    平面形状が四角形から成る第1主面、前記第1主面に形成された複数の第1電極パッド、前記第1主面に形成された複数の第2電極パッド、及び前記第1主面とは反対側の第1裏面を有し、前記基板の前記主面に搭載された第1半導体チップと、
    平面形状が四角形から成る第2主面、前記第2主面に形成された複数の第3電極パッド、前記第2主面に形成された複数の第4電極パッド、及び前記第2主面とは反対側の第2裏面を有し、前記第1半導体チップの前記第1主面に搭載された第2半導体チップと、
    前記第1電極パッドと前記複数のボンディングリードのうちの第1ボンディングリードとを電気的に接続する第1ワイヤと、
    前記第3電極パッドと前記複数のボンディングリードのうちの第2ボンディングリードとを電気的に接続する第2ワイヤと、
    前記複数の第2電極パッドのうちの第5電極パッドと前記複数のボンディングリードのうちの第3ボンディングリードとを電気的に接続する第3ワイヤと、
    前記複数の第4電極パッドと前記複数の第2電極パッドのうちの第6電極パッドとを電気的に接続する第4ワイヤと、
    前記第1半導体チップ、前記第2半導体チップ、前記第1ワイヤ、前記第2ワイヤ、前記第3ワイヤ、及び前記第4ワイヤを封止する封止体と、を含み、
    前記基板の前記主面は、第1辺と、前記第1辺と対向する第2辺を有し、
    前記第1ボンディングリードは、前記第1辺に沿って配置されており、
    前記第2ボンディングリードは、前記第1辺と前記第1ボンディングリードとの間に配置されており、
    前記第3ボンディングリードは、前記第2辺に沿って配置されており、
    前記第1半導体チップは、前記第1ボンディングリードと前記第3ボンディングリードとの間に配置され、
    前記第1半導体チップの前記第1主面は、前記基板の前記第1辺と並ぶ第3辺と、前記第3辺と対向する第4辺とを有し、
    前記複数の第1電極パッドは、前記第3辺に沿って配置され、
    前記複数の第2電極パッドは、前記第4辺に沿って配置され、
    前記第2半導体チップは、前記複数の第1電極パッドと前記複数の第2電極パッドとの間に配置され、
    前記第2半導体チップの前記第2主面は、前記第1半導体チップの前記第3辺と並ぶ第5辺と、前記第5辺と対向する第6辺とを有し、
    前記複数の第3電極パッドは、前記第5辺に沿って配置され、
    前記複数の第4電極パッドは、前記第6辺に沿って配置され、
    前記基板の前記第1辺と前記第1半導体チップの前記第3辺の間隔は、前記基板の前記第2辺と前記第1半導体チップの前記第4辺の間隔よりも大きく、
    前記第2半導体チップの中心部は、前記基板の前記第1辺よりも前記基板の中心部から前記基板の前記第2辺に向かって偏倚しており、
    前記複数の第4電極パッドは、前記第1ワイヤ、前記第2ワイヤ、前記第3ワイヤ、又は前記第4ワイヤを介して前記基板の前記複数のボンディングリードと接続されていなく、
    前記第3ワイヤは、前記第6電極パッドと接続されていなく、
    前記第4ワイヤは、前記第5電極パッドと接続されていないことを特徴とする半導体装置。
  2. 前記第1ワイヤ、前記第2ワイヤ、前記第3ワイヤ、及び前記第4ワイヤのうち、前記第3ワイヤのみが前記第5電極パッドと接続され、
    前記第1ワイヤ、前記第2ワイヤ、前記第3ワイヤ、及び前記第4ワイヤのうち、前記第4ワイヤのみが前記第6電極パッドと接続されることを特徴とする請求項1記載の半導体装置。
  3. 前記第5電極パッドのサイズは、前記第6パッドのサイズと同じであることを特徴とする請求項1記載の半導体装置。
  4. 前記第1半導体チップの中心部は、前記基板の前記第1辺よりも前記基板の中心部から前記基板の前記第2辺に向かって偏倚していることを特徴とする請求項1記載の半導体装置。
  5. 複数のボール電極が前記基板の前記裏面に形成されていることを特徴とする請求項1記載の半導体装置。
  6. 前記第1半導体チップは、CCDカメラの動作を制御するタイミング制御信号を生成するタイミング・コントローラであり、
    前記第2半導体チップは、前記CCDカメラに駆動電圧を出力するドライバであることを特徴とする請求項1記載の半導体装置。
JP2006133680A 2006-05-12 2006-05-12 半導体装置 Expired - Fee Related JP4942020B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006133680A JP4942020B2 (ja) 2006-05-12 2006-05-12 半導体装置
US11/734,973 US7745941B2 (en) 2006-05-12 2007-04-13 Semiconductor device having shifted stacked chips
CN2007101022794A CN101071810B (zh) 2006-05-12 2007-05-09 半导体器件
US12/780,395 US8138611B2 (en) 2006-05-12 2010-05-14 Semiconductor device having shifted stacked chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133680A JP4942020B2 (ja) 2006-05-12 2006-05-12 半導体装置

Publications (3)

Publication Number Publication Date
JP2007305848A JP2007305848A (ja) 2007-11-22
JP2007305848A5 true JP2007305848A5 (ja) 2009-06-18
JP4942020B2 JP4942020B2 (ja) 2012-05-30

Family

ID=38684349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133680A Expired - Fee Related JP4942020B2 (ja) 2006-05-12 2006-05-12 半導体装置

Country Status (3)

Country Link
US (2) US7745941B2 (ja)
JP (1) JP4942020B2 (ja)
CN (1) CN101071810B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
JP2010177456A (ja) * 2009-01-29 2010-08-12 Toshiba Corp 半導体デバイス
JP5645371B2 (ja) * 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US11457531B2 (en) 2013-04-29 2022-09-27 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102379591B1 (ko) * 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
JP6129671B2 (ja) 2013-07-19 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US10186467B2 (en) 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102571267B1 (ko) * 2018-09-19 2023-08-29 에스케이하이닉스 주식회사 부분 중첩 반도체 다이 스택 패키지
TWI686924B (zh) * 2018-10-18 2020-03-01 普誠科技股份有限公司 積體電路及其測試方法
CN112309875A (zh) * 2020-11-02 2021-02-02 南方电网科学研究院有限责任公司 一种芯片封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2002043503A (ja) 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
JP2002057270A (ja) * 2000-08-08 2002-02-22 Sharp Corp チップ積層型半導体装置
JP4449258B2 (ja) * 2001-06-15 2010-04-14 ソニー株式会社 電子回路装置およびその製造方法
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module

Similar Documents

Publication Publication Date Title
JP2007305848A5 (ja)
JP2013016624A5 (ja) 半導体装置
JP2010245417A5 (ja) 半導体装置
EP1816678A3 (en) Solid-state imaging device and electronic endoscope using the same
JP2012028429A5 (ja) 半導体装置
EP2575172A3 (en) Semiconductor device
JP2014060402A5 (ja)
JP2007149977A5 (ja)
JP2010109206A5 (ja)
TW200802784A (en) Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
JP2008520111A5 (ja)
JP2009044160A5 (ja)
JP2009117611A5 (ja)
JP2009054850A5 (ja)
EP2104142A3 (en) Semiconductor chip package
JP2013066021A5 (ja)
JP2007267113A5 (ja)
JP2014165238A5 (ja)
JP2003332513A5 (ja)
JP2008160163A5 (ja)
JP2014003097A5 (ja)
JP2009117819A5 (ja)
TW200742137A (en) Light emitting semiconductor apparatus
JP2014090164A5 (ja)
JP2005286126A5 (ja)