JP6996385B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP6996385B2 JP6996385B2 JP2018061051A JP2018061051A JP6996385B2 JP 6996385 B2 JP6996385 B2 JP 6996385B2 JP 2018061051 A JP2018061051 A JP 2018061051A JP 2018061051 A JP2018061051 A JP 2018061051A JP 6996385 B2 JP6996385 B2 JP 6996385B2
- Authority
- JP
- Japan
- Prior art keywords
- amplification element
- amplifier
- peak
- mounting surface
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
ドハティ増幅回路は、常に入力信号を増幅するメイン増幅器と、入力信号の電力が所定以上となったときに当該入力信号を増幅するピーク増幅器とを備えており、両増幅器の飽和電力をずらすことで高い効率を得ることができるように構成されている(例えば、特許文献1参照)。
パルス信号を入力する場合、他の信号と比較して、メイン増幅素子の発熱が抑えられる。このことから、図7に示す結果は、メイン増幅素子とピーク増幅素子とを1つのパッケージに収容した場合において、ピーク増幅素子の閾値電圧がメイン増幅素子からの熱によって変動していることを示している。
このため、複数の増幅素子を1つのパッケージに収容した増幅器においては、当該複数の増幅素子に生じる特性の変動を抑制する方策が望まれる。
最初に実施形態の内容を列記して説明する。
(1)一実施形態である増幅器は、第1増幅素子と、第2増幅素子と、前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、を備えている。
この場合、溝部によって、両増幅素子の間においてベース板を介した熱伝導を制限することができる。このため、一方の増幅素子による熱が、ベース板を介して他方の増幅素子へ伝導するのを抑制することができる。
この場合、介在層によって、両増幅素子の間においてベース板を介した熱伝導を制限することができる。このため、一方の増幅素子による熱が、ベース板を介して他方の増幅素子へ伝導するのを抑制することができる。
この場合、一方の増幅素子表面から放射される熱を内部カバーによって遮蔽することができるとともに、一方の増幅素子から放射される熱を、内部カバーを介して外部カバーへ放熱することができる。この結果、一方の増幅素子による熱が他方の増幅素子に伝導するのを抑制することができる。
この場合、第3増幅素子と一方の増幅素子との間の熱伝導による熱の影響により、第3増幅素子又は一方の増幅素子のいずれかに生じる特性の変動を抑制することができる。
この場合、ピーク増幅素子よりも発熱量が大きいメイン増幅素子の熱が、ピーク増幅素子へ伝導するのを抑制することができる。この結果、メイン増幅素子からの熱の影響によってピーク増幅素子に生じる閾値電圧の変動を抑制でき、ドハティ増幅回路の効率低下を抑制することができる。
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
図1は、ドハティ増幅回路1の構成を示すブロック図である。このドハティ増幅回路1は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送受信信号(RF信号)の増幅を行う。
ドハティ増幅回路1は、入力端子2に与えられるRF信号(入力信号)を増幅し、出力端子3から出力する。
また、増幅器4は、メイン増幅素子10の入力リード4aと、メイン増幅素子10の出力リード4bと、ピーク増幅素子11の入力リード4cと、ピーク増幅素子11の出力リード4dとを有する。
分配器5と、ピーク増幅素子11との間には、1/4波長線路15が接続されている。
分配器5は、増幅器4の入力リード4aに接続されている。また、分配器5は、1/4波長線路15を介して入力リード4cに接続されている。よって、分配器5は、入力端子2に与えられるRF信号をメイン増幅素子10及びピーク増幅素子11へ分配する。
よって、メイン増幅素子10の出力は、1/4波長線路16を介して合成器6へ与えられる。また、ピーク増幅素子11の出力は、合成器6へ与えられる。
1/4波長線路16は、メイン増幅素子10の出力に90度の位相遅延を与えた遅延信号を合成器6へ与える。
合成器6は、ピーク増幅素子11の出力と、1/4波長線路16からの遅延信号とを合成する。合成器6の出力は、出力信号として出力端子3から出力される。
1/4波長線路16を接続することで、メイン増幅素子10のみが動作する場合と、メイン増幅素子10とピーク増幅素子11の両方が動作する場合とにおけるメイン増幅素子10の負荷インピーダンスが適切に設定される。これによって、メイン増幅素子10のみが動作する場合、及びメイン増幅素子10とピーク増幅素子11の両方が動作する場合のいずれの場合においても、ドハティ増幅回路1における高効率動作が実現される。
図2Aは、第1実施形態に係る増幅器4の断面図であり、図2Bは、パッケージ12のモールド樹脂を除いた状態の増幅器4の平面図である。
図2Aに示すように、増幅器4のメイン増幅素子10及びピーク増幅素子11は、パッケージ12内に収容、封止されている。
板状体18は、メイン増幅素子10及びピーク増幅素子11が搭載されるベース板20と、ベース板20の周囲を囲むように形成された樹脂部21とを備えている。
ベース板20は、回路基板7に実装された状態で接地される。メイン増幅素子10において接地される接地端子、及びピーク増幅素子11において接地される接地端子は、ベース板20に接続されて接地される。なお、接地端子とは、例えば、メイン増幅素子10のソース端子を接地させる場合、素子外部の接地経路に接続され当該ソース端子を接地させるための端子である。
樹脂部21の長辺側の端縁には、リード4a,4b,4c,4dが配置されている。
樹脂部21は、ベース板20及びリード4a,4b,4c,4dをモールドし、ベース板20及びリード4a,4b,4c,4dとともに板状体18を構成している。
リード4a,4bは、ボンディングワイヤ(図示省略)によってメイン増幅素子10に接続される。また、リード4c,4dは、同じく、ボンディングワイヤ(図示省略)によってピーク増幅素子11に接続される。
モールド樹脂19は、板状体18の一面において露出した搭載面20aにメイン増幅素子10及びピーク増幅素子11が搭載された後、形成される。
また、第1溝部25の底部26までの深さ寸法は、例えば、ベース板20の厚さ寸法の1/2よりも大きく設定されている。
つまり、ピーク増幅素子11のゲート-ソース間電圧における当該ピーク増幅素子11がオフからオンになるときの閾値電圧がメイン増幅素子10からの熱によって変動し、ドハティ増幅回路の効率を低下させることが考えられる。
この結果、メイン増幅素子10からの熱の影響によってピーク増幅素子11に生じる特性の変動を抑制することができる。
なお、第1溝部25の内部には、モールド樹脂19を構成する樹脂が充填されていてもよく、この場合においても、第1溝部25がメイン増幅素子10と、ピーク増幅素子11との間に介在するので、ベース板20を介したメイン増幅素子10と、ピーク増幅素子11との間の熱伝導を制限できる。
本変形例の増幅器4は、メイン増幅素子10及びピーク増幅素子11に加え、ピーク増幅素子30を備えている。
よって、ベース板20の搭載面20aには、増幅素子10,11,30が3つ並べて搭載されている。また、樹脂部21の長辺側の端縁には、リード4a,4b,4c,4dに加えて、ピーク増幅素子30に対応する入力リード4e、及び出力リード4fが配置されている。
本変形例では、ピーク増幅素子11と、ピーク増幅素子30との間にも第2溝部31が1つ形成されている。
ピーク増幅素子11とピーク増幅素子30との間の間隔は、メイン増幅素子10とピーク増幅素子11との間の間隔とほぼ同様である。よって、第2溝部31の溝幅は、例えば、数十ミクロンから数ミリに設定される。
また、変形例における第2溝部31も同様であり、第2溝部31を1つ設けた場合を例示したが、必要に応じて、2つ以上設けてもよい。
図4A中、紙面左側の第1溝部25は、分割溝部25a,25b,25cによって構成されている。図4A中、紙面右側の第1溝部25は、分割溝部25d,25eによって構成されている。
図5は、第2実施形態に係る増幅器4の断面図である。
本実施形態の増幅器4は、ベース板20に第1溝部25が形成されていない点、メイン増幅素子10とベース板20との間に第1介在層35を介在している点、及び、ピーク増幅素子11とベース板20との間に第2介在層36を介在している点において、第1実施形態と相違する。
本実施形態において、第1介在層35は、銀によって形成されている。また、第2介在層36は、アルミニウム合金によって形成されている。
よって、第1介在層35の熱伝導率は、銅-モリブデン合金であるベース板20の熱伝導率よりも高い。これにより、メイン増幅素子10による熱をベース板20に対して効果的に伝導させることができる。
よって、第2介在層36を介さず、ピーク増幅素子11をベース板20に直接搭載した場合と比較して、ピーク増幅素子11とベース板20との間の熱伝導を制限することができる。
このため、メイン増幅素子10による熱が、ベース板20を介してピーク増幅素子11へ伝導するのを抑制することができる。
つまり、第2介在層36は、メイン増幅素子10とピーク増幅素子11との間の熱伝導を抑制する第1抑制部を構成している。
図6は、第3実施形態に係る増幅器4の断面図である。
本実施形態の増幅器4は、ベース板20に第1溝部25が形成されていない点、モールド樹脂19に代えて外部カバー22によって増幅素子10,11を覆っている点、及び、外部カバー22の内部空間においてメイン増幅素子10を覆う内部カバー40と、内部カバー40と外部カバー22とを熱伝導可能に接続する接続部材41とを備えている点において、第1実施形態と相違する。
外部カバー22は、鉄系合金等の金属製の部材であり、搭載面20aの周縁に沿って立設された矩形筒状の枠部22aと、枠部22aの上端開口を塞ぐ蓋部22bとを備えている。外部カバー22は、搭載面20aに取り付けられることで、搭載面20aに搭載されたメイン増幅素子10及びピーク増幅素子11を覆う。これによって、パッケージ12はメイン増幅素子10及びピーク増幅素子11を外部環境から隔離し保護する。
内部カバー40は、図6に示すように、メイン増幅素子10を内部に収容している。
つまり、内部カバー40は、メイン増幅素子10とピーク増幅素子11との間の熱伝導を抑制する第1抑制部を構成している。
この場合において、内部カバー40の蓋部40bが直接外部カバー22に接触するように内部カバー40を構成する。これにより、接続部材41を設けずとも、内部カバー40の内部における熱を外部カバー22へ放熱することができる。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
上記各実施形態は、互いに組み合わせて用いることができる。例えば、第1実施形態で示した第1溝部25を形成したベース板20とピーク増幅素子11との間に、第2実施形態で示した第2介在層36を設けてもよいし、第3実施形態で示したパッケージ12のベース板20に第1実施形態で示した第1溝部25を形成してもよい。
この場合、ベース板20は、互いに分離した前記第1部分と、前記第2部分とによって構成される。つまり、互いに分離した前記第1部分と、前記第2部分とによって構成されたベース板20が第1抑制部を構成する。
この場合、入力信号が与えられることでメイン増幅素子10に電流が流れると、接地経路に存在する僅かな抵抗成分によって、ベース板20の電位に変動が生じることがある。 ベース板20の電位に変動が生じると、ピーク増幅素子のゲート電圧に変動が生じることとなり、ピーク増幅素子11の特性(閾値電圧)に影響を与えるおそれがある。
2 入力端子
3 出力端子
4 増幅器
4a 入力リード
4b 出力リード
4c 入力リード
4d 出力リード
4e 入力リード
4f 出力リード
5 分配器
6 合成器
7 回路基板
10 メイン増幅素子
10a 側端
11 ピーク増幅素子
11a 側端
11b 側端
12 パッケージ
15 1/4波長線路
16 1/4波長線路
18 板状体
19 モールド樹脂
20 ベース板
20a 搭載面
20b 裏面
21 樹脂部
22 外部カバー
22a 枠部
22b 蓋部
22b1 下面
25 第1溝部
25a,25b,25c,25d,25e 分割溝部
25f 仕切部
26 底部
30 ピーク増幅素子
30a 側端
31 第2溝部
35 第1介在層
36 第2介在層
40 内部カバー
40a 枠部
40b 蓋部
40b1 上面
41 接続部材
A1 領域
A2 領域
Claims (5)
- 第1増幅素子と、
第2増幅素子と、
前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、
前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、
を備え、
前記パッケージは、前記第1増幅素子と前記第2増幅素子が並べて搭載された搭載面を有するベース板を備え、
前記第1抑制部は、前記搭載面に形成され前記搭載面における前記第1増幅素子と前記第2増幅素子との間の領域を横断する溝部を含み、
前記溝部は、溝長手方向に沿って並ぶ複数の分割溝部を含む
増幅器。 - 前記第1抑制部は、前記搭載面に形成され前記溝部に平行に延びて前記領域を横断する他の溝部をさらに含み、
前記他の溝部は、溝長手方向に沿って並ぶ複数の他の分割溝部を含み、
前記搭載面は、前記複数の分割溝部のうち互いに隣接する一対の分割溝部の間に位置する仕切部と、前記複数の他の分割溝部のうち互いに隣接する一対の他の分割溝部の間に位置する他の仕切部と、を有し、
前記仕切部の溝長手方向の位置と、前記他の仕切部の溝長手方向の位置とは、互いに異なっている
請求項1に記載の増幅器。 - 第1増幅素子と、
第2増幅素子と、
前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、
前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、
を備え、
前記パッケージは、前記第1増幅素子と前記第2増幅素子が搭載された搭載面を有するベース板を備え、
前記第1抑制部は、前記第1増幅素子と前記搭載面との間に介在する第1介在層と、前記第2増幅素子と前記搭載面との間に介在する第2介在層と、を含み、
前記第2介在層の熱伝導率が、前記第1介在層の熱伝導率よりも低い
増幅器。 - 前記第1増幅素子と前記第2増幅素子のうちの一方の増幅素子が、ドハティ増幅器のメイン増幅素子であり、他方の増幅素子が前記ドハティ増幅器のピーク増幅素子である
請求項1から請求項3のいずれか一項に記載の増幅器。 - 第1増幅素子と、
第2増幅素子と、
前記第1増幅素子と前記第2増幅素子とを収容するパッケージと、
前記第1増幅素子と前記第2増幅素子との間の熱伝導を抑制する第1抑制部と、
を備え、
前記パッケージは、前記第1増幅素子と前記第2増幅素子が搭載された搭載面を有するベース板と、前記搭載面に設けられ前記第1増幅素子と前記第2増幅素子を覆う外部カバーと、を備え、
前記第1抑制部は、前記外部カバーの内部空間において、前記第1増幅素子及び前記第2増幅素子のうちの一方の増幅素子を覆う内部カバーを含み、
前記内部カバーは、前記外部カバーに対して熱伝導可能に接続されている
増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018061051A JP6996385B2 (ja) | 2018-03-28 | 2018-03-28 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018061051A JP6996385B2 (ja) | 2018-03-28 | 2018-03-28 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019176282A JP2019176282A (ja) | 2019-10-10 |
JP6996385B2 true JP6996385B2 (ja) | 2022-01-17 |
Family
ID=68167397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018061051A Active JP6996385B2 (ja) | 2018-03-28 | 2018-03-28 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6996385B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112737515A (zh) | 2019-10-28 | 2021-04-30 | 住友电工光电子器件创新株式会社 | Doherty放大器装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054850A (ja) | 2007-08-28 | 2009-03-12 | Renesas Technology Corp | 半導体装置 |
JP2009272679A (ja) | 2008-04-30 | 2009-11-19 | Mitsubishi Electric Corp | 並列合成増幅器 |
JP2013074249A (ja) | 2011-09-29 | 2013-04-22 | Oki Electric Ind Co Ltd | 半導体パッケージ、及び半導体パッケージの製造方法 |
JP2013115760A (ja) | 2011-11-30 | 2013-06-10 | Sumitomo Electric Device Innovations Inc | ドハティ増幅器 |
US20150340306A1 (en) | 2014-05-23 | 2015-11-26 | Infineon Technologies Ag | Semiconductor device package having asymmetric chip mounting area and lead widths |
WO2016039094A1 (ja) | 2014-09-11 | 2016-03-17 | 株式会社日立パワーデバイス | 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 |
-
2018
- 2018-03-28 JP JP2018061051A patent/JP6996385B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054850A (ja) | 2007-08-28 | 2009-03-12 | Renesas Technology Corp | 半導体装置 |
JP2009272679A (ja) | 2008-04-30 | 2009-11-19 | Mitsubishi Electric Corp | 並列合成増幅器 |
JP2013074249A (ja) | 2011-09-29 | 2013-04-22 | Oki Electric Ind Co Ltd | 半導体パッケージ、及び半導体パッケージの製造方法 |
JP2013115760A (ja) | 2011-11-30 | 2013-06-10 | Sumitomo Electric Device Innovations Inc | ドハティ増幅器 |
US20150340306A1 (en) | 2014-05-23 | 2015-11-26 | Infineon Technologies Ag | Semiconductor device package having asymmetric chip mounting area and lead widths |
WO2016039094A1 (ja) | 2014-09-11 | 2016-03-17 | 株式会社日立パワーデバイス | 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019176282A (ja) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10404226B2 (en) | Power amplifier module | |
JP2015115960A (ja) | 半導体デバイス及び製造方法 | |
KR102396673B1 (ko) | 편향 스트립을 갖는 rf 증폭기 패키지 | |
US20150311131A1 (en) | Semiconductor package and system with an isolation structure to reduce electromagnetic coupling | |
US10396025B2 (en) | Semiconductor device and amplifier apparatus | |
US9607953B1 (en) | Semiconductor package with isolation wall | |
JP6273247B2 (ja) | 高周波半導体増幅器 | |
US8218328B2 (en) | Semiconductor device | |
JP5640892B2 (ja) | 半導体装置 | |
JP6996385B2 (ja) | 増幅器 | |
EP3432354B1 (en) | Electrical component, device and package | |
JP2008078321A (ja) | 通信端末及び送信機のシールド構造 | |
US20210104977A1 (en) | Semiconductor amplifier | |
JP6445490B2 (ja) | 高周波半導体増幅器 | |
JP7351036B2 (ja) | 高周波電力増幅装置 | |
US20160065145A1 (en) | Amplifier module with enhanced heat dissipating function and semiconductor device | |
JP2019176281A (ja) | 増幅器及びドハティ増幅回路 | |
JP5800360B2 (ja) | ドハティ増幅器 | |
JP4575147B2 (ja) | 半導体装置 | |
JP6316232B2 (ja) | マイクロ波デバイス | |
JP6579396B2 (ja) | 半導体装置、及び基板 | |
JP2007267026A (ja) | 高出力増幅器 | |
JP2020088468A (ja) | 増幅器及び増幅装置 | |
JP6419407B1 (ja) | 半導体装置 | |
US20240266274A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6996385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |